JPH04271520A - マルチｐｌｌシンセサイザ - Google Patents
マルチｐｌｌシンセサイザInfo
- Publication number
- JPH04271520A JPH04271520A JP3056119A JP5611991A JPH04271520A JP H04271520 A JPH04271520 A JP H04271520A JP 3056119 A JP3056119 A JP 3056119A JP 5611991 A JP5611991 A JP 5611991A JP H04271520 A JPH04271520 A JP H04271520A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- synthesizer
- mixer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は車載電話機や無線機等の
周波数制御に用いられる高分解能のマルチＰＬＬシンセ
サイザに関する。
周波数制御に用いられる高分解能のマルチＰＬＬシンセ
サイザに関する。
【０００２】一般に周波数位相同期（ＰＬＬ）回路は、
電圧制御発振器（ＶＣＯ）と位相比較器（Ｐ／Ｃ）との
間に、１／Ｎ分周器（Ｎは分周数）を介挿すると、ＶＣ
Ｏの発振周波数は基準発振源の出力周波数（基準周波数
）ｆｒ のＮ倍になるが、上記Ｐ／Ｃは基準周波数とＶ
ＣＯの出力周波数をＮ分周した周波数ｆＤ との位相差
を検出し、低域通過フィルタ（ＬＰＦ）を通過させて平
滑化した直流電圧がＶＣＯの出力周波数の制御電圧とし
て加えられ、ＶＣＯ出力周波数が基準周波数の位相に一
致するように動作させている。
電圧制御発振器（ＶＣＯ）と位相比較器（Ｐ／Ｃ）との
間に、１／Ｎ分周器（Ｎは分周数）を介挿すると、ＶＣ
Ｏの発振周波数は基準発振源の出力周波数（基準周波数
）ｆｒ のＮ倍になるが、上記Ｐ／Ｃは基準周波数とＶ
ＣＯの出力周波数をＮ分周した周波数ｆＤ との位相差
を検出し、低域通過フィルタ（ＬＰＦ）を通過させて平
滑化した直流電圧がＶＣＯの出力周波数の制御電圧とし
て加えられ、ＶＣＯ出力周波数が基準周波数の位相に一
致するように動作させている。
【０００３】ところで、多チャンネルを選択切換えする
ＰＬＬシンセサイザにあっては、チャンネル数に比例し
てチャンネル間の切換時間が長びくことになる。又、チ
ャンネル間隔が狭い場合には、ＶＣＯ出力周波数を微細
に可変するために、基準周波数を低くしなくてはならな
いから、ＰＬＬの周波数安定性を保つ条件として低域通
過フィルタＬＰＦの時定数を大きく採らなくてはならな
くなる。すると、チャンネル切換えにより周波数が安定
するまでの時間が長くなり、微細な周波数間隔でＶＣＯ
出力周波数を切変えることが困難となるばかりか、まし
て広範な周波数可変範囲を制御することも実用上甚だ難
かしくなる。
ＰＬＬシンセサイザにあっては、チャンネル数に比例し
てチャンネル間の切換時間が長びくことになる。又、チ
ャンネル間隔が狭い場合には、ＶＣＯ出力周波数を微細
に可変するために、基準周波数を低くしなくてはならな
いから、ＰＬＬの周波数安定性を保つ条件として低域通
過フィルタＬＰＦの時定数を大きく採らなくてはならな
くなる。すると、チャンネル切換えにより周波数が安定
するまでの時間が長くなり、微細な周波数間隔でＶＣＯ
出力周波数を切変えることが困難となるばかりか、まし
て広範な周波数可変範囲を制御することも実用上甚だ難
かしくなる。
【０００４】他方、高分解能の周波数シンセサイザとし
て従来の２組のＰＬＬ系を採用して基準周波数以下の低
い周波数間隔に選んだとすると、多チャンネルを選択切
換えする場合には分周器の分周数Ｎの可変範囲が大きく
なり過ぎ、キャリアノイズ比が劣化する恐れが生じる。
て従来の２組のＰＬＬ系を採用して基準周波数以下の低
い周波数間隔に選んだとすると、多チャンネルを選択切
換えする場合には分周器の分周数Ｎの可変範囲が大きく
なり過ぎ、キャリアノイズ比が劣化する恐れが生じる。
【０００５】例えば図２に示す従来のダブル・ループ・
シンセサイザは、夫々の可変分周器であるプログラマブ
ル・デバイダ３−１、３−２の分周比を適宜制御して、
合成された周波数のステップ変化即ちチャンネル間隔周
波数の変化が、相異なる周波数を発振する固定発振器１
−１、１−２の基準周波数の差となるように構成されて
いる。
シンセサイザは、夫々の可変分周器であるプログラマブ
ル・デバイダ３−１、３−２の分周比を適宜制御して、
合成された周波数のステップ変化即ちチャンネル間隔周
波数の変化が、相異なる周波数を発振する固定発振器１
−１、１−２の基準周波数の差となるように構成されて
いる。
【０００６】この回路では周波数の細かいステップ変化
を作ることはできるが、発振周波数の異なる個別な固定
発振器を用意しなくてはならず、シンセサイザの生産上
面倒である。
を作ることはできるが、発振周波数の異なる個別な固定
発振器を用意しなくてはならず、シンセサイザの生産上
面倒である。
【０００７】更に不都合なのは、ＦＩＬＴから出力され
る合成された周波数ｆｒ２Ｎ２ −ｆｒ１Ｎ１ につい
て可変分周器３−１、３−２の分周数Ｎ１ 、Ｎ２ と
、基準周波数との関係は、例えばフィルタにより下側波
を取出すものとすると、上記合成された周波数は、ｆｒ
１（Ｎ２ −Ｎ１ ）＋Ｎ２ （ｆｒ２−ｆｒ１）が成
立し、Ｎ１ 、Ｎ２ 夫々同数の分周数だけ変化させる
と、ｆｒ２−ｆｒ１のステップで周波数が変えられるが
、若し８００チャンネルもの多チャンネルを変化させよ
うとすると、ｆｒ１＝８００ＫＨｚとすれば、ＶＣＯ１
５−１の周波数を変化させるべき範囲は、ｆｒ１Ｎ１
＝８００×８００＝６４０ＭＨｚとなって、実用化が
できないこととなる。
る合成された周波数ｆｒ２Ｎ２ −ｆｒ１Ｎ１ につい
て可変分周器３−１、３−２の分周数Ｎ１ 、Ｎ２ と
、基準周波数との関係は、例えばフィルタにより下側波
を取出すものとすると、上記合成された周波数は、ｆｒ
１（Ｎ２ −Ｎ１ ）＋Ｎ２ （ｆｒ２−ｆｒ１）が成
立し、Ｎ１ 、Ｎ２ 夫々同数の分周数だけ変化させる
と、ｆｒ２−ｆｒ１のステップで周波数が変えられるが
、若し８００チャンネルもの多チャンネルを変化させよ
うとすると、ｆｒ１＝８００ＫＨｚとすれば、ＶＣＯ１
５−１の周波数を変化させるべき範囲は、ｆｒ１Ｎ１
＝８００×８００＝６４０ＭＨｚとなって、実用化が
できないこととなる。
【０００８】
【発明が解決しようとする課題】本発明は上記従来の欠
点を払拭するとともに、シンセサイザ全体の部品点数と
調整箇所を減らし、周波数の可変が単純且つ微細に行え
るようにしたマルチＰＬＬシンセサイザを得るにある。
点を払拭するとともに、シンセサイザ全体の部品点数と
調整箇所を減らし、周波数の可変が単純且つ微細に行え
るようにしたマルチＰＬＬシンセサイザを得るにある。
【０００９】
【課題を解決するための手段】基準発振周波数を単一の
固定発振器から共通に取出し、夫々のＰＬＬ系の周波数
可変手段である可変分周器を個々にその分周比を変え、
双方のＰＬＬ系の出力を加えるミキサの一方の入力側に
固定分周器を介挿して構成する。
固定発振器から共通に取出し、夫々のＰＬＬ系の周波数
可変手段である可変分周器を個々にその分周比を変え、
双方のＰＬＬ系の出力を加えるミキサの一方の入力側に
固定分周器を介挿して構成する。
【００１０】
【実施例】図１は本発明のマルチＰＬＬシンセサイザの
回路構成を表し、１１は単一の共通の発振周波数を出力
する固定発振器、１２は位相比較器、１３、２０は低域
通過フィルタ、１４、２１は電圧制御発振器、１５、２
２は可変分周器、１６は不要波除去用の帯域通過フィル
タ、１７はミキサ、１８はステップ数分割用の固定分周
器、ＰＬＬ１ 、ＰＬＬ２ は夫々位相同期系である。
回路構成を表し、１１は単一の共通の発振周波数を出力
する固定発振器、１２は位相比較器、１３、２０は低域
通過フィルタ、１４、２１は電圧制御発振器、１５、２
２は可変分周器、１６は不要波除去用の帯域通過フィル
タ、１７はミキサ、１８はステップ数分割用の固定分周
器、ＰＬＬ１ 、ＰＬＬ２ は夫々位相同期系である。
【００１１】上記の回路構成において、出力周波数ｆ０
１はＢＰＦ１６により下側波を抽出するものとすると、
ｆ０１＝Ｎ１ ｆｒ ＋Ｎ２ ｆｒ ／Ｎ３ となって
、ｆｒ／Ｎ３ ステップで出力周波数を可変できる。又
Ｎ１ 及びＮ２ は独立に可変できるため、可変分周器
１５の分周数Ｎ１ を３２に、２２のそれを２５とする
と、設定可能なチャンネル数は、３２×２５＝８００チ
ャンネルとなって、ＶＣＯ１ の周波数可変範囲は、８
００ＫＨｚ×３２＝２５．６ＭＨｚとなり、この値は従
来例に比し充分に実用可能であることが判る。
１はＢＰＦ１６により下側波を抽出するものとすると、
ｆ０１＝Ｎ１ ｆｒ ＋Ｎ２ ｆｒ ／Ｎ３ となって
、ｆｒ／Ｎ３ ステップで出力周波数を可変できる。又
Ｎ１ 及びＮ２ は独立に可変できるため、可変分周器
１５の分周数Ｎ１ を３２に、２２のそれを２５とする
と、設定可能なチャンネル数は、３２×２５＝８００チ
ャンネルとなって、ＶＣＯ１ の周波数可変範囲は、８
００ＫＨｚ×３２＝２５．６ＭＨｚとなり、この値は従
来例に比し充分に実用可能であることが判る。
【００１２】
【発明の効果】基準周波数を単一の固定発振器から得て
いるので部品点数が減って調整を個別に行う手間も省け
、夫々の可変分周器を別個に可変できるとともに、一方
のＶＣＯ出力を固定分周器を介してＰＬＬの外側で混合
しているので、ＶＣＯの出力周波数の変化量が基準周波
数以下の低い最小ステップ周波数に選ぶことができて、
基準周波数を高く採ることができる。その結果スプリア
ス性を損なわず、ロックアップタイムを極めて短縮する
ことが可能となる。
いるので部品点数が減って調整を個別に行う手間も省け
、夫々の可変分周器を別個に可変できるとともに、一方
のＶＣＯ出力を固定分周器を介してＰＬＬの外側で混合
しているので、ＶＣＯの出力周波数の変化量が基準周波
数以下の低い最小ステップ周波数に選ぶことができて、
基準周波数を高く採ることができる。その結果スプリア
ス性を損なわず、ロックアップタイムを極めて短縮する
ことが可能となる。
【図１】本発明のマルチＰＬＬシンセサイザの回路構成
図。
図。
【図２】従来のダブルＰＬＬシンセサイザの回路構成図
である。
である。
Claims (1)
- 【請求項１】別個に基準発振源を有する独立したＰＬＬ
系２組が、各ＰＬＬ系の電圧制御発振周波数を混合して
得た周波数と、一方のＰＬＬ系の基準周波数と比較する
帰還回路により結合されたダブルＰＬＬシンセサイザに
おいて、上記基準発振源を上記２組のＰＬＬ系に共用す
る単一の固定発振器と、上記一方のＰＬＬ系の電圧制御
発振器の出力周波数及び他方のＰＬＬ系の電圧制御発振
器の出力を分割する分周器を経由した周波数が夫々加え
られる上記混合器と、該混合器の混合周波数が帯域通過
フィルタを経由して加えられる上記一方のＰＬＬ系の第
１可変分周器を介して第１位相比較器へ帰還する回路と
を備えて成ることを特徴とするマルチＰＬＬシンセサイ
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056119A JPH04271520A (ja) | 1991-02-26 | 1991-02-26 | マルチｐｌｌシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056119A JPH04271520A (ja) | 1991-02-26 | 1991-02-26 | マルチｐｌｌシンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04271520A true JPH04271520A (ja) | 1992-09-28 |
Family
ID=13018186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3056119A Pending JPH04271520A (ja) | 1991-02-26 | 1991-02-26 | マルチｐｌｌシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04271520A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013541869A (ja) * | 2010-08-22 | 2013-11-14 | クローネ メステヒニーク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 広帯域の周波数ランプを形成する高周波出力信号を発生させるための回路装置 |
-
1991
- 1991-02-26 JP JP3056119A patent/JPH04271520A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013541869A (ja) * | 2010-08-22 | 2013-11-14 | クローネ メステヒニーク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 広帯域の周波数ランプを形成する高周波出力信号を発生させるための回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146186A (en) | Programmable-step, high-resolution frequency synthesizer which substantially eliminates spurious frequencies without adversely affecting phase noise | |
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| EP0500516B1 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| JPH08228150A (ja) | 周波数合成装置 | |
| US20150365095A1 (en) | Wide Range Frequency Synthesizer with Quadrature Generation and Spur Cancellation | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| JP2002540669A (ja) | 周波数シンセサイザ | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| US4095190A (en) | Tuning system | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JP3567779B2 (ja) | シンセサイザ及び基準信号生成回路 | |
| JPS6131647B2 (ja) | ||
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| EP0409127A2 (en) | Phase-locked loop type frequency synthesizer having improved loop response | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| GB2567463A (en) | Phase locked loop circuit | |
| JPH05284023A (ja) | 周波数シンセサイザ | |
| JP3142083B2 (ja) | 広帯域周波数シンセサイザ | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPS62114331A (ja) | フエ−ズロツクル−プ回路 | |
| JPH0728256B2 (ja) | 信号発生装置 | |
| JP2004032348A (ja) | 周波数シンセサイザ | |
| JPH0865159A (ja) | 周波数シンセサイザ |