JPH05289770A - 同期装置及び同期方法 - Google Patents
同期装置及び同期方法Info
- Publication number
- JPH05289770A JPH05289770A JP4355360A JP35536092A JPH05289770A JP H05289770 A JPH05289770 A JP H05289770A JP 4355360 A JP4355360 A JP 4355360A JP 35536092 A JP35536092 A JP 35536092A JP H05289770 A JPH05289770 A JP H05289770A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- synchronizer
- domain
- signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0045—Correction by a latch cascade
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】クロックの異なるクロックドメイン間でのクロ
ックを同期とる。 【構成】クロックドメインＸからクロックドメインＹへ
伝送されるべき信号は伝送すべき信号の特性によってＹ
ドメイン単一同期装置２０又はＹドメイン多重同期装置
２２の何れかに結合し、同期させクロックドメインＹに
結合する。同様にクロックドメインＹからクロックドメ
インＸへ伝送されるべき信号はＸドメイン単一同期装置
２４又はＸドメイン多重同期装置２６に結合し、同期化
されクロックドメインＸに結合する。専用クロック回路
２８はＸクロックとＹクロックの双方から複数の特殊ク
ロッキング信号を発生し、Ｙドメイン単一同期装置２
０、同多重同期装置２２と、Ｘドメイン単一同期装置２
４、同多重同期装置２６とに供給する。
ックを同期とる。 【構成】クロックドメインＸからクロックドメインＹへ
伝送されるべき信号は伝送すべき信号の特性によってＹ
ドメイン単一同期装置２０又はＹドメイン多重同期装置
２２の何れかに結合し、同期させクロックドメインＹに
結合する。同様にクロックドメインＹからクロックドメ
インＸへ伝送されるべき信号はＸドメイン単一同期装置
２４又はＸドメイン多重同期装置２６に結合し、同期化
されクロックドメインＸに結合する。専用クロック回路
２８はＸクロックとＹクロックの双方から複数の特殊ク
ロッキング信号を発生し、Ｙドメイン単一同期装置２
０、同多重同期装置２２と、Ｘドメイン単一同期装置２
４、同多重同期装置２６とに供給する。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ及びデジタ
ル設計という一般的分野に関し、特に、大型のデジタル
システムにおいて複数のクロックドメインの間を進んで
ゆく信号を同期させる装置及び方法に関する。
ル設計という一般的分野に関し、特に、大型のデジタル
システムにおいて複数のクロックドメインの間を進んで
ゆく信号を同期させる装置及び方法に関する。
【０００２】
【従来の技術】大型のデジタルシステムは複数のデジタ
ルサブシステムを採用していることが多い。それらのデ
ジタルサブシステムが同一のクロックと関連して同期方
式で動作する場合、それらのデジタルサブシステムの間
を進んでゆく信号を同期させる必要はない。ところが、
それらのデジタルサブシステムが複数の異なるクロック
と関連して動作する場合には、それらのデジタルサブシ
ステムの間を進んでゆく信号を同期させなければならな
い。たとえば、大型デジタルシステムが２つのデジタル
サブシステムから構成されており、各サブシステムが異
なるクロックと関連して動作するものと仮定する。第１
のクロックによって動作する第１のデジタルサブシステ
ム（第１のクロックドメイン）から、第２のクロックに
よって動作する第２のデジタルサブシステム（第２のク
ロックドメイン）へ進んでゆく信号は、第２のクロック
と同期化されなければならない。同様に、第２のクロッ
クドメインから第１のクロックドメインへ逆方向に進ん
でゆく信号は第１のクロックと同期化されなければなら
ない。そのような同期化がなければ、不安定性の問題に
よって論理結果は無効になり、その結果、大型デジタル
システムは故障してしまう。
ルサブシステムを採用していることが多い。それらのデ
ジタルサブシステムが同一のクロックと関連して同期方
式で動作する場合、それらのデジタルサブシステムの間
を進んでゆく信号を同期させる必要はない。ところが、
それらのデジタルサブシステムが複数の異なるクロック
と関連して動作する場合には、それらのデジタルサブシ
ステムの間を進んでゆく信号を同期させなければならな
い。たとえば、大型デジタルシステムが２つのデジタル
サブシステムから構成されており、各サブシステムが異
なるクロックと関連して動作するものと仮定する。第１
のクロックによって動作する第１のデジタルサブシステ
ム（第１のクロックドメイン）から、第２のクロックに
よって動作する第２のデジタルサブシステム（第２のク
ロックドメイン）へ進んでゆく信号は、第２のクロック
と同期化されなければならない。同様に、第２のクロッ
クドメインから第１のクロックドメインへ逆方向に進ん
でゆく信号は第１のクロックと同期化されなければなら
ない。そのような同期化がなければ、不安定性の問題に
よって論理結果は無効になり、その結果、大型デジタル
システムは故障してしまう。
【０００３】特定のクロックドメインでフリップフロッ
プに入力される信号がそのフリップフロップのセットア
ップ時間又はホールド時間の必要条件に適合しない場合
に、不安定性は起こる。本質的には、フリップフロップ
を第１のクロックドメインを適正に機能させるために、
その入力信号はフリップフロップがクロッキングされる
前のある時間（セットアップ時間）だけ安定していなけ
ればならず、フリップフロップがクロッキングされた後
のある時間（ホールド時間）だけ安定したままでなけれ
ばならない。第１のクロックドメインのクロックと同期
していない第２のクロックドメインからの信号は必ずそ
のような必要条件に適合するとは限らない。そのため、
このような入力信号はフリップフロップを「不安定状
態」にしてしまうことがあり、その場合、フリップフロ
ップの出力は一時的に論理値０と論理値１の間の値をと
る。フリップフロップは限られた時間の後に最終的には
適正な論理レベルに整定するのであるが、フリップフロ
ップが不安定状態にある時間であり、「解決時間」と呼
ばれるこの時間は予測不可能な論理結果を発生させ、そ
のためにシステムの故障を引起こすおそれがある。
プに入力される信号がそのフリップフロップのセットア
ップ時間又はホールド時間の必要条件に適合しない場合
に、不安定性は起こる。本質的には、フリップフロップ
を第１のクロックドメインを適正に機能させるために、
その入力信号はフリップフロップがクロッキングされる
前のある時間（セットアップ時間）だけ安定していなけ
ればならず、フリップフロップがクロッキングされた後
のある時間（ホールド時間）だけ安定したままでなけれ
ばならない。第１のクロックドメインのクロックと同期
していない第２のクロックドメインからの信号は必ずそ
のような必要条件に適合するとは限らない。そのため、
このような入力信号はフリップフロップを「不安定状
態」にしてしまうことがあり、その場合、フリップフロ
ップの出力は一時的に論理値０と論理値１の間の値をと
る。フリップフロップは限られた時間の後に最終的には
適正な論理レベルに整定するのであるが、フリップフロ
ップが不安定状態にある時間であり、「解決時間」と呼
ばれるこの時間は予測不可能な論理結果を発生させ、そ
のためにシステムの故障を引起こすおそれがある。
【０００４】従って、同期装置回路は不安定性の問題に
直面しており、その問題を解決しなければならない。そ
のような同期装置回路を設計するときには、いくつかの
他の要素も大きな重要性をもつ。詳細にいえば、同期装
置の性能を少なくとも３つの尺度により評価することが
できる。平均故障間隔（ＭＴＢＦ）と呼ばれる第１の尺
度は、システム全体が同期装置の故障によって故障する
頻度を平均して示す。同期装置は、たとえば、システム
全体が同期装置の故障によって１００００年に一度故障
することを指示する１００００年といった非常に大きな
ＭＴＢＦを有するのが理想である。最大同期時間（ＴＭ
Ｓ）と呼ばれる第２の尺度は、同期化プロセスを完了す
るために必要とされる最大クロックサイクル数を指示す
る。この数は同期装置に起因する遅延が少ないことを表
わす小さな値であるのが理想である。第３の尺度である
最大転送速度（ＭＴＲ）は、１つの信号を同期装置を介
して何度送信できるかをクロックサイクル単位で指示す
る。この数は、サイクルごとに１つの入力信号を同期さ
せることができる１であるのが理想である。
直面しており、その問題を解決しなければならない。そ
のような同期装置回路を設計するときには、いくつかの
他の要素も大きな重要性をもつ。詳細にいえば、同期装
置の性能を少なくとも３つの尺度により評価することが
できる。平均故障間隔（ＭＴＢＦ）と呼ばれる第１の尺
度は、システム全体が同期装置の故障によって故障する
頻度を平均して示す。同期装置は、たとえば、システム
全体が同期装置の故障によって１００００年に一度故障
することを指示する１００００年といった非常に大きな
ＭＴＢＦを有するのが理想である。最大同期時間（ＴＭ
Ｓ）と呼ばれる第２の尺度は、同期化プロセスを完了す
るために必要とされる最大クロックサイクル数を指示す
る。この数は同期装置に起因する遅延が少ないことを表
わす小さな値であるのが理想である。第３の尺度である
最大転送速度（ＭＴＲ）は、１つの信号を同期装置を介
して何度送信できるかをクロックサイクル単位で指示す
る。この数は、サイクルごとに１つの入力信号を同期さ
せることができる１であるのが理想である。
【０００５】従来の同期装置は、通常、直列に結合する
複数のマスター／スレーブフリップフロップから構成さ
れている。このような従来の構成はいくつかの限られた
状況の下では適切な同期化を実行する。それらの状況と
は、低い周波数を使用すること、システム故障頻度が許
容限度内に入っていること又は同期装置により導入され
る認めうるほどの遅延が許容限度内に入っていることで
ある。一般原則として、従来の同期装置は良いＭＴＢＦ
値を得るために必然的に速度を犠牲にしてしまってい
た。従って、頻繁なシステム故障を防止するために従来
の同期装置は相当大きな同期遅延を招いていた。
複数のマスター／スレーブフリップフロップから構成さ
れている。このような従来の構成はいくつかの限られた
状況の下では適切な同期化を実行する。それらの状況と
は、低い周波数を使用すること、システム故障頻度が許
容限度内に入っていること又は同期装置により導入され
る認めうるほどの遅延が許容限度内に入っていることで
ある。一般原則として、従来の同期装置は良いＭＴＢＦ
値を得るために必然的に速度を犠牲にしてしまってい
た。従って、頻繁なシステム故障を防止するために従来
の同期装置は相当大きな同期遅延を招いていた。
【０００６】
【発明が解決しようとする課題】コンピュータ及びデジ
タル設計の最近の進歩に伴って、速度と性能は非常に重
要になってきた。高速、高性能を要求するコンピュータ
システムやデジタル設計においては、従来の同期装置は
不適切であることがわかる。以下に説明する通り、本発
明は高速且つ高性能の同期装置及びその方法を提供す
る。本発明は、導入する同期装置遅延を最小限に抑えつ
つ、信号の最適な同期化を実行する。
タル設計の最近の進歩に伴って、速度と性能は非常に重
要になってきた。高速、高性能を要求するコンピュータ
システムやデジタル設計においては、従来の同期装置は
不適切であることがわかる。以下に説明する通り、本発
明は高速且つ高性能の同期装置及びその方法を提供す
る。本発明は、導入する同期装置遅延を最小限に抑えつ
つ、信号の最適な同期化を実行する。
【０００７】
【課題を解決するための手段】本発明は、少なくとも２
つのクロックドメインを有する大型デジタルシステムに
おいて動作する。同期装置ブロックはそれらのドメイン
の間を進んでゆく信号を同期させる。同期装置ブロック
は複数の同期装置モジュールと、専用クロック回路とか
ら構成されている。専用クロック回路は同期される信号
を受信するクロックドメインごとに１つのクロックセル
回路を含む。各クロックセル回路には、その回路と関連
するドメインからクロック信号が供給される。各クロッ
クセル回路は、このクロック信号から、ドメインマスタ
ークロック０、ドメインスレーブクロック０、ドメイン
マスタークロック１及びドメインスレーブクロック１と
いう４つのクロッキング信号を発生する。ドメインスレ
ーブクロック０はドメインマスタークロック０に従い、
ドメインスレーブクロック１はドメインマスタークロッ
ク１に従う。ドメインマスタークロック１とドメインス
レーブクロック１は、ドメインマスタークロック０及び
ドメインスレーブクロック０に対して１クロックサイク
ルだけずれている。
つのクロックドメインを有する大型デジタルシステムに
おいて動作する。同期装置ブロックはそれらのドメイン
の間を進んでゆく信号を同期させる。同期装置ブロック
は複数の同期装置モジュールと、専用クロック回路とか
ら構成されている。専用クロック回路は同期される信号
を受信するクロックドメインごとに１つのクロックセル
回路を含む。各クロックセル回路には、その回路と関連
するドメインからクロック信号が供給される。各クロッ
クセル回路は、このクロック信号から、ドメインマスタ
ークロック０、ドメインスレーブクロック０、ドメイン
マスタークロック１及びドメインスレーブクロック１と
いう４つのクロッキング信号を発生する。ドメインスレ
ーブクロック０はドメインマスタークロック０に従い、
ドメインスレーブクロック１はドメインマスタークロッ
ク１に従う。ドメインマスタークロック１とドメインス
レーブクロック１は、ドメインマスタークロック０及び
ドメインスレーブクロック０に対して１クロックサイク
ルだけずれている。
【０００８】本発明は単一同期装置モジュール、多重同
期装置モジュールという２種類の同期装置モジュールを
企図している。それら２つの同期装置モジュールは、そ
の大部分で、複数の「基本同期装置セル」を使用して構
成されている。本発明の「基本同期装置セル」は直列に
結合する２つの透過形ラッチと、２つのＯＲゲートと、
ＡＮＤゲートと、ＮＡＮＤゲートと、インバータとから
構成されている。「基本同期装置セル」は４つの入力端
子を有し、１つの出力信号を発生する。第１の入力は同
期させるべき信号である。第２の入力は基本同期装置セ
ルをクリアするために使用されるリセット信号である。
第３の入力は、第１の透過形ラッチに結合するクロック
信号、ドメインマスタークロック０である。第４の入力
は、第２の透過形ラッチに結合するクロック信号、ドメ
インスレーブクロック０である。
期装置モジュールという２種類の同期装置モジュールを
企図している。それら２つの同期装置モジュールは、そ
の大部分で、複数の「基本同期装置セル」を使用して構
成されている。本発明の「基本同期装置セル」は直列に
結合する２つの透過形ラッチと、２つのＯＲゲートと、
ＡＮＤゲートと、ＮＡＮＤゲートと、インバータとから
構成されている。「基本同期装置セル」は４つの入力端
子を有し、１つの出力信号を発生する。第１の入力は同
期させるべき信号である。第２の入力は基本同期装置セ
ルをクリアするために使用されるリセット信号である。
第３の入力は、第１の透過形ラッチに結合するクロック
信号、ドメインマスタークロック０である。第４の入力
は、第２の透過形ラッチに結合するクロック信号、ドメ
インスレーブクロック０である。
【０００９】本発明の単一同期装置モジュールは、並列
に配設される２つのそのような「基本同期装置セル」か
ら構成されており、専用クロッキング回路からクロッキ
ングを受信する。第１の「基本同期装置セル」はクロッ
キング信号のドメインマスタークロック０及びドメイン
スレーブクロック０を受信し、第２の「基本同期装置セ
ル」はクロッキング信号のドメインマスタークロック１
及びドメインスレーブクロック１を受信する。単一同期
装置モジュールは３つのマスター／スレーブフリップフ
ロップと、ＯＲゲートと、２つのＮＡＮＤゲートとをさ
らに含み、そのＯＲゲートに機能等価に構成されてい
る。単一同期装置モジュールは同期させるべき信号と、
送信側ドメインからのクロックと、先に説明した４つの
クロッキング信号と、システムが同期方式で動作してい
るときに単一同期装置モジュールをバイパスするために
使用される同期入力とを含む複数の入力を有する。
に配設される２つのそのような「基本同期装置セル」か
ら構成されており、専用クロッキング回路からクロッキ
ングを受信する。第１の「基本同期装置セル」はクロッ
キング信号のドメインマスタークロック０及びドメイン
スレーブクロック０を受信し、第２の「基本同期装置セ
ル」はクロッキング信号のドメインマスタークロック１
及びドメインスレーブクロック１を受信する。単一同期
装置モジュールは３つのマスター／スレーブフリップフ
ロップと、ＯＲゲートと、２つのＮＡＮＤゲートとをさ
らに含み、そのＯＲゲートに機能等価に構成されてい
る。単一同期装置モジュールは同期させるべき信号と、
送信側ドメインからのクロックと、先に説明した４つの
クロッキング信号と、システムが同期方式で動作してい
るときに単一同期装置モジュールをバイパスするために
使用される同期入力とを含む複数の入力を有する。
【００１０】本発明の多重同期装置モジュールは並列に
配設される複数の単一同期装置モジュールと、同期装置
セレクタ回路とから構成されている。同期装置セレクタ
回路は同期させるべき信号をサイクルごとに、ラウンド
ロビン方式で連続する単一同期装置モジュールに結合す
る。動作中、同期装置セレクタ回路は、まず、送信側ド
メインから同期させるべき信号を受信し、次に、同期さ
せるべき信号を連続する単一同期装置モジュールに結合
する。
配設される複数の単一同期装置モジュールと、同期装置
セレクタ回路とから構成されている。同期装置セレクタ
回路は同期させるべき信号をサイクルごとに、ラウンド
ロビン方式で連続する単一同期装置モジュールに結合す
る。動作中、同期装置セレクタ回路は、まず、送信側ド
メインから同期させるべき信号を受信し、次に、同期さ
せるべき信号を連続する単一同期装置モジュールに結合
する。
【００１１】２つのドメインの間で通信される信号の同
期化を実行する本発明の一実施例では、同期装置ブロッ
クは第１の単一同期装置モジュールと、第２の単一同期
装置モジュールと、第１の多重同期装置モジュールと、
第２の多重同期装置モジュールと、専用クロッキング回
路とから構成されている。そのような同期装置は両方向
に同期化を実行すると共に、高性能同期化と、高性能同
期化が不要であるときのより性能の低い同期化の双方を
可能にする。以下に、添付の図面に示す実施例を助けと
してさらに詳細に説明する。
期化を実行する本発明の一実施例では、同期装置ブロッ
クは第１の単一同期装置モジュールと、第２の単一同期
装置モジュールと、第１の多重同期装置モジュールと、
第２の多重同期装置モジュールと、専用クロッキング回
路とから構成されている。そのような同期装置は両方向
に同期化を実行すると共に、高性能同期化と、高性能同
期化が不要であるときのより性能の低い同期化の双方を
可能にする。以下に、添付の図面に示す実施例を助けと
してさらに詳細に説明する。
【００１２】
【実施例】以下に説明する通り、本発明は複数のクロッ
クドメインを有するデジタルシステムに適用されるもの
である。説明を明瞭且つ簡潔にするために、本発明を２
つのクロックドメインを有し、それら２つのクロックド
メインの間で通信される信号を同期させることを必要と
しているデジタルシステムに関連して説明するが、本発
明がこのように２つのドメインを有するシステムに限定
されないことは理解されるであろう。詳細にいえば、潜
在的には無限の数のクロックドメインを有するデジタル
システムにおいて信号を同期させるために本発明の装置
と方法を利用することができる。また、以下の説明中、
本発明を完全に理解させるために、便宜上、特定の周波
数、特定の帯域幅、特定のデータ経路などの数多くの詳
細な事項を挙げることに注意すべきである。しかしなが
ら、本発明を実施するに際してそれらの特定の詳細な事
項が要求されないことは当業者には明白であろう。場合
によっては、本発明を無用にわかりにくくしないため
に、周知の電気的構造と回路をブロック線図の形で示す
こともある。
クドメインを有するデジタルシステムに適用されるもの
である。説明を明瞭且つ簡潔にするために、本発明を２
つのクロックドメインを有し、それら２つのクロックド
メインの間で通信される信号を同期させることを必要と
しているデジタルシステムに関連して説明するが、本発
明がこのように２つのドメインを有するシステムに限定
されないことは理解されるであろう。詳細にいえば、潜
在的には無限の数のクロックドメインを有するデジタル
システムにおいて信号を同期させるために本発明の装置
と方法を利用することができる。また、以下の説明中、
本発明を完全に理解させるために、便宜上、特定の周波
数、特定の帯域幅、特定のデータ経路などの数多くの詳
細な事項を挙げることに注意すべきである。しかしなが
ら、本発明を実施するに際してそれらの特定の詳細な事
項が要求されないことは当業者には明白であろう。場合
によっては、本発明を無用にわかりにくくしないため
に、周知の電気的構造と回路をブロック線図の形で示す
こともある。
【００１３】そこで図１を参照すると、図１は、２つの
クロックドメインと、同期装置とを有するデジタルシス
テムをブロック線図の形で示す。そのようなシステムは
３つの主要ブロックから構成されていると考えることが
できる。初めの２つのブロックであるクロックドメイン
ｘと、クロックドメインｙはそれら２つのクロックドメ
インのそれぞれに関するあらゆる論理素子を含む。第３
のブロックである同期装置ブロックは、２つのクロック
ドメインの間を通過してゆく信号を同期させるために使
用される全ての論理素子を含む。システムは、クロック
ドメインｘに対しクロッキングを実行するｘクロック
と、クロックドメインｙに対しクロッキングを実行する
ｙクロックとをさらに含む。
クロックドメインと、同期装置とを有するデジタルシス
テムをブロック線図の形で示す。そのようなシステムは
３つの主要ブロックから構成されていると考えることが
できる。初めの２つのブロックであるクロックドメイン
ｘと、クロックドメインｙはそれら２つのクロックドメ
インのそれぞれに関するあらゆる論理素子を含む。第３
のブロックである同期装置ブロックは、２つのクロック
ドメインの間を通過してゆく信号を同期させるために使
用される全ての論理素子を含む。システムは、クロック
ドメインｘに対しクロッキングを実行するｘクロック
と、クロックドメインｙに対しクロッキングを実行する
ｙクロックとをさらに含む。
【００１４】クロックドメインｘからクロックドメイン
ｙへ伝送されるべき信号［Ｓ（ＸＹ）］は、まず、クロ
ックドメインｘから同期装置ブロックに結合し、そこ
で、同期装置ブロックは信号をクロックドメインｙに結
合する。クロックドメインｙからクロックドメインｘへ
伝送されるべき信号［Ｓ（ＹＸ）］は、まず、クロック
ドメインｙから同期装置ブロックに結合し、そこで、同
期装置ブロックは信号をクロックドメインｘに結合す
る。図１に示すように、ｘクロックとｙクロックは共に
同期装置ブロックに対しクロッキングを実行し、同期装
置ブロックはこのクロッキングを利用して、信号の同期
化を実行する。
ｙへ伝送されるべき信号［Ｓ（ＸＹ）］は、まず、クロ
ックドメインｘから同期装置ブロックに結合し、そこ
で、同期装置ブロックは信号をクロックドメインｙに結
合する。クロックドメインｙからクロックドメインｘへ
伝送されるべき信号［Ｓ（ＹＸ）］は、まず、クロック
ドメインｙから同期装置ブロックに結合し、そこで、同
期装置ブロックは信号をクロックドメインｘに結合す
る。図１に示すように、ｘクロックとｙクロックは共に
同期装置ブロックに対しクロッキングを実行し、同期装
置ブロックはこのクロッキングを利用して、信号の同期
化を実行する。
【００１５】次に図２を参照すると、図２は、従来の技
術で見られる同期装置回路を示す。この回路では、２つ
のクロックドメインの間で伝送される信号を同期させる
ために、直列に接続するマスター／スレーブフリップフ
ロップ１３，１５，１７及び１９を利用する。クロック
ドメインｘからクロックドメインｙへ伝送されるべき信
号［Ｓ（ＸＹ）］は、まず、マスター／スレーブフリッ
プフロップ１３に結合し、次にマスター／スレーブフリ
ップフロップ１５に結合する。信号がクロックドメイン
ｙに到達したとき、信号をそのドメインのクロックと同
期させるように、マスター／スレーブフリップフロップ
１３及び１５はｙクロックによってクロッキングされ
る。同様に、クロックドメインｙからクロックドメイン
ｘに伝送されるべき信号［Ｓ（ＹＸ）］は、まず、マス
ター／スレーブフリップフロップ１９に結合し、次にマ
スター／スレーブフリップフロップ１７に結合する。信
号がクロックドメインｘに到達したとき、信号をそのド
メインのクロックと同期させるように、マスター／スレ
ーブフリップフロップ１９及び１７はｘクロックによっ
てクロッキングされる。
術で見られる同期装置回路を示す。この回路では、２つ
のクロックドメインの間で伝送される信号を同期させる
ために、直列に接続するマスター／スレーブフリップフ
ロップ１３，１５，１７及び１９を利用する。クロック
ドメインｘからクロックドメインｙへ伝送されるべき信
号［Ｓ（ＸＹ）］は、まず、マスター／スレーブフリッ
プフロップ１３に結合し、次にマスター／スレーブフリ
ップフロップ１５に結合する。信号がクロックドメイン
ｙに到達したとき、信号をそのドメインのクロックと同
期させるように、マスター／スレーブフリップフロップ
１３及び１５はｙクロックによってクロッキングされ
る。同様に、クロックドメインｙからクロックドメイン
ｘに伝送されるべき信号［Ｓ（ＹＸ）］は、まず、マス
ター／スレーブフリップフロップ１９に結合し、次にマ
スター／スレーブフリップフロップ１７に結合する。信
号がクロックドメインｘに到達したとき、信号をそのド
メインのクロックと同期させるように、マスター／スレ
ーブフリップフロップ１９及び１７はｘクロックによっ
てクロッキングされる。
【００１６】図２に示す従来の同期装置には重大な欠陥
があることが理解されるであろう。詳細にいえば、一方
又は双方のクロックドメインが高周波数クロックと関連
して動作する場合に問題が起こる。たとえば、ｙクロッ
クが５０MHz で動作すると仮定すると、信号入力Ｓ（Ｘ
Ｙ）がマスター／スレーブフリップフロップ１３を不安
定状態へ移行させる場合に問題が起こる。尚、信号Ｓ
（ＸＹ）はｘクロックに従って動作しているクロックド
メインｘから発行され、次に、ｙクロックに従って動作
しているマスター／スレーブフリップフロップ１３に結
合するために、そのような事象が起こると予期できるこ
とに注意すべきである。マスター／スレーブフリップフ
ロップ１３が不安定状態に置かれたならば、ｙクロック
はそのような高い周波数で動作しているので、マスター
／スレーブフリップフロップ１５がフリップフロップ１
３の出力をラッチするまでマスター／スレーブフリップ
フロップ１３はその論理状態を分解することができず、
同期装置は故障してしまう。
があることが理解されるであろう。詳細にいえば、一方
又は双方のクロックドメインが高周波数クロックと関連
して動作する場合に問題が起こる。たとえば、ｙクロッ
クが５０MHz で動作すると仮定すると、信号入力Ｓ（Ｘ
Ｙ）がマスター／スレーブフリップフロップ１３を不安
定状態へ移行させる場合に問題が起こる。尚、信号Ｓ
（ＸＹ）はｘクロックに従って動作しているクロックド
メインｘから発行され、次に、ｙクロックに従って動作
しているマスター／スレーブフリップフロップ１３に結
合するために、そのような事象が起こると予期できるこ
とに注意すべきである。マスター／スレーブフリップフ
ロップ１３が不安定状態に置かれたならば、ｙクロック
はそのような高い周波数で動作しているので、マスター
／スレーブフリップフロップ１５がフリップフロップ１
３の出力をラッチするまでマスター／スレーブフリップ
フロップ１３はその論理状態を分解することができず、
同期装置は故障してしまう。
【００１７】従って、図２に示す同期装置が高周波数で
動作しているとき、平均故障間隔（ＭＴＢＦ）は非常に
短いため、大型のシステムでは故障は許容しえないほど
のレベルになる。この問題を解決するための方法の１つ
は、マスター／スレーブフリップフロップに対するクロ
ッキングが許容しえないほど高い周波数で起こらなくな
るように、単純に高周波数クロックを分割するというも
のである。たとえば、再び図２を参照すると、クロック
ドメインｙに対するｙクロックが５０MHz である場合、
クロック信号をマスター／スレーブフリップフロップ１
３及び１５への供給に先立ってより管理しやすい２５MH
z に分割するのである。この方法は不安定性と関連する
問題を解決でき、それによってＭＴＢＦは向上するので
あるが、この方法は同期装置を明らかにスピードダウン
させ、また、その性能を明らかに低下させる。
動作しているとき、平均故障間隔（ＭＴＢＦ）は非常に
短いため、大型のシステムでは故障は許容しえないほど
のレベルになる。この問題を解決するための方法の１つ
は、マスター／スレーブフリップフロップに対するクロ
ッキングが許容しえないほど高い周波数で起こらなくな
るように、単純に高周波数クロックを分割するというも
のである。たとえば、再び図２を参照すると、クロック
ドメインｙに対するｙクロックが５０MHz である場合、
クロック信号をマスター／スレーブフリップフロップ１
３及び１５への供給に先立ってより管理しやすい２５MH
z に分割するのである。この方法は不安定性と関連する
問題を解決でき、それによってＭＴＢＦは向上するので
あるが、この方法は同期装置を明らかにスピードダウン
させ、また、その性能を明らかに低下させる。
【００１８】ところが、最近のコンピュータシステムの
デジタル設計に際しては、速度と性能はその重要性を増
している。最近のデジタル設計では高周波数クロッキン
グの使用が要求される一方で、システムの故障をできる
限り少なくすると共に、同期装置の遅延をあるとしても
わずかに抑えることも必要である。一層高速のコンピュ
ータシステムが設計され、実現されてゆくにつれて、高
速、高性能を求める傾向は続くものと予期できる。従っ
て、高い周波数で高性能を提供する同期装置を設計する
ことが強く求められている。
デジタル設計に際しては、速度と性能はその重要性を増
している。最近のデジタル設計では高周波数クロッキン
グの使用が要求される一方で、システムの故障をできる
限り少なくすると共に、同期装置の遅延をあるとしても
わずかに抑えることも必要である。一層高速のコンピュ
ータシステムが設計され、実現されてゆくにつれて、高
速、高性能を求める傾向は続くものと予期できる。従っ
て、高い周波数で高性能を提供する同期装置を設計する
ことが強く求められている。
【００１９】図３は、本発明の一実施例をブロック線図
の形で示す。図を簡潔にし且つ明瞭にするために、この
図はクロックドメインを２つしかもたない大型のシステ
ムに関連して実施例を示している。先に述べた通り、本
発明がこの特定の構成に限定されないことは理解される
であろう。図３からわかるように、同期装置ブロックは
ｙドメイン単一同期装置２０（ｙ＿ｓｓｙｎｃ）と、ｙ
ドメイン多重同期装置２２（ｙ＿ｍｓｙｎｃ）と、ｘド
メイン単一同期装置２４（ｘ＿ｓｓｙｎｃ）と、ｘドメ
イン多重同期装置２６（ｘ＿ｍｓｙｎｃ）と、専用クロ
ック回路２８とを含む５つのモジュールから構成されて
いる。以下に説明する通り、図３は５つのモジュールか
ら構成される現時点で好ましい実施例を示すが、本発明
は、ｙドメイン多重同期装置と、ｘドメイン多重同期装
置と、専用クロック回路という３つのモジュールから構
成される高性能の実施例を含む数多くの代替実施例をさ
らに考慮に入れている。
の形で示す。図を簡潔にし且つ明瞭にするために、この
図はクロックドメインを２つしかもたない大型のシステ
ムに関連して実施例を示している。先に述べた通り、本
発明がこの特定の構成に限定されないことは理解される
であろう。図３からわかるように、同期装置ブロックは
ｙドメイン単一同期装置２０（ｙ＿ｓｓｙｎｃ）と、ｙ
ドメイン多重同期装置２２（ｙ＿ｍｓｙｎｃ）と、ｘド
メイン単一同期装置２４（ｘ＿ｓｓｙｎｃ）と、ｘドメ
イン多重同期装置２６（ｘ＿ｍｓｙｎｃ）と、専用クロ
ック回路２８とを含む５つのモジュールから構成されて
いる。以下に説明する通り、図３は５つのモジュールか
ら構成される現時点で好ましい実施例を示すが、本発明
は、ｙドメイン多重同期装置と、ｘドメイン多重同期装
置と、専用クロック回路という３つのモジュールから構
成される高性能の実施例を含む数多くの代替実施例をさ
らに考慮に入れている。
【００２０】図３を参照して説明すると、クロックドメ
インｘからクロックドメインｙへ伝送されるべき信号
は、まず、ｙドメイン単一同期装置２０又はｙドメイン
多重同期装置２２のいずれかに結合する。以下に説明す
るように、単一同期装置を使用すべきか、多重同期装置
を使用すべきかの選択は伝送すべき信号の特性によって
決まる。ｙドメイン単一同期装置２０を利用するか、ｙ
ドメイン多重同期装置２２を利用するかにかかわらず、
その後、信号を同期装置により同期させ、クロックドメ
インｙに結合することになる。同様に、クロックドメイ
ンｙからクロックドメインｘへ伝送されるべき信号は、
まず、ｘドメイン単一同期装置２４又はｘドメイン多重
同期装置２６のいずれかに結合し、同期化され、クロッ
クドメインｘに結合する。この図からわかるように、専
用クロック回路２８はｘクロックとｙクロックの双方か
らクロッキングを受信する。専用クロック回路２８はそ
れらのクロックから複数の特殊クロッキング信号を発生
し、それらの信号をｙドメイン単一同期装置２０と、ｙ
ドメイン多重同期装置２２と、ｘドメイン単一同期装置
２４と、ｘドメイン多重同期装置２６とに供給する。次
に、専用クロック回路２８について説明する。
インｘからクロックドメインｙへ伝送されるべき信号
は、まず、ｙドメイン単一同期装置２０又はｙドメイン
多重同期装置２２のいずれかに結合する。以下に説明す
るように、単一同期装置を使用すべきか、多重同期装置
を使用すべきかの選択は伝送すべき信号の特性によって
決まる。ｙドメイン単一同期装置２０を利用するか、ｙ
ドメイン多重同期装置２２を利用するかにかかわらず、
その後、信号を同期装置により同期させ、クロックドメ
インｙに結合することになる。同様に、クロックドメイ
ンｙからクロックドメインｘへ伝送されるべき信号は、
まず、ｘドメイン単一同期装置２４又はｘドメイン多重
同期装置２６のいずれかに結合し、同期化され、クロッ
クドメインｘに結合する。この図からわかるように、専
用クロック回路２８はｘクロックとｙクロックの双方か
らクロッキングを受信する。専用クロック回路２８はそ
れらのクロックから複数の特殊クロッキング信号を発生
し、それらの信号をｙドメイン単一同期装置２０と、ｙ
ドメイン多重同期装置２２と、ｘドメイン単一同期装置
２４と、ｘドメイン多重同期装置２６とに供給する。次
に、専用クロック回路２８について説明する。
【００２１】図４は、図３に示す専用クロック回路２８
を構成する２つのクロックセル３０及び３２を示す。本
発明は同期させなければならない信号を受信するクロッ
クドメインごとに少なくとも１つのクロックセルを専用
クロック回路に組込むことを意図している。従って、図
４には、それに相応してクロックセル３０、クロックセ
ル３２という２つのクロックセルを示す。クロックセル
３０はｘドメインクロック信号と、リセット信号とを受
信し、ｘマスタークロック０（ｘｍｃｌｋ ０）、ｘス
レーブクロック０（ｘｓｃｌｋ ０）、ｘマスタークロ
ック１（ｘｍｃｌｋ １）及びｘスレーブクロック１
（ｘｓｃｌｋ １）という４つのクロック信号を出力す
る。同じようにして、クロックセル３２はｙドメインク
ロック信号と、リセット信号とを受信し、ｙマスターク
ロック０（ｙｍｃｌｋ ０）、ｙスレーブクロック０
（ｙｓｃｌｋ ０）、ｙマスタークロック１（ｙｍｃｌ
ｋ １）及びｙスレーブクロック１（ｙｓｃｌｋ １）
という４つのクロック信号を出力する。
を構成する２つのクロックセル３０及び３２を示す。本
発明は同期させなければならない信号を受信するクロッ
クドメインごとに少なくとも１つのクロックセルを専用
クロック回路に組込むことを意図している。従って、図
４には、それに相応してクロックセル３０、クロックセ
ル３２という２つのクロックセルを示す。クロックセル
３０はｘドメインクロック信号と、リセット信号とを受
信し、ｘマスタークロック０（ｘｍｃｌｋ ０）、ｘス
レーブクロック０（ｘｓｃｌｋ ０）、ｘマスタークロ
ック１（ｘｍｃｌｋ １）及びｘスレーブクロック１
（ｘｓｃｌｋ １）という４つのクロック信号を出力す
る。同じようにして、クロックセル３２はｙドメインク
ロック信号と、リセット信号とを受信し、ｙマスターク
ロック０（ｙｍｃｌｋ ０）、ｙスレーブクロック０
（ｙｓｃｌｋ ０）、ｙマスタークロック１（ｙｍｃｌ
ｋ １）及びｙスレーブクロック１（ｙｓｃｌｋ １）
という４つのクロック信号を出力する。
【００２２】次に図５を参照すると、図５は、本発明の
一般化クロックセル回路を示す。この図では、クロック
セル回路への入力を汎用化指示名称によって示してあ
り、その第１の名称はクロックドメインのクロッキング
信号（ｄｃｌｋ）に対応し、他方の名称はクロックドメ
インのリセット信号（ｄｒｅｓｅｔ）に対応する。入力
「ｄｃｌｋ」は、たとえば、図４に示すクロックセル３
０の場合には、ｘクロックに対応すると考えられる。図
５からわかるように、クロックセルは複数の論理ゲート
により結合する４つのマスター／スレーブフリップフロ
ップ４０，４２，４４及び４６を含む。フリップフロッ
プ４０及び４２はクロック信号の立上がり端で変化する
立上がり端フリップフロップであり、フリップフロップ
４４及び４６はクロック信号の立下がり端で変化する立
下がり端フリップフロップである。
一般化クロックセル回路を示す。この図では、クロック
セル回路への入力を汎用化指示名称によって示してあ
り、その第１の名称はクロックドメインのクロッキング
信号（ｄｃｌｋ）に対応し、他方の名称はクロックドメ
インのリセット信号（ｄｒｅｓｅｔ）に対応する。入力
「ｄｃｌｋ」は、たとえば、図４に示すクロックセル３
０の場合には、ｘクロックに対応すると考えられる。図
５からわかるように、クロックセルは複数の論理ゲート
により結合する４つのマスター／スレーブフリップフロ
ップ４０，４２，４４及び４６を含む。フリップフロッ
プ４０及び４２はクロック信号の立上がり端で変化する
立上がり端フリップフロップであり、フリップフロップ
４４及び４６はクロック信号の立下がり端で変化する立
下がり端フリップフロップである。
【００２３】次に図６を参照すると、図６は、図５に示
すクロックセル回路から発生するクロック信号を示す。
そこで、図５及び図６の２つの図を参照しながらクロッ
クセルの動作を説明する。まず、クロックセル回路に対
するドメインリセットを印加する。これにより、ドメイ
ンマスタークロック０（ｄｍｃｌｋ ０）とドメインマ
スタークロック１（ｄｍｃｌｋ １）はドメインクロッ
クに同一の極性をもって従うようになる。ドメインスレ
ーブクロック０（ｄｓｃｌｋ ０）及びドメインスレー
ブクロック１（ｄｓｃｌｋ １）もドメインクロックに
従うが、１８０度の位相ずれを伴う。リセットが否定さ
れると、クロック回路は図６に示すクロック信号を発生
する。
すクロックセル回路から発生するクロック信号を示す。
そこで、図５及び図６の２つの図を参照しながらクロッ
クセルの動作を説明する。まず、クロックセル回路に対
するドメインリセットを印加する。これにより、ドメイ
ンマスタークロック０（ｄｍｃｌｋ ０）とドメインマ
スタークロック１（ｄｍｃｌｋ １）はドメインクロッ
クに同一の極性をもって従うようになる。ドメインスレ
ーブクロック０（ｄｓｃｌｋ ０）及びドメインスレー
ブクロック１（ｄｓｃｌｋ １）もドメインクロックに
従うが、１８０度の位相ずれを伴う。リセットが否定さ
れると、クロック回路は図６に示すクロック信号を発生
する。
【００２４】以下に説明するが、それらのクロック信号
は本発明の同期装置モジュールに供給される。図３に戻
って簡単に述べると、それらの同期装置モジュールとは
ｙドメイン単一同期装置２０、ｙドメイン多重同期装置
２２、ｘドメイン単一同期装置２４及びｘドメイン多重
同期装置２６である。それらの同期装置モジュールは、
その大部分で、複数の「基本同期装置セル」を使用して
構成されている。次に、本発明の「基本同期装置セル」
について説明する。
は本発明の同期装置モジュールに供給される。図３に戻
って簡単に述べると、それらの同期装置モジュールとは
ｙドメイン単一同期装置２０、ｙドメイン多重同期装置
２２、ｘドメイン単一同期装置２４及びｘドメイン多重
同期装置２６である。それらの同期装置モジュールは、
その大部分で、複数の「基本同期装置セル」を使用して
構成されている。次に、本発明の「基本同期装置セル」
について説明する。
【００２５】そこで図７を参照すると、本発明の「基本
同期装置セル」が示されている。図７に示すように、本
発明の「基本同期装置セル」を構成しているのは２つの
透過形ラッチ５０及び５２と、２つのＯＲゲートと、Ａ
ＮＤゲートと、ＮＡＮＤゲートと、インバータである。
「基本同期装置セル」は４つの入力端子と、１つの出力
端子とを有する。第１の入力端子は同期させるべき信号
を受信する。第２の入力端子は同期装置回路をクリアす
るために使用されるリセット信号を受信する。第３の入
力端子はマスタークロック信号であるクロック信号を受
信し、この信号は透過形ラッチ５０に結合する。第４の
入力端子はスレーブクロック信号であるクロック信号を
受信し、この信号は透過形ラッチ５２に結合する。
同期装置セル」が示されている。図７に示すように、本
発明の「基本同期装置セル」を構成しているのは２つの
透過形ラッチ５０及び５２と、２つのＯＲゲートと、Ａ
ＮＤゲートと、ＮＡＮＤゲートと、インバータである。
「基本同期装置セル」は４つの入力端子と、１つの出力
端子とを有する。第１の入力端子は同期させるべき信号
を受信する。第２の入力端子は同期装置回路をクリアす
るために使用されるリセット信号を受信する。第３の入
力端子はマスタークロック信号であるクロック信号を受
信し、この信号は透過形ラッチ５０に結合する。第４の
入力端子はスレーブクロック信号であるクロック信号を
受信し、この信号は透過形ラッチ５２に結合する。
【００２６】同期装置の内部でマスター／スレーブフリ
ップフロップではなく、透過形ラッチを使用するという
本発明の構成は、従来の同期装置とは異なる（たとえ
ば、図２を参照）。透過形ラッチは、透過形ラッチの出
力が透過形ラッチの入力を「見通す（ｓｅｅｓ ｔｈｒ
ｏｕｇｈ）」という点で、マスター／スレーブフリップ
フロップとは異なることが理解されるであろう。透過形
ラッチの使用には、チップ上への同期装置回路の製造を
考慮したときに重大な関心事となるスペースの節約を可
能にするという利点がある。以下に説明する通り、本発
明には透過形ラッチ５０及び５２を規定の方式でクロッ
キングするという利点もある。
ップフロップではなく、透過形ラッチを使用するという
本発明の構成は、従来の同期装置とは異なる（たとえ
ば、図２を参照）。透過形ラッチは、透過形ラッチの出
力が透過形ラッチの入力を「見通す（ｓｅｅｓ ｔｈｒ
ｏｕｇｈ）」という点で、マスター／スレーブフリップ
フロップとは異なることが理解されるであろう。透過形
ラッチの使用には、チップ上への同期装置回路の製造を
考慮したときに重大な関心事となるスペースの節約を可
能にするという利点がある。以下に説明する通り、本発
明には透過形ラッチ５０及び５２を規定の方式でクロッ
キングするという利点もある。
【００２７】「基本同期装置セル」はリセットモード、
同期モードという２つのモードで動作する。リセット入
力が印加されると、そのたびにリセットモードに入る。
リセット入力が印加されると、透過形ラッチ５０及び５
２に対するクロック入力は必然的にハイになり、透過形
ラッチ５０に対する入力（ｄｉｎ）も必然的にハイにな
る。そのため、出力信号はハイになる。従って、リセッ
ト信号入力がアクティブハイである間は、出力信号は常
にハイである。現時点で好ましい実施例では、ハイの出
力は非活動と考えられる。ただし、本発明がこの設定に
全く限定されないことは明らかであろう。
同期モードという２つのモードで動作する。リセット入
力が印加されると、そのたびにリセットモードに入る。
リセット入力が印加されると、透過形ラッチ５０及び５
２に対するクロック入力は必然的にハイになり、透過形
ラッチ５０に対する入力（ｄｉｎ）も必然的にハイにな
る。そのため、出力信号はハイになる。従って、リセッ
ト信号入力がアクティブハイである間は、出力信号は常
にハイである。現時点で好ましい実施例では、ハイの出
力は非活動と考えられる。ただし、本発明がこの設定に
全く限定されないことは明らかであろう。
【００２８】同期モードにおける「基本同期装置セル」
の動作を理解するために、まず、図８を参照する。図８
は、同期モードで動作しているときに基本同期装置セル
に供給されるクロック信号と、マスタークロックと、ス
レーブクロックとを示す。図６と図８の双方を参照する
と、図８は図６に示したマスタークロック０及びスレー
ブクロック０に匹敵するクロッキング信号を示している
ことが理解されるであろう。
の動作を理解するために、まず、図８を参照する。図８
は、同期モードで動作しているときに基本同期装置セル
に供給されるクロック信号と、マスタークロックと、ス
レーブクロックとを示す。図６と図８の双方を参照する
と、図８は図６に示したマスタークロック０及びスレー
ブクロック０に匹敵するクロッキング信号を示している
ことが理解されるであろう。
【００２９】そこで図７及び図８を参照して、同期モー
ドにおける「基本同期装置セル」の動作を説明する。入
力を同期させる動作は次の通りである。まず、リセット
信号が非活動状態であるとき、ＮＡＮＤゲートにより入
力信号を反転させる。マスタークロックが負の遷移（ハ
イからローへ）を示すと、透過形ラッチ５０に非同期信
号がラッチされる。この時点で、非同期信号入力がラッ
チに関するセットアップ時間又はホールド時間の必要条
件に適合していなければ、透過形ラッチ５０の出力は不
安定状態に移行するかもしれない。透過形ラッチ５２
は、透過形ラッチ５０が不安定状態に移行した場合に、
透過形ラッチ５０の１回分のクロックサイクルを有効論
理値に整定させる。マスタークロックが負の遷移を示し
てから１サイクルの後に、透過形ラッチ５２に結合する
スレーブクロックはローからハイへ移行する。従って、
透過形ラッチ５０の出力は透過形ラッチ５２の出力へ伝
播してゆき、入力信号は新たなクロックドメインと同期
し終わっている。
ドにおける「基本同期装置セル」の動作を説明する。入
力を同期させる動作は次の通りである。まず、リセット
信号が非活動状態であるとき、ＮＡＮＤゲートにより入
力信号を反転させる。マスタークロックが負の遷移（ハ
イからローへ）を示すと、透過形ラッチ５０に非同期信
号がラッチされる。この時点で、非同期信号入力がラッ
チに関するセットアップ時間又はホールド時間の必要条
件に適合していなければ、透過形ラッチ５０の出力は不
安定状態に移行するかもしれない。透過形ラッチ５２
は、透過形ラッチ５０が不安定状態に移行した場合に、
透過形ラッチ５０の１回分のクロックサイクルを有効論
理値に整定させる。マスタークロックが負の遷移を示し
てから１サイクルの後に、透過形ラッチ５２に結合する
スレーブクロックはローからハイへ移行する。従って、
透過形ラッチ５０の出力は透過形ラッチ５２の出力へ伝
播してゆき、入力信号は新たなクロックドメインと同期
し終わっている。
【００３０】図７を参照すると、透過形ラッチ５０の出
力が不安定状態に移行した後に非活動状態に整定した場
合、同期装置は入力信号を同期させるために３つのクロ
ックサイクルを要することがわかるであろう。たとえ
ば、図７及び図８において、同期させるべき信号がこの
入力端子に到達し、透過形ラッチ５０を不安定状態へ移
行させると、出力はとりうる２つの論理値のいずれか一
方に整定することができる。最悪の場合でも、透過形ラ
ッチは非活動状態に整定する。そのような状況の下で
は、スレーブクロックが後に２度目の遷移を示すまで信
号は同期されない。この３サイクルの最大同期時間は、
図８に示すように３つのクロックサイクルにわたる用語
「Ｔｍｓ」によって指示されている。以下に説明する通
り、本発明の単一同期装置モジュールは、２つのこのよ
うなセルを並列に配置し且つセルごとにクロッキングを
１サイクルを偏位させることにより、見かけ上は「基本
同期装置セル」により指定される最大同期時間を有効に
短縮させる。
力が不安定状態に移行した後に非活動状態に整定した場
合、同期装置は入力信号を同期させるために３つのクロ
ックサイクルを要することがわかるであろう。たとえ
ば、図７及び図８において、同期させるべき信号がこの
入力端子に到達し、透過形ラッチ５０を不安定状態へ移
行させると、出力はとりうる２つの論理値のいずれか一
方に整定することができる。最悪の場合でも、透過形ラ
ッチは非活動状態に整定する。そのような状況の下で
は、スレーブクロックが後に２度目の遷移を示すまで信
号は同期されない。この３サイクルの最大同期時間は、
図８に示すように３つのクロックサイクルにわたる用語
「Ｔｍｓ」によって指示されている。以下に説明する通
り、本発明の単一同期装置モジュールは、２つのこのよ
うなセルを並列に配置し且つセルごとにクロッキングを
１サイクルを偏位させることにより、見かけ上は「基本
同期装置セル」により指定される最大同期時間を有効に
短縮させる。
【００３１】次に図９を参照すると、図９は、本発明の
単一同期装置モジュールの回路を示す。この回路は、図
３に示すドメイン単一同期装置２０及びｘドメイン単一
同期装置２４で見られる回路に相当する。以下の説明
中、「ソースドメイン」という用語は信号を送信してい
るクロックドメインに対応し、「宛先ドメイン」という
用語は同期された信号を受信するクロックドメインに対
応する。それに相応して、「ソースドメインクロック」
という用語はソースドメインからのクロック信号に対応
し、「宛先ドメインクロック」という用語は宛先ドメイ
ンからのクロック信号に対応する。
単一同期装置モジュールの回路を示す。この回路は、図
３に示すドメイン単一同期装置２０及びｘドメイン単一
同期装置２４で見られる回路に相当する。以下の説明
中、「ソースドメイン」という用語は信号を送信してい
るクロックドメインに対応し、「宛先ドメイン」という
用語は同期された信号を受信するクロックドメインに対
応する。それに相応して、「ソースドメインクロック」
という用語はソースドメインからのクロック信号に対応
し、「宛先ドメインクロック」という用語は宛先ドメイ
ンからのクロック信号に対応する。
【００３２】図９からわかるように、本発明の単一同期
装置モジュールは２つの基本同期装置セル６０及び６２
を含む。単一同期装置モジュールはマスター／スレーブ
フリップフロップ６４、６６及び６８と、ＯＲゲート
と、２つのＮＡＮＤゲートとをさらに具備するが、ＮＡ
ＮＤゲートの一方はそのＯＲ機能等価形態で示されてい
る。（信号はアクティブローであると考えられる。）単
一同期装置モジュールは１０の入力端子を有する。ソー
スドメインから送信され、宛先ドメインへ供給される同
期させるべき信号は、「信号入力」と指示されている入
力端子に供給される。ソースドメインクロック入力端子
（ｓｄｃｌｋ）はソースクロック信号をマスター／スレ
ーブフリップフロップ６４及び６６に結合する。宛先ド
メインクロック入力端子（ｄｄｃｌｋ）は宛先クロック
をマスター／スレーブフリップフロップ６８に結合す
る。宛先ドメインリセット入力端子（ｄｄｒｅｓｅｔ）
は宛先ドメインからのリセット信号を受信し、ソースド
メインリセット入力端子（ｓｄｒｅｓｅｔ）はソースド
メインからのリセット信号を受信する。
装置モジュールは２つの基本同期装置セル６０及び６２
を含む。単一同期装置モジュールはマスター／スレーブ
フリップフロップ６４、６６及び６８と、ＯＲゲート
と、２つのＮＡＮＤゲートとをさらに具備するが、ＮＡ
ＮＤゲートの一方はそのＯＲ機能等価形態で示されてい
る。（信号はアクティブローであると考えられる。）単
一同期装置モジュールは１０の入力端子を有する。ソー
スドメインから送信され、宛先ドメインへ供給される同
期させるべき信号は、「信号入力」と指示されている入
力端子に供給される。ソースドメインクロック入力端子
（ｓｄｃｌｋ）はソースクロック信号をマスター／スレ
ーブフリップフロップ６４及び６６に結合する。宛先ド
メインクロック入力端子（ｄｄｃｌｋ）は宛先クロック
をマスター／スレーブフリップフロップ６８に結合す
る。宛先ドメインリセット入力端子（ｄｄｒｅｓｅｔ）
は宛先ドメインからのリセット信号を受信し、ソースド
メインリセット入力端子（ｓｄｒｅｓｅｔ）はソースド
メインからのリセット信号を受信する。
【００３３】設けられるクロッキング信号入力端子は、
宛先ドメインマスタークロック０（ｄｄｍｃｌｋ
０）、宛先ドメインスレーブクロック０（ｄｄｓｃｌｋ
０）、宛先ドメインマスタークロック１（ｄｄｍｃｌ
ｋ １）、宛先ドメインスレーブクロック１（ｄｄｍｃ
ｌｋ １）の４つである。本発明の好ましい実施例で
は、図３，図４，図５及び図６に関連して説明したよう
に、専用クロッキング回路２８は宛先ドメインから発生
される４つのクロッキング信号をそれら４つのクロッキ
ング信号入力端子に結合する。詳細にいえば、図５に戻
って見るとわかるように、宛先ドメインは必然的に関連
するクロックセル回路を有する。このクロックセル回路
には宛先ドメインのクロック信号に供給され、そのクロ
ック信号はクロックセル用入力端子（ｄｃｌｋ）に結合
する。それにより、クロックセルは４つのクロック信号
を出力し、それらのクロック信号は図９に示す４つのク
ロッキング入力端子に結合する。
宛先ドメインマスタークロック０（ｄｄｍｃｌｋ
０）、宛先ドメインスレーブクロック０（ｄｄｓｃｌｋ
０）、宛先ドメインマスタークロック１（ｄｄｍｃｌ
ｋ １）、宛先ドメインスレーブクロック１（ｄｄｍｃ
ｌｋ １）の４つである。本発明の好ましい実施例で
は、図３，図４，図５及び図６に関連して説明したよう
に、専用クロッキング回路２８は宛先ドメインから発生
される４つのクロッキング信号をそれら４つのクロッキ
ング信号入力端子に結合する。詳細にいえば、図５に戻
って見るとわかるように、宛先ドメインは必然的に関連
するクロックセル回路を有する。このクロックセル回路
には宛先ドメインのクロック信号に供給され、そのクロ
ック信号はクロックセル用入力端子（ｄｃｌｋ）に結合
する。それにより、クロックセルは４つのクロック信号
を出力し、それらのクロック信号は図９に示す４つのク
ロッキング入力端子に結合する。
【００３４】本発明の単一同期装置モジュールに対する
最後の入力は同期入力である。同期入力は、双方のクロ
ックドメインが実際に同一のクロックによって同期方式
で動作しているときに印加される。そのような状況の下
では、信号を同期させる必要はなく、システムに性能上
の損失が課される。従って、本発明は同期バイパスモー
ドを実行する。同期入力が印加されると、基本同期装置
セルとフリップフロップ６４はリセットされる。ソース
クロックの立上がり端でフリップフロップ６６は入力信
号をラッチし、その後、入力信号はこのモジュールの出
力端子へと伝搬してゆく。尚、基本同期装置セル６０及
び６２からの出力は非活動状態（論理値１）であること
に注意すべきである。このように、同期入力が印加され
ると、同期化プロセスを有効にバイパスするのである。
最後の入力は同期入力である。同期入力は、双方のクロ
ックドメインが実際に同一のクロックによって同期方式
で動作しているときに印加される。そのような状況の下
では、信号を同期させる必要はなく、システムに性能上
の損失が課される。従って、本発明は同期バイパスモー
ドを実行する。同期入力が印加されると、基本同期装置
セルとフリップフロップ６４はリセットされる。ソース
クロックの立上がり端でフリップフロップ６６は入力信
号をラッチし、その後、入力信号はこのモジュールの出
力端子へと伝搬してゆく。尚、基本同期装置セル６０及
び６２からの出力は非活動状態（論理値１）であること
に注意すべきである。このように、同期入力が印加され
ると、同期化プロセスを有効にバイパスするのである。
【００３５】同期入力が印加されないときには、ＮＡＮ
Ｄゲートによってフリップフロップ６６の出力が同期装
置の出力端子へ伝搬するのを阻止し、回路は同期装置と
して機能する。まず、フリップフロップ６４に対しクロ
ッキングを実行するソースクロックの立上がり端で、信
号入力をフリップフロップ６４にラッチする。フリップ
フロップ６４に非同期リセット（ａｒｓｔ）入力が印加
されるまで、入力信号はフリップフロップ６４に有効に
記憶されている。そのようなリセットは、同期される出
力信号が有効になってから１サイクルを経て起こる。そ
の後、フリップフロップ６４の出力は並列に配置された
２つの基本同期装置セル６０及び６２に結合する。基本
同期装置セル６０はクロック信号ｄｄｍｃｌｋ ０及び
ｄｄｓｃｌｋ １を受信する。基本同期装置セル６２は
クロック信号ｄｄｍｃｌｋ １及びｄｄｓｃｌｋ １を
受信する。最大限で２クロックサイクルの後に、少なく
とも一方の同期装置セルはその出力を印加する。この出
力は単一同期装置モジュールの出力信号を駆動する。出
力信号はフリップフロップ６４を非同期にクリアするた
めにマスター／スレーブフリップフロップ６８にもラッ
チされる。
Ｄゲートによってフリップフロップ６６の出力が同期装
置の出力端子へ伝搬するのを阻止し、回路は同期装置と
して機能する。まず、フリップフロップ６４に対しクロ
ッキングを実行するソースクロックの立上がり端で、信
号入力をフリップフロップ６４にラッチする。フリップ
フロップ６４に非同期リセット（ａｒｓｔ）入力が印加
されるまで、入力信号はフリップフロップ６４に有効に
記憶されている。そのようなリセットは、同期される出
力信号が有効になってから１サイクルを経て起こる。そ
の後、フリップフロップ６４の出力は並列に配置された
２つの基本同期装置セル６０及び６２に結合する。基本
同期装置セル６０はクロック信号ｄｄｍｃｌｋ ０及び
ｄｄｓｃｌｋ １を受信する。基本同期装置セル６２は
クロック信号ｄｄｍｃｌｋ １及びｄｄｓｃｌｋ １を
受信する。最大限で２クロックサイクルの後に、少なく
とも一方の同期装置セルはその出力を印加する。この出
力は単一同期装置モジュールの出力信号を駆動する。出
力信号はフリップフロップ６４を非同期にクリアするた
めにマスター／スレーブフリップフロップ６８にもラッ
チされる。
【００３６】図６及び図９を参照すると、本発明に従っ
てクロッキング信号ｄｄｍｃｌｋ０、ｄｄｓｃｌｋ
０、ｄｄｍｃｌｋ １及びｄｄｓｃｌｋ １と、並列に
配設された２つの基本同期装置セル６０及び６２と組合
わせて使用することにより、最大同期時間は２クロック
サイクルとなることが理解されるであろう。これは、基
本同期装置セル６２に関わるマスタークロック信号とス
レーブクロック信号が基本同期装置セル６０に関わるマ
スタークロックサイクル及びスレーブクロックサイクル
に関して１クロックサイクル偏位しているために起こ
る。この２サイクルという最大同期時間「ＴＭＳ」は図
６に示されている。
てクロッキング信号ｄｄｍｃｌｋ０、ｄｄｓｃｌｋ
０、ｄｄｍｃｌｋ １及びｄｄｓｃｌｋ １と、並列に
配設された２つの基本同期装置セル６０及び６２と組合
わせて使用することにより、最大同期時間は２クロック
サイクルとなることが理解されるであろう。これは、基
本同期装置セル６２に関わるマスタークロック信号とス
レーブクロック信号が基本同期装置セル６０に関わるマ
スタークロックサイクル及びスレーブクロックサイクル
に関して１クロックサイクル偏位しているために起こ
る。この２サイクルという最大同期時間「ＴＭＳ」は図
６に示されている。
【００３７】次に図１０を参照すると、単一同期装置モ
ジュールの記号ブロック表示が示されている。このブロ
ック表示はデータ入力端子（ｄｉｎ）と、同期装置モジ
ュール出力端子（ｏｕｔ）とを含む。ソースドメインリ
セット（ｓｄｒｅｓｅｔ）、ソースドメインクロック
（ｓｄｃｌｋ）及び同期信号を含めて、ソースドメイン
と関連する信号はソースドメイングループ入力端子（ｓ
ｄｇｒｐ）に供給される。宛先ドメインリセット（ｄｄ
ｒｅｓｅｔ）と、宛先ドメインクロック（ｄｄｃｌｋ）
と、宛先ドメインクロックから取り出されるクロック信
号ｄｄｍｃｌｋ０、ｄｄｓｃｌｋ ０、ｄｄｍｃｌｋ
１及びｄｄｓｃｌｋ １とを含めて、宛先ドメインと関
連する信号は宛先グループ入力端子（ｄｄｇｒｐ）に供
給される。
ジュールの記号ブロック表示が示されている。このブロ
ック表示はデータ入力端子（ｄｉｎ）と、同期装置モジ
ュール出力端子（ｏｕｔ）とを含む。ソースドメインリ
セット（ｓｄｒｅｓｅｔ）、ソースドメインクロック
（ｓｄｃｌｋ）及び同期信号を含めて、ソースドメイン
と関連する信号はソースドメイングループ入力端子（ｓ
ｄｇｒｐ）に供給される。宛先ドメインリセット（ｄｄ
ｒｅｓｅｔ）と、宛先ドメインクロック（ｄｄｃｌｋ）
と、宛先ドメインクロックから取り出されるクロック信
号ｄｄｍｃｌｋ０、ｄｄｓｃｌｋ ０、ｄｄｍｃｌｋ
１及びｄｄｓｃｌｋ １とを含めて、宛先ドメインと関
連する信号は宛先グループ入力端子（ｄｄｇｒｐ）に供
給される。
【００３８】次に図１１を参照すると、図１１は、、本
発明の多重同期装置モジュールを示す。図１１に示す回
路は、図３の概略ブロック線図に示したｙドメイン多重
同期装置２２及びｘドメイン多重同期装置２６で見られ
る回路に相当する。本発明の多重同期装置モジュール
は、並列に配置され且つ同期装置セレクタ回路７８に結
合する４つの単一同期装置モジュール７０，７２，７４
及び７６を含む。同期装置セレクタ回路７８は同期させ
るべき信号をサイクルごとにラウンドロビン方式で連続
する単一同期装置モジュールに結合する。図１１に示す
ように、同期させるべき信号と、ソースドメインリセッ
ト（ｓｄｒｅｓｅｔ）と、ソースドメインクロック（ｓ
ｄｃｋｋ）は同期装置セレクタ回路７８に結合する。ソ
ースドメイングループ信号と、ソースドメインリセット
（ｓｄｒｅｓｅｔ）と、ソースドメインクロック（ｓｄ
ｃｌｋ）と、同期信号は単一同期装置モジュール７０，
７２，７４及び７６のソースドメイングループ入力端子
に結合する。宛先ドメインリセット（ｄｄｒｅｓｅｔ）
と、宛先ドメインクロック（ｄｄｃｌｋ）と、宛先ドメ
インクロックから取り出される４つのクロック信号ｄｄ
ｍｃｌｋ ０、ｄｄｓｃｌｋ ０、ｄｄｍｃｌｋ １及
びｄｄｓｃｌｋ １とを含めて、宛先グループ信号は単
一同期装置モジュール７０，７２，７４及び７６の宛先
ドメイングループ入力端子に結合する。単一同期装置モ
ジュール７０及び７４の出力端子は第１のＯＲゲートに
結合し、第１のＯＲゲートはｏｕｔ ０と指示されてい
る出力を供給する。単一同期装置モジュール７２及び７
６の出力は第２のＯＲゲートに結合し、第２のＯＲゲー
トはｏｕｔ １と指示されている出力を供給する。
発明の多重同期装置モジュールを示す。図１１に示す回
路は、図３の概略ブロック線図に示したｙドメイン多重
同期装置２２及びｘドメイン多重同期装置２６で見られ
る回路に相当する。本発明の多重同期装置モジュール
は、並列に配置され且つ同期装置セレクタ回路７８に結
合する４つの単一同期装置モジュール７０，７２，７４
及び７６を含む。同期装置セレクタ回路７８は同期させ
るべき信号をサイクルごとにラウンドロビン方式で連続
する単一同期装置モジュールに結合する。図１１に示す
ように、同期させるべき信号と、ソースドメインリセッ
ト（ｓｄｒｅｓｅｔ）と、ソースドメインクロック（ｓ
ｄｃｋｋ）は同期装置セレクタ回路７８に結合する。ソ
ースドメイングループ信号と、ソースドメインリセット
（ｓｄｒｅｓｅｔ）と、ソースドメインクロック（ｓｄ
ｃｌｋ）と、同期信号は単一同期装置モジュール７０，
７２，７４及び７６のソースドメイングループ入力端子
に結合する。宛先ドメインリセット（ｄｄｒｅｓｅｔ）
と、宛先ドメインクロック（ｄｄｃｌｋ）と、宛先ドメ
インクロックから取り出される４つのクロック信号ｄｄ
ｍｃｌｋ ０、ｄｄｓｃｌｋ ０、ｄｄｍｃｌｋ １及
びｄｄｓｃｌｋ １とを含めて、宛先グループ信号は単
一同期装置モジュール７０，７２，７４及び７６の宛先
ドメイングループ入力端子に結合する。単一同期装置モ
ジュール７０及び７４の出力端子は第１のＯＲゲートに
結合し、第１のＯＲゲートはｏｕｔ ０と指示されてい
る出力を供給する。単一同期装置モジュール７２及び７
６の出力は第２のＯＲゲートに結合し、第２のＯＲゲー
トはｏｕｔ １と指示されている出力を供給する。
【００３９】動作中、図１１に示す多重同期装置は次の
ように動作する。同期装置セレクタ回路７８はソースド
メインから同期させるべき信号を受信する。同期装置セ
レクタ回路７８は、そこで、同期させるべき信号を連続
する単一同期装置モジュールに順次供給する回転スイッ
チと同じように動作する。まず、同期装置セレクタ回路
７８は同期させるべき単一同期装置モジュール７０に結
合する。１ソースクロックサイクルの後、同期させるべ
き信号を単一同期装置モジュール７２に結合する。続く
もう１つのソースクロックサイクルの後、同期させるべ
き信号を単一同期装置７４に結合する。さらに１ソース
クロックサイクルを経た後、同期させるべき信号を単一
同期装置モジュール７６に結合する。さらに次の１クロ
ックサイクルの後、新たにプロセスを開始し、同期させ
るべき信号を再び単一同期装置７０に結合する。
ように動作する。同期装置セレクタ回路７８はソースド
メインから同期させるべき信号を受信する。同期装置セ
レクタ回路７８は、そこで、同期させるべき信号を連続
する単一同期装置モジュールに順次供給する回転スイッ
チと同じように動作する。まず、同期装置セレクタ回路
７８は同期させるべき単一同期装置モジュール７０に結
合する。１ソースクロックサイクルの後、同期させるべ
き信号を単一同期装置モジュール７２に結合する。続く
もう１つのソースクロックサイクルの後、同期させるべ
き信号を単一同期装置７４に結合する。さらに１ソース
クロックサイクルを経た後、同期させるべき信号を単一
同期装置モジュール７６に結合する。さらに次の１クロ
ックサイクルの後、新たにプロセスを開始し、同期させ
るべき信号を再び単一同期装置７０に結合する。
【００４０】図１２は、考えうる同期装置セレクタ回路
の１実施例を示す。本発明がこの特定の同期装置セレク
タ回路に限定されないことは理解されるであろう。すな
わち、代替構成では、従来のカウンタ回路を利用するこ
とができる。この回路は、互いに直列に結合する４つの
マスター／スレーブフリップフロップ８０，８２，８４
及び８６を含む。入力としてソースクロック、ソースリ
セット及び同期させるべき信号が供給され、信号ｓ０，
ｓ１，ｓ２及びｓ３は出力を構成する。動作中、まず、
フリップフロップをリセットし、その後、ソースドメイ
ンクロックの制御の下に、フリップフロップ８０，８
２，８４及び８６の出力を順次イネーブルする。それら
の出力と同期させるべき信号は、図１２に示すように、
ＡＮＤゲートに結合する。そこで、図１１及び図１２の
双方を参照するとわかるように、信号出力ｓ０，ｓ１，
ｓ２及びｓ３は単一同期装置７０，７２，７４及び７６
に順次結合される。
の１実施例を示す。本発明がこの特定の同期装置セレク
タ回路に限定されないことは理解されるであろう。すな
わち、代替構成では、従来のカウンタ回路を利用するこ
とができる。この回路は、互いに直列に結合する４つの
マスター／スレーブフリップフロップ８０，８２，８４
及び８６を含む。入力としてソースクロック、ソースリ
セット及び同期させるべき信号が供給され、信号ｓ０，
ｓ１，ｓ２及びｓ３は出力を構成する。動作中、まず、
フリップフロップをリセットし、その後、ソースドメイ
ンクロックの制御の下に、フリップフロップ８０，８
２，８４及び８６の出力を順次イネーブルする。それら
の出力と同期させるべき信号は、図１２に示すように、
ＡＮＤゲートに結合する。そこで、図１１及び図１２の
双方を参照するとわかるように、信号出力ｓ０，ｓ１，
ｓ２及びｓ３は単一同期装置７０，７２，７４及び７６
に順次結合される。
【００４１】図１１に示す多重同期装置モジュールはク
ロックサイクルごとに１つの入力信号を受信できるが、
図９に示す単一同期装置モジュールは４クロックサイク
ルに一度１つの入力信号を受信できることが理解される
であろう。図９に示すように、同期させるべき信号をフ
リップフロップ６４に供給したならば、フリップフロッ
プ６４がクリアされるまで、次の入力を受け入れること
はない。次の入力の受け入れは４クロックサイクルの後
に起こる。従って、この同期装置の最大転送速度は（１
／Ｔｍｓ＋１）、すなわち、Ｔｍｓ＋１クロックサイク
ルごとに１つの情報項目ということになる。このため、
Ｔｍｓ＋１クロックサイクルごとに一度より高い頻度で
同期させるには何らかの制御信号が必要になるので、問
題を生じるおそれがある。
ロックサイクルごとに１つの入力信号を受信できるが、
図９に示す単一同期装置モジュールは４クロックサイク
ルに一度１つの入力信号を受信できることが理解される
であろう。図９に示すように、同期させるべき信号をフ
リップフロップ６４に供給したならば、フリップフロッ
プ６４がクリアされるまで、次の入力を受け入れること
はない。次の入力の受け入れは４クロックサイクルの後
に起こる。従って、この同期装置の最大転送速度は（１
／Ｔｍｓ＋１）、すなわち、Ｔｍｓ＋１クロックサイク
ルごとに１つの情報項目ということになる。このため、
Ｔｍｓ＋１クロックサイクルごとに一度より高い頻度で
同期させるには何らかの制御信号が必要になるので、問
題を生じるおそれがある。
【００４２】この問題を解決する方法が図１１に示す多
重同期装置モジュールである。図１１では、Ｔｍｓ１
個、この場合には４つの単一同期装置モジュール７０，
７２，７４及び７６を使用している。それらの単一同期
装置モジュールは並列して配置され、同期装置セレクタ
回路７８は１サイクルごとに使用すべき１つの同期装置
モジュールをラウンドロビン方式で選択する。それぞれ
の単一同期装置モジュールは１つの入力信号を同期でき
ることがわかるであろう。従って、Ｔｍｓ＋１クロック
サイクルごとに一度より高い頻度で複数の入力信号を同
期させなければならないときに、図１１に示す多重同期
装置モジュールを使用して信号を同期させるのが最適で
ある。また、Ｔｍｓ＋１クロックサイクルに一度の最大
転送速度で十分である場合には、図９に示す単一同期装
置モジュールを使用することができる。
重同期装置モジュールである。図１１では、Ｔｍｓ１
個、この場合には４つの単一同期装置モジュール７０，
７２，７４及び７６を使用している。それらの単一同期
装置モジュールは並列して配置され、同期装置セレクタ
回路７８は１サイクルごとに使用すべき１つの同期装置
モジュールをラウンドロビン方式で選択する。それぞれ
の単一同期装置モジュールは１つの入力信号を同期でき
ることがわかるであろう。従って、Ｔｍｓ＋１クロック
サイクルごとに一度より高い頻度で複数の入力信号を同
期させなければならないときに、図１１に示す多重同期
装置モジュールを使用して信号を同期させるのが最適で
ある。また、Ｔｍｓ＋１クロックサイクルに一度の最大
転送速度で十分である場合には、図９に示す単一同期装
置モジュールを使用することができる。
【００４３】そこで、図３に戻ると、特定の信号を同期
させるために単一同期装置モジュールを使用すべきか、
多重同期装置モジュールを使用すべきかの選択は、同期
させるべき信号の性質と要求によって決まることが理解
されるであろう。高い転送速度が要求される場合には、
多重同期装置モジュール、たとえば、多重同期装置モジ
ュール２２又は２６を利用すべきである。特定の信号の
性質上、Ｔｍｓ＋１クロックサイクルごとに一度を越え
る転送速度を要求しない場合には、単一同期装置モジュ
ール、たとえば、単一同期装置モジュール２０又は２４
を利用すべきである。従って、デジタル設計に際して
は、同期させるべき信号の性質を考慮に入れてデジタル
システム全体を設計し、同期装置ブロック内部のモジュ
ールを相応してクロックドメインに結合する。本発明の
一実施例では、同期装置ブロックは２つのクロックドメ
インの間のキャッシュ制御装置の中に配設されており、
ｙドメイン単一同期装置と、ｙドメイン多重同期装置
と、ｘドメイン単一同期装置と、専用クロック回路とを
含む。
させるために単一同期装置モジュールを使用すべきか、
多重同期装置モジュールを使用すべきかの選択は、同期
させるべき信号の性質と要求によって決まることが理解
されるであろう。高い転送速度が要求される場合には、
多重同期装置モジュール、たとえば、多重同期装置モジ
ュール２２又は２６を利用すべきである。特定の信号の
性質上、Ｔｍｓ＋１クロックサイクルごとに一度を越え
る転送速度を要求しない場合には、単一同期装置モジュ
ール、たとえば、単一同期装置モジュール２０又は２４
を利用すべきである。従って、デジタル設計に際して
は、同期させるべき信号の性質を考慮に入れてデジタル
システム全体を設計し、同期装置ブロック内部のモジュ
ールを相応してクロックドメインに結合する。本発明の
一実施例では、同期装置ブロックは２つのクロックドメ
インの間のキャッシュ制御装置の中に配設されており、
ｙドメイン単一同期装置と、ｙドメイン多重同期装置
と、ｘドメイン単一同期装置と、専用クロック回路とを
含む。
【００４４】本発明は同期装置ブロックに関していくつ
かの考えうる実施例を包含していることが理解されるで
あろう。多重同期装置モジュールのみと、専用クロック
回路とによって、きわめて高い転送速度をもつ同期装置
ブロックを設計できる。そのようにきわめて高い転送速
度をもつ同期装置ブロックは、信号を一方向に転送すれ
ば良いか、又は二方向に転送しなければならないかに従
って、１つ又は２つの多重同期装置モジュールを含むこ
とができる。あるいは、本発明は単一同期装置モジュー
ルのみと、専用クロック装置とから構成される同期装置
ブロックに関する。同様に、そのような同期装置は、信
号を一方向に転送すれば良いか、又は二方向に転送しな
ければならないかに従って、１つ又は２つの単一同期装
置モジュールを含むことができる。加えて、本発明は、
単一同期装置モジュールと多重同期装置モジュールの混
成、すなわち、組合わせを専用クロック回路と共に利用
する同期装置ブロックを含む。このように、本発明は単
一同期装置モジュールと、多重同期装置モジュールとの
潜在的には無限の数の組合わせを考慮に入れている。
かの考えうる実施例を包含していることが理解されるで
あろう。多重同期装置モジュールのみと、専用クロック
回路とによって、きわめて高い転送速度をもつ同期装置
ブロックを設計できる。そのようにきわめて高い転送速
度をもつ同期装置ブロックは、信号を一方向に転送すれ
ば良いか、又は二方向に転送しなければならないかに従
って、１つ又は２つの多重同期装置モジュールを含むこ
とができる。あるいは、本発明は単一同期装置モジュー
ルのみと、専用クロック装置とから構成される同期装置
ブロックに関する。同様に、そのような同期装置は、信
号を一方向に転送すれば良いか、又は二方向に転送しな
ければならないかに従って、１つ又は２つの単一同期装
置モジュールを含むことができる。加えて、本発明は、
単一同期装置モジュールと多重同期装置モジュールの混
成、すなわち、組合わせを専用クロック回路と共に利用
する同期装置ブロックを含む。このように、本発明は単
一同期装置モジュールと、多重同期装置モジュールとの
潜在的には無限の数の組合わせを考慮に入れている。
【００４５】図１から図１２を参照しながら、いくつか
のデジタル設計に重点を置いて本発明を特定して説明し
たが、図は単に例示を目的としており、本発明を限定す
るものとしてみなされてはならないことを理解すべきで
ある。加えて、本発明の方法及び装置が２つのクロック
ドメインの間を進んでゆく信号を同期させなければなら
ないどのような適用用途においても有用であることは明
らかである。当業者により、先に開示したような本発明
の趣旨から逸脱せずに数多くの変更や変形を実施しうる
と考えられる。
のデジタル設計に重点を置いて本発明を特定して説明し
たが、図は単に例示を目的としており、本発明を限定す
るものとしてみなされてはならないことを理解すべきで
ある。加えて、本発明の方法及び装置が２つのクロック
ドメインの間を進んでゆく信号を同期させなければなら
ないどのような適用用途においても有用であることは明
らかである。当業者により、先に開示したような本発明
の趣旨から逸脱せずに数多くの変更や変形を実施しうる
と考えられる。
【図１】２つのクロックドメインと、同期装置とを有す
るデジタルシステムの構成を示すブロック線図。
るデジタルシステムの構成を示すブロック線図。
【図２】マスター／スレーブフリップフロップを組込ん
だ従来の構成で見られる同期装置回路を示す図。
だ従来の構成で見られる同期装置回路を示す図。
【図３】同期装置ブロックの５つのモジュールを示す本
発明の一実施例のブロック線図。
発明の一実施例のブロック線図。
【図４】専用クロック回路内部のクロックセルの信号入
力端子と、信号出力端子とを示すクロックセルのブロッ
ク線図。
力端子と、信号出力端子とを示すクロックセルのブロッ
ク線図。
【図５】一般化クロックセル回路を示す図。
【図６】クロックセル回路から発生する出力クロック
と、それらのクロックとドメインクロックとの関係とを
示すタイミング図。
と、それらのクロックとドメインクロックとの関係とを
示すタイミング図。
【図７】本発明の「基本同期装置セル」を示す図。
【図８】「基本同期装置セル」に供給されるマスターク
ロック及びスレーブクロックと、それらのクロックとド
メインクロックとの関係とを示す図。
ロック及びスレーブクロックと、それらのクロックとド
メインクロックとの関係とを示す図。
【図９】本発明の単一同期装置モジュールを示す図。
【図１０】本発明の単一同期装置モジュールの記号ブロ
ック線図表示。
ック線図表示。
【図１１】本発明の多重同期装置モジュールを示す図。
【図１２】多重同期装置モジュールで利用可能な同期装
置セレクタ回路の１つを示す図。
置セレクタ回路の１つを示す図。
２０ ｙドメイン単一同期装置 ２２ ｙドメイン多重同期装置 ２４ ｘドメイン単一同期装置 ２６ ｘドメイン多重同期装置 ２８ 専用クロック回路 ３０，３２ クロックセル ４０，４２，４４，４６ フリップフロップ ５０，５２ 透過形ラッチ ６０，６２ 基本同期装置セル ６４，６６，６８ マスター／スレーブフリップフロッ
プ ７０，７２，７４，７６ 単一同期装置モジュール ７８ 同期装置セレクタ回路 ８０，８２，８４，８６ マスター／スレーブフリップ
フロップ
プ ７０，７２，７４，７６ 単一同期装置モジュール ７８ 同期装置セレクタ回路 ８０，８２，８４，８６ マスター／スレーブフリップ
フロップ
Claims (3)
- 【請求項１】 第１のクロック信号によって第１のクロ
ックに従って動作する第１のクロックドメインから、第
２のクロック信号によって第２のクロックに従って動作
する第２のクロックドメインに結合される信号を同期さ
せる同期装置において、 複数の異なるクロック信号を発生するクロック回路手段
と；前記クロック回路手段に結合し、前記複数の異なる
クロック信号を利用して、同期させるべき前記信号を同
期させる同期装置回路手段とを具備する同期装置。 - 【請求項２】 第１のクロック信号によって第１のクロ
ックに従って動作する第１のクロックドメインから、第
２のクロック信号によって第２のクロックに従って動作
する第２のクロックドメインに結合される信号を同期さ
せる同期装置において、 複数の透過形ラッチから構成され、同期させるべき前記
信号を同期させる第１の同期装置回路を具備する同期装
置。 - 【請求項３】 第１のクロック信号によって第１のクロ
ックに従って動作する第１のクロックドメインから、第
２のクロック信号によって第２のクロックに従って動作
する第２のクロックドメインに結合される信号を同期さ
せる方法において、 前記信号を同期させるために、同期装置回路と関連して
複数の異なるクロック信号を利用する過程から成る同期
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US812,070 | 1991-12-19 | ||
| US07/812,070 US5256912A (en) | 1991-12-19 | 1991-12-19 | Synchronizer apparatus for system having at least two clock domains |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05289770A true JPH05289770A (ja) | 1993-11-05 |
| JP2610213B2 JP2610213B2 (ja) | 1997-05-14 |
Family
ID=25208400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4355360A Expired - Fee Related JP2610213B2 (ja) | 1991-12-19 | 1992-12-21 | 同期装置及び同期方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5256912A (ja) |
| EP (1) | EP0547768B1 (ja) |
| JP (1) | JP2610213B2 (ja) |
| KR (1) | KR970006395B1 (ja) |
| DE (1) | DE69229162T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240524B1 (en) | 1997-06-06 | 2001-05-29 | Nec Corporation | Semiconductor integrated circuit |
| JP2001515238A (ja) * | 1997-08-28 | 2001-09-18 | シーメンス アクチエンゲゼルシヤフト | フルカスタムタイミングドメインおよびセミカスタムタイミングドメインに対するインタフェース回路 |
| JP2002049576A (ja) * | 2000-06-12 | 2002-02-15 | Altera Corp | チップ搭載システムのためのバス・アーキテクチャ |
| JP2006511899A (ja) * | 2002-12-19 | 2006-04-06 | モサイド・テクノロジーズ・インコーポレイテッド | スレーブｑｄｒｉｉ準拠コプロセッサ |
| WO2016026224A1 (zh) * | 2014-08-20 | 2016-02-25 | 海尔集团公司 | 一种复式平衡环及洗衣机 |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5634041A (en) * | 1992-08-12 | 1997-05-27 | Massachusetts Institute Of Technology | Rationally clocked communication interface |
| US5420874A (en) * | 1993-04-20 | 1995-05-30 | Advanced Micro Devices, Inc. | Testing of electrical circuits |
| JPH0764955A (ja) * | 1993-06-30 | 1995-03-10 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5574753A (en) * | 1993-12-23 | 1996-11-12 | Unisys Corporation | Glitch free clock start/stop control circuit for outputting a single clock signal and a single sync signal from a plurality of sync signal inputs and a plurality of clock signal inputs |
| US5548620A (en) * | 1994-04-20 | 1996-08-20 | Sun Microsystems, Inc. | Zero latency synchronized method and apparatus for system having at least two clock domains |
| SG47976A1 (en) * | 1994-05-10 | 1998-04-17 | Intel Corp | Method and apparatus for providing synchronous data transmission between digital devices operating at frequencies having a p/q integer ratio relationship |
| US5510732A (en) * | 1994-08-03 | 1996-04-23 | Sun Microsystems, Inc. | Synchronizer circuit and method for reducing the occurrence of metastability conditions in digital systems |
| JPH0877103A (ja) * | 1994-09-07 | 1996-03-22 | Hitachi Ltd | バス同期化方式及びこれを用いた装置，システム |
| US5487092A (en) * | 1994-12-22 | 1996-01-23 | International Business Machines Corporation | System for high-speed synchronization across clock domains |
| SE515563C2 (sv) * | 1995-01-11 | 2001-08-27 | Ericsson Telefon Ab L M | Dataöverföringssystem |
| US6327667B1 (en) * | 1995-05-12 | 2001-12-04 | Compaq Computer Corporation | Apparatus and method for operating clock sensitive devices in multiple timing domains |
| WO1997006491A1 (en) * | 1995-08-10 | 1997-02-20 | International Business Machines Corporation | Synchronizing logic avoiding metastability |
| US5834956A (en) | 1995-12-29 | 1998-11-10 | Intel Corporation | Core clock correction in a 2/N mode clocking scheme |
| US5802132A (en) * | 1995-12-29 | 1998-09-01 | Intel Corporation | Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme |
| US5905766A (en) * | 1996-03-29 | 1999-05-18 | Fore Systems, Inc. | Synchronizer, method and system for transferring data |
| US6000022A (en) * | 1997-10-10 | 1999-12-07 | Micron Technology, Inc. | Method and apparatus for coupling signals between two circuits operating in different clock domains |
| US6246635B1 (en) * | 1997-10-24 | 2001-06-12 | Takashi Suzuki | Electric and electronic equipment |
| US6097775A (en) * | 1998-02-17 | 2000-08-01 | Lsi Logic Corporation | Method and apparatus for synchronously transferring signals between clock domains |
| US6359479B1 (en) * | 1998-08-04 | 2002-03-19 | Juniper Networks, Inc. | Synchronizing data transfers between two distinct clock domains |
| US6434684B1 (en) | 1998-09-03 | 2002-08-13 | Micron Technology, Inc. | Method and apparatus for coupling signals across different clock domains, and memory device and computer system using same |
| US6529054B1 (en) * | 1999-02-12 | 2003-03-04 | Infineon Technologies Ag | Prefetch architectures for data and time signals in an integrated circuit and methods therefor |
| US6549593B1 (en) * | 1999-07-19 | 2003-04-15 | Thomson Licensing S.A. | Interface apparatus for interfacing data to a plurality of different clock domains |
| US6297702B1 (en) * | 2000-01-10 | 2001-10-02 | Honeywell International Inc. | Phase lock loop system and method |
| US7042908B1 (en) * | 2000-07-10 | 2006-05-09 | Nortel Networks Limited | Method and apparatus for transmitting arbitrary electrical signals over a data network |
| US7333516B1 (en) * | 2000-07-20 | 2008-02-19 | Silicon Graphics, Inc. | Interface for synchronous data transfer between domains clocked at different frequencies |
| US6792554B2 (en) * | 2000-12-11 | 2004-09-14 | International Business Machines Corporation | Method and system for synchronously transferring data between clock domains sourced by the same clock |
| US6816979B1 (en) | 2001-02-01 | 2004-11-09 | Cypress Semiconductor Corp. | Configurable fast clock detection logic with programmable resolution |
| DE10122702C2 (de) * | 2001-05-10 | 2003-08-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Erzeugen eines zweiten Signals mit einem auf einem zweiten Takt basierenden Takt aus einem ersten Signal mit einem ersten Takt |
| US7352836B1 (en) * | 2001-08-22 | 2008-04-01 | Nortel Networks Limited | System and method of cross-clock domain rate matching |
| GB0204144D0 (en) * | 2002-02-22 | 2002-04-10 | Koninkl Philips Electronics Nv | Transferring data between differently clocked busses |
| US6711089B2 (en) * | 2002-05-08 | 2004-03-23 | Agilent Technologies, Inc. | Method and apparatus for performing signal synchronization |
| DE10255685B3 (de) * | 2002-11-28 | 2004-07-29 | Infineon Technologies Ag | Taktsynchronisationsschaltung |
| CN100368991C (zh) * | 2002-12-19 | 2008-02-13 | 睦塞德技术公司 | 从qdr2兼容协处理器 |
| US20040193931A1 (en) * | 2003-03-26 | 2004-09-30 | Akkerman Ryan L. | System and method for transferring data from a first clock domain to a second clock domain |
| US7100065B2 (en) * | 2003-05-09 | 2006-08-29 | Hewlett-Packard Development Company, L.P. | Controller arrangement for synchronizer data transfer between a core clock domain and bus clock domain each having its own individual synchronizing controller |
| US7219251B2 (en) * | 2003-05-09 | 2007-05-15 | Hewlett-Packard Development Company, L.P. | Programmable clock synchronizer |
| US7134035B2 (en) * | 2003-05-30 | 2006-11-07 | Sun Mircosystems, Inc. | Method for generating a synchronization signal based on the clock ratio between two clock domains for data transfer between the domains |
| US6989695B2 (en) * | 2003-06-04 | 2006-01-24 | Intel Corporation | Apparatus and method for reducing power consumption by a data synchronizer |
| US7945803B2 (en) | 2003-06-18 | 2011-05-17 | Nethra Imaging, Inc. | Clock generation for multiple clock domains |
| US7801033B2 (en) | 2005-07-26 | 2010-09-21 | Nethra Imaging, Inc. | System of virtual data channels in an integrated circuit |
| US7242737B2 (en) * | 2003-07-09 | 2007-07-10 | International Business Machines Corporation | System and method for data phase realignment |
| DE602004007494D1 (de) * | 2004-05-24 | 2007-08-23 | Sgs Thomson Microelectronics | Asynchrones Mehrfachtaktsystem |
| US7061286B2 (en) * | 2004-06-24 | 2006-06-13 | Teradyne, Inc. | Synchronization between low frequency and high frequency digital signals |
| US7340631B2 (en) * | 2004-07-23 | 2008-03-04 | Hewlett-Packard Development Company, L.P. | Drift-tolerant sync pulse circuit in a sync pulse generator |
| US7240266B2 (en) * | 2005-02-18 | 2007-07-03 | International Business Machines Corporation | Clock control circuit for test that facilitates an at speed structural test |
| WO2007014315A1 (en) * | 2005-07-26 | 2007-02-01 | Ambric, Inc. | Clock generation for multiple clock domains |
| US7639764B2 (en) * | 2005-08-17 | 2009-12-29 | Atmel Corporation | Method and apparatus for synchronizing data between different clock domains in a memory controller |
| US7860202B2 (en) * | 2006-04-13 | 2010-12-28 | Etron Technology, Inc. | Method and circuit for transferring data stream across multiple clock domains |
| EP1936857A1 (en) * | 2006-12-22 | 2008-06-25 | Stmicroelectronics Sa | System for transmitting data between transmitter and receiver modules on a channel provided with a flow control link |
| US8001411B2 (en) * | 2007-09-24 | 2011-08-16 | International Business Machines Corporation | Generating a local clock domain using dynamic controls |
| ITMI20072450A1 (it) * | 2007-12-31 | 2009-07-01 | St Microelectronics Srl | Sistema di comunicazione tra un primo ed un secondo dispositivo sincroni temporalmente non correlati. |
| US7953121B2 (en) * | 2008-07-15 | 2011-05-31 | International Business Machines Corporation | Method and system for synchronizing transport streams of multiple transponders for area critical applications |
| JP2010287150A (ja) * | 2009-06-15 | 2010-12-24 | Sanyo Electric Co Ltd | データ転送回路 |
| US8396563B2 (en) | 2010-01-29 | 2013-03-12 | Medtronic, Inc. | Clock synchronization in an implantable medical device system |
| US8111794B2 (en) * | 2010-04-27 | 2012-02-07 | Kabushiki Kaisha Toshiba | Data synchronizer for synchronizing data and communication interface including the same |
| US8493108B2 (en) * | 2011-09-16 | 2013-07-23 | Apple Inc. | Synchronizer with high reliability |
| US20140281652A1 (en) * | 2013-03-14 | 2014-09-18 | Nvidia Corporation | Data synchronization across asynchronous boundaries using selectable synchronizers to minimize latency |
| US10924091B2 (en) | 2019-07-02 | 2021-02-16 | Stmicroelectronics International N.V. | Immediate fail detect clock domain crossing synchronizer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4039960A (en) * | 1976-06-29 | 1977-08-02 | International Telephone And Telegraph Corporation | Automatic phasing circuit to transfer digital data from an external interface circuit to an internal interface circuit |
| US4464586A (en) * | 1982-05-10 | 1984-08-07 | Rockwell International Corporation | Squaring circuit bypass |
| US5022057A (en) * | 1988-03-11 | 1991-06-04 | Hitachi, Ltd. | Bit synchronization circuit |
| JP2512786B2 (ja) * | 1988-07-18 | 1996-07-03 | 富士通株式会社 | 位相整合回路 |
| US4879481A (en) * | 1988-09-02 | 1989-11-07 | Cypress Semiconductor Corporation | Dual I/O macrocell for high speed synchronous state machine |
| EP0379279A3 (en) * | 1989-01-17 | 1991-09-11 | Marconi Instruments Limited | Data transmission synchroniser |
| US4949361A (en) * | 1989-06-26 | 1990-08-14 | Tektronix, Inc. | Digital data transfer synchronization circuit and method |
| US5045801A (en) * | 1990-05-29 | 1991-09-03 | The United States Of America As Represented By The Secretary Of The Air Force | Metastable tolerant asynchronous interface |
| US5132990A (en) * | 1990-11-05 | 1992-07-21 | Ncr Corporation | High speed data synchronizer |
-
1991
- 1991-12-19 US US07/812,070 patent/US5256912A/en not_active Expired - Lifetime
-
1992
- 1992-11-18 DE DE69229162T patent/DE69229162T2/de not_active Expired - Fee Related
- 1992-11-18 EP EP92310519A patent/EP0547768B1/en not_active Expired - Lifetime
- 1992-12-19 KR KR1019920024790A patent/KR970006395B1/ko not_active Expired - Fee Related
- 1992-12-21 JP JP4355360A patent/JP2610213B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240524B1 (en) | 1997-06-06 | 2001-05-29 | Nec Corporation | Semiconductor integrated circuit |
| JP2001515238A (ja) * | 1997-08-28 | 2001-09-18 | シーメンス アクチエンゲゼルシヤフト | フルカスタムタイミングドメインおよびセミカスタムタイミングドメインに対するインタフェース回路 |
| JP2002049576A (ja) * | 2000-06-12 | 2002-02-15 | Altera Corp | チップ搭載システムのためのバス・アーキテクチャ |
| JP2006511899A (ja) * | 2002-12-19 | 2006-04-06 | モサイド・テクノロジーズ・インコーポレイテッド | スレーブｑｄｒｉｉ準拠コプロセッサ |
| US8069363B2 (en) | 2002-12-19 | 2011-11-29 | Mosaid Technologies Incorporated | Double data rate output latch for static RAM device has edge-triggered flip-flop to output DDR signal to synchronize with a second clock signal |
| US8296598B2 (en) | 2002-12-19 | 2012-10-23 | Mosaid Technologies Incorporated | Double data rate output circuit and method |
| US8533522B2 (en) | 2002-12-19 | 2013-09-10 | Mosaid Technologies Incorporated | Double data rate output circuit |
| WO2016026224A1 (zh) * | 2014-08-20 | 2016-02-25 | 海尔集团公司 | 一种复式平衡环及洗衣机 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5256912A (en) | 1993-10-26 |
| EP0547768B1 (en) | 1999-05-12 |
| KR970006395B1 (ko) | 1997-04-28 |
| DE69229162T2 (de) | 1999-12-16 |
| JP2610213B2 (ja) | 1997-05-14 |
| EP0547768A2 (en) | 1993-06-23 |
| KR930013997A (ko) | 1993-07-22 |
| DE69229162D1 (de) | 1999-06-17 |
| EP0547768A3 (ja) | 1995-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610213B2 (ja) | 同期装置及び同期方法 | |
| US5548620A (en) | Zero latency synchronized method and apparatus for system having at least two clock domains | |
| US8301932B2 (en) | Synchronising between clock domains | |
| JPH07253947A (ja) | データ通信装置 | |
| JPH10117185A (ja) | データを転送するためのシンクロナイザ、方法及びシステム | |
| JPH04227122A (ja) | ディジタルクロック変換回路 | |
| US6249875B1 (en) | Interface circuit using plurality of synchronizers for synchronizing respective control signals over a multi-clock environment | |
| US6943595B2 (en) | Synchronization circuit | |
| US6172540B1 (en) | Apparatus for fast logic transfer of data across asynchronous clock domains | |
| JPH09247116A (ja) | 直並列変換回路および並直列変換回路の同期回路 | |
| JP3727213B2 (ja) | 非同期パルス信号を同期パルス信号に変換する同期素子 | |
| US7518408B2 (en) | Synchronizing modules in an integrated circuit | |
| EP0375794A1 (en) | Method of synchronizing signals which are generated on different chips having on-chip clocking systems with different speed | |
| US7333516B1 (en) | Interface for synchronous data transfer between domains clocked at different frequencies | |
| EP0772133A2 (en) | System for data synchronisation | |
| US7350092B2 (en) | Data synchronization arrangement | |
| JP2744094B2 (ja) | ディジタルシステム | |
| JP3039441B2 (ja) | 異クロック間同期エッジ検出方法および異クロック間同期エッジ検出方式 | |
| JP3866562B2 (ja) | 半導体集積回路の設計方法 | |
| JP2000353939A (ja) | クロック信号同期式フリップフロップ回路 | |
| US7555083B2 (en) | Synchronizing circuit for stably generating an output signal | |
| TWI242705B (en) | State machine based phase-lock-loop for USB clock recovery | |
| CN115561612A (zh) | 半导体装置与测试脉冲信号产生方法 | |
| JPH0738386A (ja) | データラッチ回路 | |
| JPH10163821A (ja) | 初期化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |