JPH05290522A

JPH05290522A - 回転ヘッド形ディジタル信号再生装置

Info

Publication number: JPH05290522A
Application number: JP4085289A
Authority: JP
Inventors: Shigeru Matsui; 滋松井; Masayuki Ishida; 雅之石田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-04-07
Filing date: 1992-04-07
Publication date: 1993-11-05

Abstract

(57)【要約】【目的】ディジタルオーディオテープレコーダにおい
て再生信号中のブロック同期信号を基準としてデータを
書き込む際の信頼度を向上させる。【構成】再生信号中のブロック同期信号を検出する同
期検出手段と、該同期検出手段より出力されるブロック
同期信号を基準としてデータを記憶手段に伝送する伝送
手段を備えるもので、上記同期信号を基準として各ブロ
ック毎のデータ伝送クロック数を計測する計測手段と該
計測手段の計測結果が所定のシンボル数以外のとき当該
ブロック内データを誤りとする判定手段で構成してい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回転ヘッドを用いたデ
ィジタルオーディオテープレコーダ等に用いられる回転
ヘッド形ディジタル信号再生装置に関するものである。

【０００２】

【従来の技術】現在、回転ヘッド型の記録再生装置とし
て、例えばディジタルオーディオテープレコーダが製品
化されている。図３は一般的なディジタルオーディオテ
ープレコーダのテープフォーマットを示す図である。図
において、１は磁気テープ、２Ａは回転磁気ヘッドＡに
よって記録されるトラック、２Ｂは回転磁気ヘッドＢに
よって記録されるトラックであり、テープ１の長手方向
に対して斜めに交互に形成されている。尚、ヘッドＡ、
Ｂは互いにアジマス角の異なるものが略１８０°の間隔
をもって回転ドラムに設けられている。１本のトラック
２Ａ（２Ｂ）は１９６個のデータブロックに分割されて
おり、その内中央部の１２８ブロックがオーディオデー
タの記録されているＰＣＭ領域である。

【０００３】このＰＣＭ領域の１ブロックは、図４の様
に構成されている。図において、１ブロックは２８８ビ
ットで構成され、３は８ビットのブロック同期信号であ
る。また、４は８ビットのＭａｉｎ−ＩＤで、５は８ビ
ットのブロックアドレスである。このＭａｉｎ−ＩＤ
（Ｗ₁ ）とブロックアドレス（Ｗ₂ ）のエラー検出のた
めの単純パリティーテーデータが８ビットからなる部分
６である。７はＰＣＭデータで２５６ビットで構成さ
れ、オーディオデータ及び誤り検出用のＣｌ符号で構成
されている。

【０００４】Ｍａｉｎ−ＩＤ４はブロックアドレス５が
偶数ブロックの時に、フォーマットＩＤ（ＦＩＤ）、Ｉ
Ｄ１〜ＩＤ７の識別情報とフレームアドレスが記録され
ており、識別情報としてはサンプリング周波数、チャン
ネル数等がある。また、フレームアドレスはトラック２
Ａと２Ｂとに同一のものが与えられている。

【０００５】図５は上記ＰＣＭデータ７におけるオーデ
ィオデータとＣｌ符号の構成を示したもので、連続した
２ブロックのデータに対して符号化がなされている。図
では偶数ブロックのデータを先頭としてＤ₀ 〜Ｄ₅₅の５
６シンボル（１シンボル＝８ビット）のオーディオデー
タとそれに続くＰ₀ 〜Ｐ₇ の８シンボルのＣｌ符号が２
ブロックを単位として構成されていることが示されてい
る。ここで、偶数番目のオーディオデータに対して偶数
番目のＣｌ符号が付加され、奇数番目のオーディオデー
タに対して奇数番目のＣｌ符号が付加されており、全体
で２つの符号系列で構成されている。従って、２ブロッ
ク分のデータをそれぞれ偶数、奇数番目のデータに分け
て、２回分の誤り検出及び訂正処理がなされる。

【０００６】図６は従来の回転ヘッド形ディジタル信号
再生装置における再生回路を示すブロック図である。図
において、１０は再生信号の入力端子で、１１は再生信
号の同期クロックを得るためのフェイズロックドループ
（ＰＬＬ）回路である。１２は８−１０変調がほどこさ
れたデータをもとにもどす復調回路、１３はブロック同
期信号３を検出する回路、１４はＰＬＬ回路１１及び同
期信号検出回路１３からの信号をもとに各部の動作クロ
ックを生成するクロック生成回路、１５はＭａｉｎ−Ｉ
Ｄ４、ブロックアドレス５の誤りをパリティ６より検出
するパリティチェック回路、１６はブロックアドレスを
保持するラッチ回路、１７はフレームアドレスを保持す
るラッチ回路である。１９はその書き込みアドレスを生
成する回路、２０はデータ誤り検出に応じて書き込みを
制御する回路、２１はＲＡＭ等で構成される記憶回路で
ある。２２は前記Ｃｌ符号を用いてオーディオデータの
誤りを検出する回路、２３はオーディオデーを１シンボ
ルずつ誤り検出回路２２に送るためのシフトレジスタで
あり、記憶回路２１にも接続されている。２４は誤り訂
正回路、２５は訂正不能であったデータを補間する回路
で、２６はＤＩＡコンバータである。

【０００７】次に動作について説明する。入力端子１０
より入力された再生信号はＰＬＬ回路１１を通って復調
回路１２にて復調され、１ブロック毎に後段に送られ
る。この時同期信号検出回路１３にて検出されたブロッ
ク同期信号３を基準としてＰＬＬ回路１１で生成された
同期クロックにもとづいて各部での動作クロックがクロ
ック生成回路１４で生成される。各ブロックデータ中の
ブロックアドレス５はブロック同期信号３をもとにブロ
ックアドレスラッチ回路１６にラッチされ、同時にパリ
ティチェック回路１５では、Ｍａｉｎ−ＩＤ４及びブロ
ックアドレス５の誤り検出がなされる。図３で示したＭ
ａｉｎ−ＩＤ４内のフレームアドレスはパリティチェッ
ク回路１５で誤り無しと判定され、かつブロックアドレ
スラッチ回路１６に偶数ブロックがラッチされた場合に
フレームアドレスラッチ回路１７にラッチされる。一
方、パリティチェック回路１５における誤り検出の結
果、誤り無しと判定された場合、判定結果が書き込み制
御回路２０に送られると、記憶回路２１に対してデータ
の書き込み信号が送られる。このとき、ブロックアドレ
スラッチ回路１６より出力されたブロックアドレス、及
びフレームアドレスラッチ回路１７より出力されたフレ
ームアドレスをもとに記憶回路２１へのＰＣＭデータ７
を書き込むためのアドレスが出力される。

【０００８】一方、復調回路１２により復調されたオー
ディオデータは図５に示したように偶数番目と奇数番目
に分けられてＣｌ符号を用いて誤り検出がなされる。こ
のとき復調回路により出力されたオーディオデータはシ
フトレジスタ２３にて１シンボルずつ誤り検出回路２２
に送られる。誤り検出回路２２におけるデータ誤り判定
結果は記憶回路２１に対して上記オーディオデータと共
に書き込まれる。但し、書き込み制御回路２０より書き
込み信号が記憶回路に入力されないときは、書き込み禁
止となる。また、パリティチェック回路１３における誤
り検出の結果誤り無しの場合、記憶回路２１の内容を書
き換えたこと示す書き換えフラグを記憶回路２１に書き
加える。

【０００９】以上の様な書き込み処理を行なった後、上
記の装置では記憶内容を書き換えたことを示す書き換え
フラグ及び上記データ誤り判定結果を用いて誤り訂正回
路２４にて誤り訂正が行なわれる。このとき記憶内容書
き換えフラグがあり、データ誤り判定結果が誤り無しと
判定したとき誤り無しとして処理される。但し、訂正不
能のデータに対しては補間回路２５にて前後の正しいデ
ータによって平均値補間、前置ホールド等の処理が行な
われＤ／Ａコンバータ２６にてアナログ出力に変換され
る。

【００１０】図７は従来例におけるデータ記録及び誤り
検出回路を示すブロック図であり、図５に示した様にオ
ーディオデータの偶数番目と奇数番目のシンボル夫々に
ついて別個に誤り検出をする必要があるので回路は２系
統用意されている。図において、２７は復調回路１２で
復調されたＰＣＭデータ７の内偶数シンボルのみを入力
するラッチ、２８は上記ＰＣＭデータ７の内は奇数シン
ボルのみを入力するラッチである。２２Ａ、２２Ｂは夫
々偶数及び奇数シンボルのデータに対する誤り検出回路
で、２３Ａの第１シフトレジスタは偶数シンボルを入力
し、２３Ｂの第２シフトレシスタは奇数シンボルを入力
する。

【００１１】上記、第１、第２シフトレジスタ２３Ａ、
２３Ｂは、図５に示される様にＣｌ符号を用いた誤り検
出には、２ブロック分のデータが必要であり、前記より
誤り検出結果によってデータを記憶回路２１に入力する
か否かを決定するため少なくとも２ブロック分のデータ
を保持するために用いられている。

【００１２】

【発明が解決しようとする課題】ところが上記従来装置
では、同期信号検出回路１３によって検出された同期信
号４を基準としてクロック回路１４にて生成されたシフ
トクロックにより各部が動作している。従って、ブロッ
ク同期信号３の欠落及び、誤検出が発生すると、同期信
号検出回路１３から出力されるクロックの周期が変わ
る。このためクロック生成回路１４から出力されるシフ
トクロック数に過不足が生じ、所定のシンボル数に満た
ないデータを用いて誤り検出が行なわれた結果、誤り無
しと誤判定したり、又所定シンボル数がデータで誤り無
しと判定しても、第１、第２シフトレジスタ２３Ａ、２
３Ｂに入力されるクロック数に過不足が生じるとデータ
を記憶回路２１に正しく伝送できないといった問題点が
あった。

【００１３】本発明は上記の様な問題点を解決するため
になされたもので、上記の様な誤判定の防止し、一旦誤
り無しと判定されたデータを記憶回路に正しく伝送する
回転ヘッド形ディジタル信号再生装置を得ることを目的
とする。

【００１４】

【課題を解決するための手段】本発明に係る回転ヘッド
形ディジタル信号再生装置は、記録トラックにブロック
同期信号を有する複数のデータシンボルで構成される複
数の信号ブロックが設けられている記録媒体を再生し、
上記ブロック同期信号を抽出する同期検出手段と、該同
期検出手段を基準として上記データシンボルを記憶手段
に伝送する伝送手段とを備えるディジタル信号再生装置
であって、上記同期検出手段によるブロック同期信号検
出を基準として各信号ブロック毎のデータシンボル数を
計測する計測手段と、計測手段の計測結果が所定のシン
ボル数であることを判定する判定手段を設けたものであ
る。

【００１５】また、上記同期検出手段及び上記伝送手段
を介した記憶手段を備える回転ヘッド形ディジタル信号
再生装置であって、上記伝送手段内に上記データシンボ
ルを一時記憶する補助記憶手段と、基準信号を用いて該
補助記憶手段の内容を読み出すデータ読み出し手段を設
けたものである。

【００１６】

【作用】本発明における回転形ディジタル信号再生装置
は、同期信号検出手段によってブロック同期信号が検出
されると上記計測手段は次にブロック同期信号が検出さ
れるまでの上記データシンボル数を計測し、該計測結果
は上記判定手段によって所定のシンボル数であるか否か
が判定される。

【００１７】また、上記同期信号検出手段によるブロッ
ク同期信号検出を基準として上記補助記憶手段内に記憶
されたデータシンボルは上記データ読み出し手段によっ
て、記憶手段に取込まれる。

【００１８】

【実施例】

実施例１．図１は前述した図７の装置に本発明を適用し
た場合の実施例を示すブロック図で、図７と対応する部
分には同一符号を付した。２９はカウンタで同期信号検
出回路１３よりブロック同期信号３が検出されるとリセ
ットされ、クロック生成回路１４より出力される各ブロ
ック毎のデータシンボルの数をカウントする。３０はシ
ンボル数誤り判定回路でカウンタ２９のカウント値が所
定のシンボル数であるか否かを判定する。

【００１９】次に動作について説明する。カウンタ２９
はブロック同期信号３が検出され、リセットされるとク
ロック生成回路１４より、オーディオデータシンボルに
同期したシンボルクロックを入力して各ブロック毎のデ
ータシンボル数をカウントする。カウント値はシンボル
数誤り判定回路３０に入力される。１ブロック＝３２シ
ンボル（オーディオデータ及びＣｌ符号の数）であるか
らカウント値＝３２であるかが比較される。その結果等
しくない場合は誤りと判定され、その判定結果によって
偶数シンボル誤り検出回路２２Ａ、奇数シンボル誤り検
出回路２２ＢのＣｌ符号による誤り検出結果出力は強制
的に誤り有りとなる。従って、ブロック同期信号３が誤
って入力され、その結果クロック生成回路１４より出力
されるシンボルクロック数に過不足が生じた場合、デー
タが正しく入力されないため誤り検出回路２２Ａ、２２
Ｂにて誤り無しと誤判定されるのが防止される。

【００２０】実施例２．図２は図１と同様に図７の装置
に本発明を適用した場合の実施例を示すブロック図で、
図７と対応する部分には同一符号を付した。３１Ａは偶
数シンボルラッチ２７より出力された２ブロック分のデ
ータを一時蓄えておくバッファＲＡＭより構成される第
１補助記憶回路で、３１Ｂは同様に奇数シンボルラッチ
２８より出力された２ブロック分のデータを一時蓄えて
おく第２補助記憶回路である。３２は基準信号を用いて
第１、第２補助記憶回路の内容を読み出すためのクロッ
クを生成するための読み出しクロック生成回路である。

【００２１】次に動作について説明する。偶数シンボル
ラッチ２７より出力されたデータはクロック生成回路１
４で生成されたオーディオデータシンボルに同期したシ
ンボルクロックにて第１補助記憶回路３１Ａに入力され
ると共に偶数シンボル誤り検出回路２２Ａに入力され、
誤り検出がなされる。一方読み出しクロック生成回路３
２では水晶発振器等により生成された基準信号から読み
出しクロックが生成され、第１補助記憶回路３１Ａに入
力され、上記誤り検出後に読み出される。誤り無しと判
定された読み出しデータは書き込み制御回路２０からの
書き込み信号により記憶回路２１に書き込まれる。

【００２２】また、奇数シンボルラッチ２８より出力さ
れたデータは同様にクロック生成回路１４で生成された
クロックにて、第２補助記憶回路３１Ｂに入力されると
同時に奇数シンボル誤り検出回路２２Ｂに入力され誤り
検出がなされる。この誤り検出後に読み出しクロック生
成回路３２で生成された読み出しクロックが第２補助記
憶回路３１Ｂに入力されてその内容が読み出される。誤
り無しと判定された読み出しデータは上記と同様に書き
込み制御回路２０によって記憶回路２１に書き込まれ
る。

【００２３】以上により一旦誤り無しと判定されたデー
タは基準信号により生成された上記読み出しクロックに
て第１又は第２補助記憶回路から読み出されるので、ク
ロック生成回路１４にて誤ってブロック同期信号３ガ入
力され、シンボルクロック数に過不足が生じた場合でも
正しく記憶回路２１に読み出しデータを伝送することが
できる。

【００２４】

【発明の効果】以上の様に本発明の実施例１によれば、
クロック生成回路１４より出力されたオーディオデータ
シンボルに同期したシンボルクロックをカウンタ２９で
構成される計数手段で計測し、その値をシンボル誤り判
定回路３０より構成される判定手段で所定の値か否かを
判定し、過不足がある場合は誤りと判定される様に構成
したので、上記クロックに過不足が生じたためにシンボ
ル誤り検出回路２２Ａ、２２Ｂから構成されるデータ誤
り判定手段においてデータに誤り無しと誤判定されるの
を防止する効果がある。

【００２５】また、上記実施例２によれば第１、第２補
助記憶回路３１Ａ、３１Ｂから構成される補助記憶手段
を設けて、一旦データを記憶し、読み出しクロック生成
回路３２で構成されるデータ読み出し手段を用いて記憶
回路２１に対してデータを読み出し様に構成したので上
記シンボル誤り検出回路２２Ａ、２２Ｂから構成される
誤り判定手段において誤り無しと判定されたデータを確
実に記憶回路２１に伝送できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１を示すブロック図である。

【図２】本発明の実施例２を示すブロック図である。

【図３】一般的なディジタルオーディオテープレコーダ
のテープフォーマットを示す図である。

【図４】図３のテープフォーマットにおけるＰＣＭデー
ダブロックフォーマット及びそのＷ₁ 、Ｗ₂ フォーマッ
トを示す図である。

【図５】オーディオデータ及びＣｌ符号の構成を示す図
である。

【図６】従来の回転ヘッド形ディジタル信号再生装置に
おける再生回路を示すブロック図である。

【図７】従来例におけるデータ記憶及び誤り検出回路を
示すブロック図である。

【符号の説明】

１３同期信号検出回路１４クロック生成回路２２Ａ偶数シンボル誤り検出回路２２Ｂ奇数シンボル誤り検出回路２３Ａ第１シフトレジスタ２３Ｂ第２シフトレジスタ２１記憶回路２９カウンタ３０シンボル数誤り判定回路３１Ａ第１補助記憶回路３１Ｂ第２補助記憶回路３２読み出しクロック生成回路

Claims

【特許請求の範囲】

【請求項１】記録トラックにブロック同期信号を有す
る複数のデータシンボルで構成される複数の信号ブロッ
クが設けられている記録媒体を再生し、上記ブロック同
期信号を抽出する同期検出手段と、該同期検出手段の上
記ブロック同期信号抽出を基準として上記データシンボ
ルを記憶手段に伝送する伝送手段とを備えるディジタル
信号再生装置であって、上記同期検出手段によるブロッ
ク同期信号抽出を基準として各信号ブロック毎のデータ
シンボル数を計測する計測手段と、該計測手段の計測結
果が所定のシンボル数であることを判定する判定手段と
を備え、判定手段の判定の結果、上記所定のシンボル数
以外の時に当該信号ブロック内のデータシンボルを誤り
とする様に構成したことを特徴とする回転ヘッド形ディ
ジタル信号再生装置。
【請求項２】記録トラックにブロック同期信号を有す
る複数のデータシンボルで構成される複数の信号ブロッ
クが設けられている記録媒体を再生し、上記ブロック同
期信号を抽出する同期検出手段と、該同期検出手段の上
記ブロック同期信号の抽出に基づいて上記データシンボ
ルを一時記憶する補助記憶手段と、基準信号を用いて該
補助記憶手段の内容を記憶手段に読み出すデータ読み出
し手段を備えたことを特徴とする回転ヘッド形ディジタ
ル信号再生装置。