JPH05291074A - 積層型セラミック素子の製造方法 - Google Patents

積層型セラミック素子の製造方法

Info

Publication number
JPH05291074A
JPH05291074A JP4094026A JP9402692A JPH05291074A JP H05291074 A JPH05291074 A JP H05291074A JP 4094026 A JP4094026 A JP 4094026A JP 9402692 A JP9402692 A JP 9402692A JP H05291074 A JPH05291074 A JP H05291074A
Authority
JP
Japan
Prior art keywords
ceramic element
water
multilayer ceramic
manufacturing
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4094026A
Other languages
English (en)
Inventor
Yoichi Ogose
洋一 生越
Keiichi Noi
慶一 野井
Kaori Shiraishi
香織 白石
Iwao Ueno
巌 上野
Yasuo Wakahata
康男 若畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4094026A priority Critical patent/JPH05291074A/ja
Publication of JPH05291074A publication Critical patent/JPH05291074A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【目的】 電子機器などで発生するノイズ、パルス、静
電気などの異常高電圧から半導体素子や電子回路を保護
する積層型セラミック素子の製造方法において、湿中に
長時間放置しても特性劣化のほとんどない耐候性、信頼
性に優れた積層型セラミック素子が得られる製造方法を
提供する。 【構成】 表面に内部電極ペーストを印刷したセラミッ
クスを主成分とする生シートを複数層積層した後焼成
し、さらに外部電極を形成した後その表面に金属をメッ
キして水中に放置する。この水中放置により、メッキ時
に内部に浸透したり表面に付着したりしているイオンが
水中に溶解されて排除されるため特性劣化の原因となる
イオンの残留が抑制でき、湿中に長時間放置しても特性
劣化が起こらない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子機器や電気機器で
発生するノイズ、パルス、静電気などの異常高電圧から
それに使用されているIC,LSIなどの半導体素子や
電子回路を保護する積層型セラミック素子の製造方法に
関する。
【0002】
【従来の技術】近年、電子機器や電気機器は小型化、多
機能化を実現するためにIC,LSIなどの半導体素子
が広く用いられ、それに伴って電子機器や電気機器のノ
イズ、パルス、静電気などの異常高電圧に対する耐力は
低下している。そこで、これら電子機器や電気機器のノ
イズ、パルス、静電気などの異常高電圧に対する耐力を
確保するためにフィルムコンデンサ、電解コンデンサ、
半導体セラミックコンデンサ、積層セラミックコンデン
サなどが用いられているが、これらは電圧の比較的低い
ノイズや高周波ノイズの吸収、抑制には優れた特性を示
すものの、高い電圧のパルスや静電気に対しては効果を
示さず、半導体素子の誤動作や破壊を引き起こすことが
ある。
【0003】また、高い電圧のパルスや静電気を吸収、
抑制するためには、SiC,ZnO系バリスタが用いら
れているが、これらは電圧の比較的低いノイズや高周波
ノイズの吸収、抑制には効果を示さず半導体素子の誤動
作を引き起こすことがある。これら両者の欠点を補完す
るものとして、特開昭57−27001号公報、特開昭
57−35303号公報に示されているように、バリス
タ特性とコンデンサ特性とを併せもつSrTiO3系の
セラミック素子が開発され使用されている。
【0004】一方電子部品の分野においては、機器の小
型化に対応して軽薄短小化、高性能化がますます進み面
実装可能なチップ部品の開発が必要不可欠になってきて
いる。これらに対応して、特開昭54−53248号公
報、特開昭54−53250号公報、特開昭59−21
5701号公報、特開昭63−219115号公報など
に示されたあるいはそれらを応用した積層型のセラミッ
ク素子の例があるが、これらはプロセス的に複雑であっ
たり、また得られた特性が目的を達成するのに不十分で
あったりして未だに実用化の段階に達していない。
【0005】これに対して、実用化可能なバリスタ特性
とコンデンサ特性とを併せもつチップタイプの積層型セ
ラミック素子として、特開平3−1516号公報に粒界
絶縁型半導体セラミックコンデンサおよびその製造方法
を提案している。図2はその粒界絶縁型半導体セラミッ
クコンデンサの構成を示す一部切欠斜視図で、1はセラ
ミック層、2は内部電極、3は外部電極である。
【0006】その製造方法は、まず出発原料として、S
(1-x)BaxとTiのモル比が0.95≦Sr(1-x)
x/Ti<1.00となるように過剰のTiを含有し
たSr (1-x)BaxTiO3(ただし、0<x≦0.3)
に、Nb25,Ta25,V2 5,W25,Dy23
Nd23,Y23,La23,CeO2の内の少なくと
も一種類以上を0.05〜2.0mol%と、MnとS
iをそれぞれMnO2とSiO2に換算して合計量で0.
2〜5.0mol%と、NaAlO2を0.05〜4.
0mol%含ませてなる組成物の混合粉末を準備する。
【0007】次に、その混合粉末を粉砕、混合、乾燥し
た後、空気中または窒素雰囲気中で仮焼し、さらに仮焼
後、再度粉砕した粉末を有機バインダーとともに溶媒中
に分散させて生シートにする。その後、図3の生シート
の積層方法を説明する図に示すように、この生シート4
の上に、内部電極ペースト5を交互に対向する端縁に至
るように印刷し(ただし、最上層および最下層の生シー
トには印刷せず)、この内部電極ペースト5の印刷され
た生シート4を積層、加圧、圧着して成型体を得、その
後この成型体を空気中で仮焼する。仮焼後、還元または
窒素雰囲気中で焼成した後、空気中で再酸化し、さらに
内部電極2を露出させた両端に外部電極ペーストを塗布
し焼付けて外部電極3を形成する。そして、その上に半
田等のメッキを行なう。このようにして、チップタイプ
の積層型の粒界絶縁型半導体セラミックコンデンサは製
造される。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うな製造方法で得られた積層型セラミック素子において
は、メッキ時に内部へ浸入したイオンや表面に付着した
イオンがセラミックスの成分変化を起こして静電容量等
の特性が劣化するなどの問題がしばしば発生していた。
【0009】本発明は上記問題点を解決するもので、特
性の劣化がほとんどない耐候性、信頼性に優れた積層型
セラミック素子が実現できる製造方法を提供することを
目的とする。
【0010】
【課題を解決するための手段】この目的を達成するため
に本発明の積層型セラミック素子の製造方法は、内部電
極を表面に形成したセラミックスを主成分とする生シー
トを複数層積層し、その後焼成して外部電極を形成する
か、または外部電極を形成した後焼成し、さらに外部電
極の表面に金属をメッキした後、水中に放置するもので
ある。
【0011】さらには、上記メッキ工程の前に耐酸性、
耐アルカリ性および耐熱性を有するコーティング膜を形
成するものである。
【0012】
【作用】この構成によれば、メッキ後大気圧下または減
圧下の水中に放置することにより、メッキ時に内部に浸
入したイオンや表面に付着したイオンを水中に溶解させ
て除去することができ、イオンの残存による特性の劣化
を抑制することができる。特に減圧下の水中放置では、
素子内部に水を強制的に含浸させられて素子内部の表面
から離れた内部でもフリーの状態のイオン濃度を低くす
ることができ、特に有効である。
【0013】また、メッキの前にメッキ液のpHに耐え
るだけの耐酸性、耐アルカリ性および半田付けの際の温
度に耐えるだけの耐熱性を有するコーティング剤を塗布
することにより、不必要なイオンがメッキ時に素子表面
および内部に付着、浸透するのを防止でき、多少のイオ
ンが残留しても、メッキを施した後に大気圧下または減
圧下で水中放置することにより、浸透した陽イオンある
いは陰イオンを積層型セラミック素子の外部に排除する
ことができる。したがって湿中負荷試験などで残留イオ
ンが特性を劣化させることを抑制することができる。
【0014】
【実施例】
(実施例1)以下に実施例により本発明を具体的に説明
する。図1は本発明の第1の実施例における積層型セラ
ミック素子の製造工程図である。
【0015】まずSrTiO3,CaCO3,BaC
3,MgCO3,TiO2を下記の(表1)のNo.1〜N
o.7に示す第1成分の組成となるように秤量し、ボール
ミルなどで20時間混合する。次に、乾燥した後110
0℃で4時間焼成し、再びボールミルなどで75時間粉
砕した後乾燥し第1成分とする。
【0016】
【表1】
【0017】
【表2】
【0018】次に、第1成分、第2成分、第3成分を上
記の(表1)および(表2)のNo.1〜No.7に示したモ
ル比になるように秤量し、ボールミルなどで20時間混
合した後乾燥し、ブチラール系の樹脂および酢酸ブチル
などの有機溶剤と混合してスラリーを作製する。このス
ラリーを用いてドクターブレード法などにより、50μ
mの厚みの生シートに成形した後乾燥し、所定の大きさ
に切断する。次に、生シートの最上層および最下層には
内部電極ペーストを印刷せず、その他の層にAg−Pd
からなる内部電極ペーストを一方が端縁まで至るように
スクリーン印刷し、これらを対向する内部電極ペースト
が交互に端縁に至るようにたとえば30層積層する。そ
して、加圧、圧着して所定の大きさに切断する。
【0019】次に、空気中で600℃で脱脂し、さらに
空気中で1200℃で仮焼した後、たとえばN2:H2
10:1の還元性雰囲気中で1250℃で4時間焼成
し、さらに空気中で900℃で2時間再酸化する。その
後、内部電極を露出させた両端面にAgからなる外部電
極ペーストを塗布し、空気中で850℃で10分間焼き
付ける。そして、外部電極の表面にNiメッキをし、さ
らに半田メッキを施して蒸留水中に浸漬し、10mmHg
の圧力下で30分間放置した後120℃で3時間乾燥す
る。ただしNo.1の試料については従来との比較のため
水中放置は行わなかった。
【0020】このようにして得られた積層型セラミック
素子の特性および湿中負荷試験の結果を(表3)および
(表4)のNo.1〜No.7に示す。ただし、湿中負荷試験
条件は85℃、湿度85RH%、課電率90%、100
0時間保持である。また、(表3)におけるC1kHzは周
波数1kHzにおける静電容量を、V0.1mAは測定電流
0.1mAにおけるバリスタ電圧を示す。(表4)にお
けるΔC1kHzは湿中負荷試験前後の静電容量の変化量
を、ΔV0.1mAは湿中負荷試験前後のバリスタ電圧の変
化率をそれぞれ示す。
【0021】
【表3】
【0022】
【表4】
【0023】(表3)および(表4)から明らかなよう
に、水中放置を施したNo.2〜No.7の試料は、これを施
さなかったNo.1の試料と比べてtanδが極めて小さ
く、また湿中負荷試験後の特性変化が著しく小さくて安
定している。
【0024】(実施例2)次に、本発明の第2の実施例
について説明する。
【0025】まず、SrTiO3,CaCO3,BaCO
3,MgCO3,TiO2を上記の(表1)のNo.8〜No.
16に示す第1成分の組成となるように秤量し、ボール
ミルなどで20時間混合する。次に、乾燥した後110
0℃で4時間焼成し、再びボールミルなどで75時間粉
砕した後乾燥する。
【0026】次に、第1成分、第2成分、第3成分を上
記の(表1)および(表2)のNo.8〜No.16に示した
モル比になるように秤量し、ボールミルなどで20時間
混合した後乾燥し、ブチラール系の樹脂および酢酸ブチ
ルなどの有機溶剤と混合してスラリーを作製する。この
スラリーを用いてドクターブレード法などにより、50
μmの厚みの生シートに成形した後乾燥し、所定の大き
さに切断する。次に生シートの最上層および最下層には
内部電極ペーストを印刷せず、その他の層にNi−Pd
からなる内部電極ペーストを一方が端縁まで至るように
スクリーン印刷し、これらを対向する内部電極ペースト
が交互に端縁に至るようにたとえば30層積層する。そ
して加圧、圧着して所定の大きさに切断する。
【0027】次に、空気中で700℃で脱脂し、さらに
空気中で1150℃で仮焼した後、内部電極を露出させ
た両端面にNiからなる外部電極ペーストを塗布し、た
とえばN2:H2=10:1の還元性雰囲気中で1270
℃で3時間焼成する。そして空気中で900℃で2時間
再酸化する。その後、Niの外部電極の表面にAgから
なる外部電極ペーストを塗布し、空気中で850℃で1
0分間焼き付ける。次に、B−Si−PdからなるpH
=4の酸性に耐える耐酸性のあるガラスをたとえばディ
ップなどの方法により塗布し、550℃で10分間加熱
する。そして、蒸留水中に浸漬し、25mmHgの圧力下
で50分間放置した後120℃で3時間乾燥し、その後
外部電極部分にNiメッキをし、さらに半田メッキを施
す。
【0028】このようにして得られた積層型セラミック
素子の特性および湿中負荷試験の結果を(表3)および
(表4)のNo.8〜No.16に示す。(表3)および(表
4)から明らかなように、ガラス塗布および水中放置を
施したNo.8〜No.16の試料は、この処理をしていない
No.1の試料に比べてtanδが小さく、また湿中負荷
試験後の特性変化が極めて小さい。
【0029】なお、実施例1および実施例2で示した水
中放置に用いた蒸留水の導電率は0.5μS/Cmであ
ったが、200μS/Cm以下であれば同様の効果があ
ることを確認した。また本実施例では大気圧下での水中
放置については示さなかったが、大気圧下でも水中放置
時間を長くすれば同様の効果があることを確認した。さ
らに減圧水中放置の場合の減圧の程度は、大気圧に近い
程効果が得られるまでに時間がかかり、減圧すればする
程短時間で効果が得られるだけであることから、減圧の
程度はとくに限定する必要はない。
【0030】また、水中放置前に用いたコーティング剤
についてはガラスについてのみ示したが、メッキ液のp
Hに耐えるだけの耐酸性、耐アルカリ性および半田付け
の際の温度に耐えるだけの耐熱性を有するコーティング
剤であればどのようなものであってもかまわない。ま
た、実施例1および実施例2で示した積層型セラミック
素子の形状は、通常1−3タイプと呼ばれる大きさであ
る。また、メッキについては一部の金属についてのみ示
したが、どのような種類の金属のメッキであってもかま
わず、また、その方法も酸性メッキでも塩基性メッキで
も、また電解メッキでも無電解メッキでもかまわない。
【0031】さらに、内部電極や外部電極の材料として
Niなど一部の例を示したが、Ag,Pd,Ni,C
u,Zn,Inのうち一種以上の金属や合金または混合
物であってもよく、またGa,Na,K,Liのうち一
種以上を主成分とする合金または混合物であってもよ
い。
【0032】
【発明の効果】以上に示したように本発明によれば、メ
ッキを施した後に大気圧下で水中放置することにより、
メッキ時に積層型セラミック素子の内部に浸入した陽イ
オンや陰イオンを素子の外部に排除でき、特性劣化の原
因となるフリーの状態のイオン濃度を低くするのに有効
である。また、さらに減圧下で素子を水中放置し、素子
内部に水を強制的に含浸させることにより素子内部の表
面から離れた内部でもフリーの状態のイオン濃度を低く
するのに特に有効である。このようにして得られた積層
型セラミック素子の湿中負荷試験の結果、メッキを施し
た後に大気圧下または減圧下で水中放置することにより
初期特性とくにtanδを小さくすることができるとと
もに、バリスタ電圧および静電容量の変化率を著しく小
さくすることができる。
【0033】またメッキ前に、メッキ液のpHに耐える
だけの耐酸性、耐アルカリ性および半田付けの際の温度
に耐えるだけの耐熱性を有するコーティング剤を塗布す
ることは、外部から不必要なイオンおよび水分が素子表
面および内部に付着、浸透するのを防止するのに有効で
ある。さらに、コーティング剤の塗布によるイオン浸透
防止が不十分な場合でも、メッキ後再度大気圧下または
減圧下で水中放置することにより、積層型セラミック素
子の内部に浸透した陽イオンおよび陰イオンを素子の外
部に排除させることができ、このため湿中負荷試験など
でイオンが特性を劣化させるのを抑制することができ
る。
【0034】したがって本発明は、実用化が可能な比較
的容易な製造方法で特性劣化のほとんどない耐候性,信
頼性に優れた積層型セラミック素子を得ることができ、
実用上の効果は極めて大きい。
【図面の簡単な説明】
【図1】本発明の第1の実施例における積層型セラミッ
ク素子の製造工程図
【図2】従来の積層型セラミック素子の一部切欠斜視図
【図3】同積層型セラミック素子の積層方法を説明する
【符号の説明】
1 セラミック層 2 内部電極 3 外部電極 4 生シート 5 内部電極ペースト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 巌 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 若畑 康男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】内部電極を表面に形成したセラミックスを
    主成分とする生シートを複数層積層する工程と、この積
    層体を焼成する工程と、前記内部電極に接続させ前記積
    層体の対向する両端面に外部電極を形成する工程と、こ
    の外部電極の表面に金属をメッキする工程とを備え、こ
    のメッキ工程の後に水中に浸漬する工程を設けた積層型
    セラミック素子の製造方法。
  2. 【請求項2】メッキ工程の前に、耐酸性、耐アルカリ性
    および耐熱性を有するコーティング膜を形成する工程を
    設けた請求項1記載の積層型セラミック素子の製造方
    法。
  3. 【請求項3】セラミックスの主成分がSrTiO3また
    はそのSrの一部をCa,Mg,Baのうち一種以上で
    置換した材料からなり、内部電極および外部電極のうち
    どちらか一方または両方がAg,Pd,Ni,Cu,Z
    n,In,Ga,Na,K,Liのうち一種以上を主成
    分とする材料からなる請求項1または2記載の積層型セ
    ラミック素子の製造方法。
JP4094026A 1992-04-14 1992-04-14 積層型セラミック素子の製造方法 Pending JPH05291074A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4094026A JPH05291074A (ja) 1992-04-14 1992-04-14 積層型セラミック素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4094026A JPH05291074A (ja) 1992-04-14 1992-04-14 積層型セラミック素子の製造方法

Publications (1)

Publication Number Publication Date
JPH05291074A true JPH05291074A (ja) 1993-11-05

Family

ID=14099058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4094026A Pending JPH05291074A (ja) 1992-04-14 1992-04-14 積層型セラミック素子の製造方法

Country Status (1)

Country Link
JP (1) JPH05291074A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878281A (ja) * 1994-09-05 1996-03-22 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2016032015A (ja) * 2014-07-29 2016-03-07 株式会社村田製作所 薄膜容量素子
CN110993339A (zh) * 2018-10-02 2020-04-10 株式会社村田制作所 层叠陶瓷电子部件的制造装置及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878281A (ja) * 1994-09-05 1996-03-22 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2016032015A (ja) * 2014-07-29 2016-03-07 株式会社村田製作所 薄膜容量素子
CN110993339A (zh) * 2018-10-02 2020-04-10 株式会社村田制作所 层叠陶瓷电子部件的制造装置及制造方法

Similar Documents

Publication Publication Date Title
JP3631341B2 (ja) 積層型複合機能素子およびその製造方法
JP7131897B2 (ja) セラミック電子部品およびその製造方法
US6160472A (en) Multilayer varistor
US8305731B2 (en) Lead and cadmium free, low temperature fired X7R dielectric ceramic composition and method of making
EP1178024A2 (en) Reduction-resistant dielectric ceramic compact and laminated ceramic capacitor
JP6996945B2 (ja) 積層セラミックコンデンサ
JP5230429B2 (ja) 銅製電極に使用するcog誘電体組成物
JP3838457B2 (ja) セラミックス複合積層部品
JP3064659B2 (ja) 積層型セラミック素子の製造方法
US6995968B2 (en) Dielectric ceramic compositions and electronic devices
JPH08330107A (ja) 積層型バリスタ
JPH0684692A (ja) 積層型セラミックチップコンデンサ
JPH06302403A (ja) 積層型半導体セラミック素子
JP7807875B2 (ja) セラミック電子部品およびその製造方法
JP4030180B2 (ja) セラミックス複合積層部品
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2784982B2 (ja) 積層型セラミックチップコンデンサ
JP2975459B2 (ja) 積層型セラミックチップコンデンサ
JPH05291074A (ja) 積層型セラミック素子の製造方法
JP3070238B2 (ja) 積層型セラミック素子の製造方法
EP0610516B1 (en) Method of producing ceramic component
JP2705221B2 (ja) セラミックコンデンサ及びその製造方法
JP3064676B2 (ja) 積層セラミック磁器素子
JP3064668B2 (ja) 積層セラミック磁器素子の製造方法
JP2707706B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法