JPH05291294A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05291294A JPH05291294A JP11675692A JP11675692A JPH05291294A JP H05291294 A JPH05291294 A JP H05291294A JP 11675692 A JP11675692 A JP 11675692A JP 11675692 A JP11675692 A JP 11675692A JP H05291294 A JPH05291294 A JP H05291294A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon film
- polysilicon film
- solid phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 アモルファスシリコン膜を熱処理して固相成
長によりポリシリコン膜に変換する方法において、変換
されたポリシリコン膜の表面を平坦とする。 【構成】 アモルファスシリコン膜１２上に酸化シリコ
ンや窒化シリコンなどからなる結晶粒子移動抑圧膜１３
を形成し、その状態で熱処理して固相成長によりアモル
ファスシリコン膜１２をポリシリコン膜に変換する。固
相成長時、アモルファスシリコン膜１２の結晶粒子の移
動が結晶粒子移動抑圧膜１３により抑えられるから、変
換後のポリシリコン膜の表面を平坦に保持できる。
長によりポリシリコン膜に変換する方法において、変換
されたポリシリコン膜の表面を平坦とする。 【構成】 アモルファスシリコン膜１２上に酸化シリコ
ンや窒化シリコンなどからなる結晶粒子移動抑圧膜１３
を形成し、その状態で熱処理して固相成長によりアモル
ファスシリコン膜１２をポリシリコン膜に変換する。固
相成長時、アモルファスシリコン膜１２の結晶粒子の移
動が結晶粒子移動抑圧膜１３により抑えられるから、変
換後のポリシリコン膜の表面を平坦に保持できる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造方法において
は、ガラスなどの絶縁基板上にアモルファスシリコン膜
を堆積し、このアモルファスシリコン膜をＸｅフラッシ
ュランプアニールまたはＣＷレーザアニールなどで６０
０℃程度で熱処理して固相成長によりポリシリコン膜に
変換し、このポリシリコン膜をソース・ドレイン領域形
成用の半導体層とすることが行われている。
は、ガラスなどの絶縁基板上にアモルファスシリコン膜
を堆積し、このアモルファスシリコン膜をＸｅフラッシ
ュランプアニールまたはＣＷレーザアニールなどで６０
０℃程度で熱処理して固相成長によりポリシリコン膜に
変換し、このポリシリコン膜をソース・ドレイン領域形
成用の半導体層とすることが行われている。
【０００３】
【発明が解決しようとする課題】しかるに、従来の上記
製造方法では、固相成長時にアモルファスシリコン膜の
結晶粒子の移動が生じるため、変換されたポリシリコン
膜の表面が凹凸になってしまう。このため、例えば図５
に示すように、ポリシリコン膜１の表面にゲート絶縁膜
２を形成すると、ゲート絶縁膜２とポリシリコン膜１の
界面も凹凸となり、ゲート耐圧が悪くなってしまう。す
なわち、ゲートの電界強度Ｅは、界面の凹凸の曲率半径
ｒと次式のような関係にある。 Ｅ＝Ｅｏ／（１＋ｔｏｘ／ｒ） ここで、Ｅｏは界面が平坦なときの電界強度、ｔｏｘは
ゲート絶縁膜２の膜厚、ｒは界面の曲率半径である。し
たがって、界面が凹凸であると、曲率半径ｒが小さくな
り、電界強度Ｅは小さくなり、したがってゲート耐圧が
劣化することになる。そしてゲート耐圧が劣化すると、
信頼性やスイッチング特性の優れた薄膜トランジスタを
得られないという問題点がある。
製造方法では、固相成長時にアモルファスシリコン膜の
結晶粒子の移動が生じるため、変換されたポリシリコン
膜の表面が凹凸になってしまう。このため、例えば図５
に示すように、ポリシリコン膜１の表面にゲート絶縁膜
２を形成すると、ゲート絶縁膜２とポリシリコン膜１の
界面も凹凸となり、ゲート耐圧が悪くなってしまう。す
なわち、ゲートの電界強度Ｅは、界面の凹凸の曲率半径
ｒと次式のような関係にある。 Ｅ＝Ｅｏ／（１＋ｔｏｘ／ｒ） ここで、Ｅｏは界面が平坦なときの電界強度、ｔｏｘは
ゲート絶縁膜２の膜厚、ｒは界面の曲率半径である。し
たがって、界面が凹凸であると、曲率半径ｒが小さくな
り、電界強度Ｅは小さくなり、したがってゲート耐圧が
劣化することになる。そしてゲート耐圧が劣化すると、
信頼性やスイッチング特性の優れた薄膜トランジスタを
得られないという問題点がある。
【０００４】この発明は、アモルファスシリコン膜から
固相成長で変換されるソース・ドレイン領域形成用半導
体層としてのポリシリコン膜の表面を平坦にできる薄膜
トランジスタの製造方法を提供することにある。
固相成長で変換されるソース・ドレイン領域形成用半導
体層としてのポリシリコン膜の表面を平坦にできる薄膜
トランジスタの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】この発明は、アモルファ
スシリコン膜の堆積後、このアモルファスシリコン膜上
に結晶粒子の移動を抑圧する結晶粒子移動抑圧膜を形成
し、その状態で熱処理して固相成長により前記アモルフ
ァスシリコン膜をポリシリコン膜に変換するようにした
ものである。
スシリコン膜の堆積後、このアモルファスシリコン膜上
に結晶粒子の移動を抑圧する結晶粒子移動抑圧膜を形成
し、その状態で熱処理して固相成長により前記アモルフ
ァスシリコン膜をポリシリコン膜に変換するようにした
ものである。
【０００６】
【作用】この発明によれば、アモルファスシリコン膜上
に結晶粒子移動抑圧膜が形成されているので、固相成長
時、アモルファスシリコン膜の結晶粒子の移動が抑えら
れ、したがって変換されたポリシリコン膜の表面を平坦
にできる。
に結晶粒子移動抑圧膜が形成されているので、固相成長
時、アモルファスシリコン膜の結晶粒子の移動が抑えら
れ、したがって変換されたポリシリコン膜の表面を平坦
にできる。
【０００７】
【実施例】図１ないし図４はこの発明の一実施例を製造
工程順に示す断面図である。以下、これらの図を参照し
てこの発明の一実施例を説明する。まず図１に示すよう
に、ガラスなどの絶縁基板１１上に、低温のプラズマＣ
ＶＤ法などによりアモルファスシリコン膜１２を形成す
る。次に、このアモルファスシリコン膜１２上に結晶粒
子移動抑圧膜１３を形成する。この結晶粒子移動抑圧膜
１３は具体的には酸化シリコンや窒化シリコンなどの膜
であり、ＣＶＤ法で形成される。
工程順に示す断面図である。以下、これらの図を参照し
てこの発明の一実施例を説明する。まず図１に示すよう
に、ガラスなどの絶縁基板１１上に、低温のプラズマＣ
ＶＤ法などによりアモルファスシリコン膜１２を形成す
る。次に、このアモルファスシリコン膜１２上に結晶粒
子移動抑圧膜１３を形成する。この結晶粒子移動抑圧膜
１３は具体的には酸化シリコンや窒化シリコンなどの膜
であり、ＣＶＤ法で形成される。
【０００８】次に、Ｘｅフラッシュランプアニールまた
はＣＷレーザアニールなどで６００℃程度でアモルファ
スシリコン膜１２を熱処理することにより、固相成長で
アモルファスシリコン膜１２を図２に示すようにポリシ
リコン膜１４に変換する。このとき、アモルファスシリ
コン膜１２上に結晶粒子移動抑圧膜１３が形成されてい
るので、アモルファスシリコン膜１２の結晶粒子の移動
が抑えられ、よって変換されたポリシリコン膜１４の表
面は平坦に保持される。その後、結晶粒子移動抑圧膜１
３とポリシリコン膜１４をパターニングしてデバイス領
域にのみ残し、次いでポリシリコン膜１４上から結晶粒
子移動抑圧膜１３を除去する。この状態が図３に示され
ている。
はＣＷレーザアニールなどで６００℃程度でアモルファ
スシリコン膜１２を熱処理することにより、固相成長で
アモルファスシリコン膜１２を図２に示すようにポリシ
リコン膜１４に変換する。このとき、アモルファスシリ
コン膜１２上に結晶粒子移動抑圧膜１３が形成されてい
るので、アモルファスシリコン膜１２の結晶粒子の移動
が抑えられ、よって変換されたポリシリコン膜１４の表
面は平坦に保持される。その後、結晶粒子移動抑圧膜１
３とポリシリコン膜１４をパターニングしてデバイス領
域にのみ残し、次いでポリシリコン膜１４上から結晶粒
子移動抑圧膜１３を除去する。この状態が図３に示され
ている。
【０００９】次に、図４に示すように全面にゲート絶縁
膜１５を形成し、このゲート絶縁膜１５でポリシリコン
膜１４を覆う。その後、ゲート絶縁膜１５上に、ポリシ
リコン膜１４のチャネル領域に対応してゲート電極１６
を形成し、次いでこのゲート電極１６をマスクとして不
純物のイオン注入を行うことにより、ゲート電極１６の
両側のポリシリコン膜１４部分にソース・ドレイン領域
１７を形成する。その後、全面に層間絶縁膜１８を形成
し、この層間絶縁膜１８とゲート絶縁膜１５にソース・
ドレイン領域１７に到達するようにコンタクトホール１
９を開ける。そして、このコンタクトホール１９を通し
てソース・ドレイン領域１７に接続されるようにソース
・ドレイン電極２０を形成する。かくして、薄膜トラン
ジスタが完成する。
膜１５を形成し、このゲート絶縁膜１５でポリシリコン
膜１４を覆う。その後、ゲート絶縁膜１５上に、ポリシ
リコン膜１４のチャネル領域に対応してゲート電極１６
を形成し、次いでこのゲート電極１６をマスクとして不
純物のイオン注入を行うことにより、ゲート電極１６の
両側のポリシリコン膜１４部分にソース・ドレイン領域
１７を形成する。その後、全面に層間絶縁膜１８を形成
し、この層間絶縁膜１８とゲート絶縁膜１５にソース・
ドレイン領域１７に到達するようにコンタクトホール１
９を開ける。そして、このコンタクトホール１９を通し
てソース・ドレイン領域１７に接続されるようにソース
・ドレイン電極２０を形成する。かくして、薄膜トラン
ジスタが完成する。
【００１０】
【発明の効果】以上説明したように、この発明によれ
ば、アモルファスシリコン膜上に結晶粒子移動抑圧膜を
形成した状態で熱処理を行い、固相成長させるようにし
たので、固相成長時、アモルファスシリコン膜の結晶粒
子の移動が抑えられ、変換されたポリシリコン膜の表面
を平坦に保持できる。よって、このポリシリコン膜をゲ
ート絶縁膜で覆った際に界面を平坦にでき、その結果と
してゲート耐圧を向上させて薄膜トランジスタの信頼性
やスイッチング特性を改善できる。
ば、アモルファスシリコン膜上に結晶粒子移動抑圧膜を
形成した状態で熱処理を行い、固相成長させるようにし
たので、固相成長時、アモルファスシリコン膜の結晶粒
子の移動が抑えられ、変換されたポリシリコン膜の表面
を平坦に保持できる。よって、このポリシリコン膜をゲ
ート絶縁膜で覆った際に界面を平坦にでき、その結果と
してゲート耐圧を向上させて薄膜トランジスタの信頼性
やスイッチング特性を改善できる。
【図１】この発明の一実施例において、結晶粒子移動抑
圧膜形成工程までを示す断面図。
圧膜形成工程までを示す断面図。
【図２】この発明の一実施例において、図１に続く工程
を示す断面図。
を示す断面図。
【図３】この発明の一実施例において、図２に続く工程
を示す断面図。
を示す断面図。
【図４】この発明の一実施例において、図３に続く工程
を示す断面図。
を示す断面図。
【図５】従来方法での、ポリシリコン膜とゲート絶縁膜
との界面状態を示す断面図。
との界面状態を示す断面図。
１２ アモルファスシリコン膜 １３ 結晶粒子移動抑圧膜 １４ ポリシリコン膜
Claims (1)
- 【請求項１】 アモルファスシリコン膜の堆積後、この
アモルファスシリコン膜上に結晶粒子の移動を抑圧する
結晶粒子移動抑圧膜を形成し、その状態で熱処理して固
相成長により前記アモルファスシリコン膜をポリシリコ
ン膜に変換するようにしたことを特徴とする薄膜トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11675692A JPH05291294A (ja) | 1992-04-10 | 1992-04-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11675692A JPH05291294A (ja) | 1992-04-10 | 1992-04-10 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291294A true JPH05291294A (ja) | 1993-11-05 |
Family
ID=14694967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11675692A Pending JPH05291294A (ja) | 1992-04-10 | 1992-04-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291294A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139334A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| KR970004054A (ko) * | 1995-06-24 | 1997-01-29 | 반도체 소자의 폴리실리콘층 형성방법 | |
| WO2002047137A1 (en) * | 2000-12-08 | 2002-06-13 | Sony Corporation | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
-
1992
- 1992-04-10 JP JP11675692A patent/JPH05291294A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139334A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| KR970004054A (ko) * | 1995-06-24 | 1997-01-29 | 반도체 소자의 폴리실리콘층 형성방법 | |
| WO2002047137A1 (en) * | 2000-12-08 | 2002-06-13 | Sony Corporation | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
| US7183229B2 (en) | 2000-12-08 | 2007-02-27 | Sony Corporation | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| US4735917A (en) | Silicon-on-sapphire integrated circuits | |
| US20040087091A1 (en) | ULSI MOS with high dielectric constant gate insulator | |
| JPH0451071B2 (ja) | ||
| JPH0637317A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| US6969885B2 (en) | Non-volatile semiconductor memory device with first and second nitride insulators | |
| US6753559B2 (en) | Transistor having improved gate structure | |
| US7026203B2 (en) | Method for forming dual gate electrodes using damascene gate process | |
| JP2008514019A (ja) | 半導体デバイス及び同デバイスを形成する方法 | |
| WO2007032282A1 (ja) | 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法 | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3889816B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0590589A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05267665A (ja) | 薄膜トランジスタ | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JP3859439B2 (ja) | Ｍｏｓｆｅｔ構造の製造方法 | |
| JP2691258B2 (ja) | Ｍｉｓ型電界効果トランジスタの製法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH08162640A (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| CN117438317A (zh) | 一种SiC MOSFET器件的制造方法 | |
| JP2024171640A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06338611A (ja) | 薄膜トランジスタおよびその製造方法 |