JPH05291348A

JPH05291348A - 半導体パッケージ

Info

Publication number: JPH05291348A
Application number: JP11821492A
Authority: JP
Inventors: Masafumi Imada; 雅史今田
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 1992-04-10
Filing date: 1992-04-10
Publication date: 1993-11-05

Abstract

(57)【要約】【目的】特殊な両面パターン構造のフィルムキャリヤ
を用いることなく、一般的な片面パターン構造のフィル
ムキャリヤを用いて複数個の半導体チップを収納するこ
とができるようにする。【構成】フィルムキャリヤ単体１０の各インナーリー
ド１４、１５に半導体チップ１、２が接合される。この
フィルムキャリヤ単体１０上に、多数の接続リード３
２、３３、３４を有するフィルムキャリヤ単体３０が積
層される。接続リード３２を介してインナーリード１４
ａと１５ａとが接続され、接続リード３３を介してイン
ナーリード１４ｂとアウターリード１７ａとが接続さ
れ、接続リード３４を介してインナーリード１５ｂとア
ウターリード１６ａとが接続される。一方のフィルムキ
ャリヤ単体１０において接続不可能であった半導体チッ
プ１、２間を接続する配線等が、両面パターン構造のフ
ィルムキャリヤを用いることなく容易に可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数個の半導体チップ
を１つのパッケージ内に収納するようにした半導体パッ
ケージに係り、特にＴＡＢ方式によるマルチチップパッ
ケージとして最適な半導体パッケージに関する。

【０００２】

【従来の技術】半導体装置の実装化技術のなかで、特に
多リード化・小形高密度化の顕著なものとして、ＴＡＢ
（Tape Automated Bonding）方式が知られている。この
ＴＡＢ方式は、多数の導電性リードを絶縁性フィルム基
材上にパターン形成してなるフィルムキャリヤを用い、
それら各リードの一端部（インナーリード）を半導体チ
ップの多数の電極に接合し、各リードの他端部（アウタ
ーリード）を外部回路基板等に接続するようにしたもの
である。

【０００３】このようなＴＡＢ方式を用いて、複数個の
半導体チップを１枚のフィルムキャリヤに実装するよう
にしたマルチチップパッケージがある。このマルチチッ
プパッケージは、複数個の半導体チップを１つのパッケ
ージ内に収納することによって、パッケージ全体の小形
化が可能になるだけでなく、複数個の半導体チップ間を
相互に接続することによって、半導体装置の多機能化を
図ることができる。

【０００４】このため、マルチチップパッケージ用のフ
ィルムキャリヤにおいては、個々の半導体チップの電極
に接合されて外部接続用となるリードパターンだけでな
く、複数個の半導体チップの所定の電極どうしを相互に
接続するためのリードパターンを、フィルム基材上に形
成する必要がある。ところが、半導体チップの端子数が
増加するに伴い、複数個の半導体チップ間を接続するた
めには、複雑なクロス配線等が多くなってしまうので、
これらの配線のパターン設計及びパターン形成は非常に
難しくなっている。

【０００５】

【発明が解決しようとする課題】そこで、フィルムキャ
リヤを構成するフィルム基材の片面だけでは接続するこ
とができないリードパターンを、フィルム基材の表裏両
面にリードパターンを形成して接続するようにした両面
パターン構造のフィルムキャリヤがある。しかしなが
ら、このような特殊な両面パターン構造のフィルムキャ
リヤは、フィルム基材の両面に微細なリードパターンを
多数形成する必要があるので、製造歩留りが極めて悪
く、コストが非常に高くなり、量産がほとんど不可能で
あった。このため、フィルムキャリヤを用いたマルチチ
ップパッケージの製造は、技術的並びにコスト的な障害
が極めて多いという問題があった。

【０００６】そこで本発明は、特殊な両面パターン構造
のフィルムキャリヤを用いることなく、一般的な片面パ
ターン構造のフィルムキャリヤを用いて複数個の半導体
チップを収納することができるようにした半導体パッケ
ージを提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体パッケージは、多数の導電性リ
ードを絶縁性フィルム基材上にパターン形成してなる複
数枚のフィルムキャリヤ単体と、複数個の半導体チップ
とからなり、前記複数個の半導体チップを前記複数枚の
フィルムキャリヤ単体に選択的に実装すると共に、これ
ら複数枚のフィルムキャリヤ単体を相互に積層し、この
積層によって前記複数枚のフィルムキャリヤ単体の所定
のリードどうしを相互に接合してなるものである。

【０００８】

【作用】上記のように構成された本発明によれば、複数
個の半導体チップが選択的に実装される複数枚のフィル
ムキャリヤ単体を相互に積層することによって、１枚の
フィルムキャリヤ単体の所定のリードと他のフィルムキ
ャリヤ単体の所定のリードとが相互に接合される。これ
により、１枚のフィルムキャリヤでは接続不可能な配
線、例えば複数個の半導体チップ間を接続する配線等
が、特殊な両面パターン構造のフィルムキャリヤを用い
ることなく容易に可能となる。

【０００９】

【実施例】以下、本発明による半導体パッケージの実施
例を図面を参照して説明する。

【００１０】図１及び図２は第１実施例を示すものであ
り、一方のフィルムキャリヤ単体１０に２個の半導体チ
ップ１、２が実装され、そのフィルムキャリヤ単体１０
上に他方のフィルムキャリヤ単体３０が積層されるもの
である。

【００１１】まず、一方のフィルムキャリヤ単体１０
は、長尺テープ状のフィルム基材１１と、このフィルム
基材１１上にパターン形成された多数のリード１２、１
３とによって構成されている。フィルム基材１１にはデ
バイス孔２５、２６とアウターリード孔２７とスプロケ
ット孔２８とが形成され、デバイス孔２５、２６とアウ
ターリード孔２７との間にはサポート部２９が残存され
ている。そして、各リード１２、１３の一端はデバイス
孔２５、２６内に突出されたインナーリード１４、１５
となっており、他端はアウターリード孔２７に架橋され
たアウターリード１６、１７となっている。なお、フィ
ルム基材１１にはポリイミド樹脂等の可撓性かつ絶縁性
を有するフィルム材が用いられ、そのフィルム基材１１
に上記各孔２５〜２８等をパンチングした後、Ｃｕ箔等
の導電性金属材料をラミネートして所定パターンとなる
ようにフォトエッチングすることによって、各リード１
２、１３が一括して形成される。

【００１２】ところで、一部のインナーリード１４、１
５はサポート部２９上において接続リード１８によって
相互に接続されており、一部のインナーリード１４ａ、
１４ｂ、１５ａ、１５ｂ等はサポート部２９上において
所定長さで途切れている。また、一部のアウターリード
１６ａ、１７ａ等もサポート部２９上において所定長さ
で途切れている。即ち、本来、インナーリード１４ａは
インナーリード１５ａに接続され、インナーリード１４
ｂはアウターリード１７ａに接続され、インナーリード
１５ｂはアウターリード１６ａに接続されるべきもので
ある。しかしながら、これらを接続するリードは、他の
多数のリードに対してクロス配線になってしまうので、
途中で分断されている。

【００１３】次に、他方のフィルムキャリヤ単体３０
は、前記フィルムキャリヤ単体１０と同様に、長尺テー
プ状のフィルム基材３１と、このフィルム基材３１上に
パターン形成された多数の接続リード３２、３３、３４
とによって構成されている。フィルム基材３１には、前
記各孔２５〜２８に対応して、デバイス孔３５、３６と
アウターリード孔３７とスプロケット孔３８とが形成さ
れ、デバイス孔３５、３６とアウターリード孔３７との
間にはサポート部３９が残存されている。そして、接続
リード３２の両端３２ａ、３２ｂはデバイス孔３５、３
６内に突出され、接続リード３３の両端３３ａ、３３ｂ
はデバイス孔３５、アウターリード孔３７内に突出さ
れ、接続リード３４の両端３４ａ、３４ｂはデバイス孔
３６、アウターリード孔３７内に突出されている。

【００１４】上述のように構成された２枚のフィルムキ
ャリヤ単体１０、３０によれば、まず、半導体チップ
１、２の上面に形成された多数の電極１ａ、２ａにフィ
ルムキャリヤ単体１０の各インナーリード１４、１５が
一括ボンディングされ、それら半導体チップ１、２が各
インナーリード１４、１５に電気的に接続されかつ機械
的に保持される。なお、その接合は、各電極１ａ、２ａ
に設けられたバンプ或いは各インナーリード１４、１５
に設けられた転写バンプを介して行われる。

【００１５】そして、フィルムキャリヤ単体１０上にフ
ィルムキャリヤ単体３０が積層される。これによって、
接続リード３２を介してインナーリード１４ａとインナ
ーリード１５ａとが接続される。また、接続リード３３
を介してインナーリード１４ｂとアウターリード１７ａ
とが接続される。さらに、接続リード３４を介してイン
ナーリード１５ｂとアウターリード１６ａとが接続され
る。即ち、デバイス孔２５、２６内においてインナーリ
ード１４ａ、１５ａ上に接続リード３２の両端３２ａ、
３２ｂが接合される。また、デバイス孔２５、アウター
リード孔２７内においてインナーリード１４ｂ、アウタ
ーリード１７ａ上に接続リード３３の両端３３ａ、３３
ｂが接合される。さらに、デバイス孔２６、アウターリ
ード孔２７内においてインナーリード１５ｂ、アウター
リード１６ａ上に接続リード３４の両端３４ａ、３４ｂ
が接合される。

【００１６】このように、２枚のフィルムキャリヤ単体
１０、３０を積層することによって、一方のフィルムキ
ャリヤ単体１０において接続不可能であった、２個の半
導体チップ１、２間を接続する接続リード３２の配線、
一方の半導体チップ１側のインナーリード１４ｂを他方
の半導体チップ２側のアウターリード１７ａに接続する
接続リード３３の配線、他方の半導体チップ２側のイン
ナーリード１５ｂを一方の半導体チップ１側のアウター
リード１６ａに接続する接続リード３４の配線等が、特
殊な両面パターン構造のフィルムキャリヤを用いること
なく容易に可能となる。

【００１７】そして、２枚のフィルムキャリヤ単体１
０、３０はそれぞれ片面パターン構造であるから、両フ
ィルムキャリヤ単体１０、３０は従来の技術によって容
易に製造することができる。また、２枚のフィルムキャ
リヤ単体１０、３０の各リードを接合する際の位置決め
も、両フィルムキャリヤ単体１０、３０のスプロケット
孔２８、３８を利用する従来の技術によって容易に行う
ことができる。なお、本実施例のように、２枚のフィル
ムキャリヤ単体１０、３０を同一形状にすると、各リー
ドのパターンのみを変更すればよいので、フィルム基材
１１、３１の共通化を図ることができる。また、本実施
例のように、各リードの接合をデバイス孔２５、２６内
及びアウターリード孔２７内において行うようにする
と、インナーリード１４ａ、１４ｂ、１５ａ、１５ｂ、
アウターリード１６ａ、１７ａ等を接合部として利用す
ることができるので、各リードに特別な接合部を設ける
必要がない。

【００１８】ところで、２枚のフィルムキャリヤ単体１
０、３０は各リードの接合によって部分的に固定される
が、図１に示すように、フィルムキャリヤ単体３０のア
ウターリード孔３７のコーナー部等に複数のダミーのア
ウターリード４０を形成し、両フィルムキャリヤ単体１
０、３０の積層時に、各アウターリード４０をフィルム
キャリヤ単体１０の各アウターリード１６、１７上に接
合するように構成してもよい。なお、この場合の各アウ
ターリード４０は、サポート部３９の支持用としても機
能する。また、２枚のフィルムキャリヤ単体１０、３０
を接着剤によって相互に接着してもよい。なお、フィル
ムキャリヤ単体１０に半導体チップ１、２をボンディン
グするのは、２枚のフィルムキャリヤ１０、３０を積層
する前または後のいずれでもよく、さらに積層と同時で
もよい。

【００１９】以上のように、２枚のフィルムキャリヤ単
体１０、３０が積層され、かつ２個の半導体チップ１、
２が実装されることによって、図２に示すように、マル
チチップタイプの半導体パッケージ５０が完成する。そ
して、完成した半導体パッケージ５０は、各アウターリ
ード１６、１７の外端がカットされてフィルム基材１
１、３１の外周部から切り離される。なお、必要に応じ
て、各アウターリード１６、１７が露出するように半導
体チップ１、２が樹脂モールド５１によって樹脂封止さ
れ、各アウターリード１６、１７がガルウイング状に成
形される。

【００２０】次に、図３は第２実施例を示すものであ
り、一方のフィルムキャリヤ単体６０に半導体チップ１
が実装され、他方のフィルムキャリヤ単体７０に半導体
チップ２が実装されて、一方のフィルムキャリヤ単体６
０上に他方のフィルムキャリヤ単体７０が積層されるも
のである。

【００２１】半導体チップ１は、フィルム基材６１に形
成されたデバイス孔６２内においてインナーリード６３
ａ、６３ｂに接合され、半導体チップ２は、フィルム基
材７１に形成されたデバイス孔７２内においてインナー
リード７３ａ、７３ｂに接合されている。なお、フィル
ム基材６１にはデバイス孔６４が形成され、このデバイ
ス孔６４がフィルム基材７１のデバイス孔７２に重合さ
れている。そして、フィルムキャリヤ単体６０上にフィ
ルムキャリヤ単体７０が積層され、フィルムキャリヤ単
体６０のインナーリード６３ａ、６３ｂ、アウターリー
ド６５上に、それぞれフィルムキャリヤ単体７０の接続
リード７４、インナーリード７３ａ、７３ｂが接合され
ている。なお、フィルム基材７１には接合用の開孔部７
５が形成され、この開孔部７５内のリード接合部７６に
よって、インナーリード７３ａがインナーリード６３ｂ
に接合されている。これにより、半導体パッケージ５０
が完成し、必要に応じて、前述と同様に樹脂モールド５
１が成形される。

【００２２】この第２実施例の半導体パッケージ５０に
よれば、インナーリード６３ｂ及び７３ａを介して一方
の半導体チップ１と他方の半導体チップ２との間が接続
される。また、インナーリード７３ｂを介して他方の半
導体チップ２が一方のアウターリード６５に接続され
る。さらに、インナーリード６３ａ及び接続リード７４
を介して一方の半導体チップ１が他方の半導体チップ２
或いは一方のアウターリードに接続される。そして、こ
の例によれば、２枚のフィルムキャリヤ単体６０、７０
にそれぞれ１個の半導体チップ１、２が実装されるの
で、各々のフィルムキャリヤ単体６０、７０における各
リードのパターンの設計自由度を大きくとることができ
る。また、半導体チップ２が配置されるデバイス孔６
４、７２を重合させることによって、半導体パッケージ
５０全体の薄型化を図ることができる。

【００２３】次に、図４は第３実施例を示すものであ
り、一方のフィルムキャリヤ単体８０上に他方のフィル
ムキャリヤ単体９０が積層され、このフィルムキャリヤ
単体９０に２個の半導体チップ１、２が実装されるもの
である。

【００２４】一方のフィルムキャリヤ単体８０は、ほぼ
正方形状（例えば２０mm角）をなすフィルム基材８１上
に、多数のアウターリード８２ａ、８２ｂと多数の接続
リード８３ａ、８３ｂ等が形成されている。なお、この
フィルム基材８１は特に開孔部がない平板状のものであ
る。他方のフィルムキャリヤ単体９０は、フィルム基材
９１上に多数のインナーリード９２ａ、９２ｂ、９３
ａ、９３ｂ等が形成されている。そして、フィルムキャ
リヤ単体８０上にフィルムキャリヤ単体９０が積層さ
れ、フィルムキャリヤ単体８０のアウターリード８２
ａ、８２ｂ、接続リード８３ａ上に、フィルムキャリヤ
単体９０のインナーリード９２ａ、９３ｂ、９２ｂ及び
９３ａが接合されている。なお、９５及び９７は、フィ
ルム基材９１に形成された開孔部９４及び９６内のリー
ド接合部である。これにより、半導体パッケージ５０が
完成し、必要に応じて、前述と同様に樹脂モールド５１
が成形される。

【００２５】この第３実施例の半導体パッケージ５０に
よれば、接続リード８３ａを介してインナーリード９２
ｂと９３ａとが接続されて半導体チップ１、２の間が接
続される。また、インナーリード９２ａ、９３ｂを介し
て半導体１、２がアウターリード８２ａ、８２ｂに接続
される。そして、この例によれば、半導体チップ１、２
が実装されるフィルムキャリヤ単体９０の各リードのパ
ターンを、半導体チップ１、２の仕様にかかわらず一定
としておき、これら半導体チップ１、２の仕様に応じ
て、フィルムキャリヤ単体８０の各リードのパターンを
変更すればよいので、フィルムキャリヤ単体９０の共通
化を図ることができる。

【００２６】以上、本発明の実施例に付き説明したが、
本発明は上記実施例に限定されることなく、本発明の技
術的思想に基づいて各種の有効な変更並びに応用が可能
である。例えば、実施例では２枚のフィルムキャリヤ単
体を積層する構成を示したが、３枚以上のフィルムキャ
リヤ単体を積層することも可能である。また、フィルム
キャリヤ単体に他のフィルムキャリヤ単体を部分的に積
層してもよい。さらに、１枚のフィルムキャリヤ単体に
何個の半導体チップを実装してもよく、全体の半導体チ
ップの個数はいくつでもよい。

【００２７】

【発明の効果】以上説明したように、本発明によれば、
複数個の半導体チップが選択的に実装される複数枚のフ
ィルムキャリヤ単体を相互に積層して、１枚のフィルム
キャリヤ単体の所定のリードと他のフィルムキャリヤ単
体の所定のリードとを相互に接合することによって、１
枚のフィルムキャリヤでは複雑なクロス配線等となって
接続不可能であった配線、例えば複数個の半導体チップ
間を接続する配線等が、特殊な両面パターン構造のフィ
ルムキャリヤを用いることなく容易に可能となる。従っ
て、技術的並びにコスト的に問題のある両面パターン構
造のフィルムキャリヤを用いることなく、従来の技術に
より得られる片面パターン構造のフィルムキャリヤによ
って、複数個の半導体チップを１つのパッケージ内に収
納するマルチチップパッケージを容易かつ安価に製造す
ることができる。

【図面の簡単な説明】

【図１】本発明による半導体パッケージの第１実施例に
おける分解斜視図である。

【図２】上記第１実施例における要部の断面図である。

【図３】本発明による半導体パッケージの第２実施例に
おける要部の断面図である。

【図４】本発明による半導体パッケージの第３実施例に
おける要部の断面図である。

【符号の説明】

１、２半導体チップ１０、３０フィルムキャリヤ単体１１、３１フィルム基材１２、１３リード１４、１４ａ、１４ｂ、１５、１５ａ、１５ｂインナ
ーリード１６、１６ａ、１７、１７ａアウターリード２５、２６、３５、３６デバイス孔２７、３７アウターリード孔２９、３９サポート部３２、３３、３４接続リード５０半導体パッケージ６０、７０フィルムキャリヤ単体６１、７１フィルム基材６２、６４、７２デバイス孔６３ａ、６３ｂ、７３ａ、７３ｂインナーリード６５アウターリード７４接続リード７６リード接合部８０、９０フィルムキャリヤ単体８１、９１フィルム基材８２ａ、８２ｂアウターリード８３ａ、８３ｂ接続リード９２ａ、９２ｂ、９３ａ、９３ｂインナーリード９５、９７リード接合部

Claims

【特許請求の範囲】

【請求項１】多数の導電性リードを絶縁性フィルム基
材上にパターン形成してなる複数枚のフィルムキャリヤ
単体と、複数個の半導体チップとからなり、前記複数個
の半導体チップを前記複数枚のフィルムキャリヤ単体に
選択的に実装すると共に、これら複数枚のフィルムキャ
リヤ単体を相互に積層し、この積層によって前記複数枚
のフィルムキャリヤ単体の所定のリードどうしを相互に
接合してなる半導体パッケージ。
【請求項２】前記所定のリードどうしの接合によっ
て、１枚のフィルムキャリヤ単体において分断されてい
るリードを他のフィルムキャリヤ単体のリードを介して
接続したことを特徴とする請求項１記載の半導体パッケ
ージ。
【請求項３】前記所定のリードどうしの接合によっ
て、１枚のフィルムキャリヤ単体のリードを他のフィル
ムキャリヤ単体のリードに接続したことを特徴とする請
求項１記載の半導体パッケージ。
【請求項４】前記接続されたリードが、複数個の半導
体チップの間を接続するためのリードであることを特徴
とする請求項２または３記載の半導体パッケージ。
【請求項５】前記接続されたリードが、半導体チップ
と外部接続用リードとの間を接続するためのリードであ
ることを特徴とする請求項２または３記載の半導体パッ
ケージ。
【請求項６】半導体チップを配置するために前記フィ
ルム基材に形成されたデバイス孔内において、前記所定
のリードどうしを接合したことを特徴とする請求項４ま
たは５記載の半導体パッケージ。
【請求項７】外部接続用リードを設けるために前記フ
ィルム基材に形成されたリード孔内において、前記所定
のリードどうしを接合したことを特徴とする請求項５記
載の半導体パッケージ。
【請求項８】半導体チップを配置するためのデバイス
孔を、それぞれ前記複数枚のフィルムキャリヤ単体のフ
ィルム基材に重合するように形成したことを特徴とする
請求項１記載の半導体パッケージ。