JPH05291752A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JPH05291752A JPH05291752A JP9510792A JP9510792A JPH05291752A JP H05291752 A JPH05291752 A JP H05291752A JP 9510792 A JP9510792 A JP 9510792A JP 9510792 A JP9510792 A JP 9510792A JP H05291752 A JPH05291752 A JP H05291752A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit board
- layer
- multilayer
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011521 glass Substances 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 238000010304 firing Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 3
- 229920000620 organic polymer Polymers 0.000 claims description 2
- 239000002491 polymer binding agent Substances 0.000 claims description 2
- 239000000843 powder Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 239000002241 glass-ceramic Substances 0.000 abstract description 7
- 230000007261 regionalization Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】片側表面に厚膜回路形成されたガラスセラミッ
ク製多層回路基板の焼成時における反りを防ぐ。 【構成】片側の膜厚回路形成面４に厚膜印刷焼成して導
体パターン２及び絶縁ガラスパターン３を形成したガラ
スセラミック製の多層回路基板１において、もう一方の
表面のダミーパターン形成面５に少なくとも１層の絶縁
ガラスパターン３あるいは少なくとも１層の導体パター
ン２が厚膜印刷焼成されている。
ク製多層回路基板の焼成時における反りを防ぐ。 【構成】片側の膜厚回路形成面４に厚膜印刷焼成して導
体パターン２及び絶縁ガラスパターン３を形成したガラ
スセラミック製の多層回路基板１において、もう一方の
表面のダミーパターン形成面５に少なくとも１層の絶縁
ガラスパターン３あるいは少なくとも１層の導体パター
ン２が厚膜印刷焼成されている。
Description
【０００１】
【産業上の利用分野】本発明は片側表面に膜厚回路形成
されたガラスセラミック製の多層回路基板の構造に関す
る。
されたガラスセラミック製の多層回路基板の構造に関す
る。
【０００２】
【従来の技術】従来、この種の多層回路基板は、図２に
示されるように、積層焼成したガラスセラミック製の多
層回路基板１１上の片側表面の厚膜回路形成面４に導体
パターン２及び絶縁ガラスパターン３等で厚膜回路を形
成していた。
示されるように、積層焼成したガラスセラミック製の多
層回路基板１１上の片側表面の厚膜回路形成面４に導体
パターン２及び絶縁ガラスパターン３等で厚膜回路を形
成していた。
【０００３】
【発明が解決しようとする課題】従来、この種の多層回
路基板は、ガラスセラミック系のため、表面に厚膜回路
を焼成で形成する際、基材が軟化するため、収縮率の差
等から反りが発生していた。そのため放熱板等のはり合
せ後あるいは端子取付後等に寸法ばらつきが出る等の問
題があった。
路基板は、ガラスセラミック系のため、表面に厚膜回路
を焼成で形成する際、基材が軟化するため、収縮率の差
等から反りが発生していた。そのため放熱板等のはり合
せ後あるいは端子取付後等に寸法ばらつきが出る等の問
題があった。
【０００４】
【課題を解決するための手段】本発明は、セラミックお
よびガラスの粉体と有機高分子結合剤を主たる成分とし
た絶縁体シート上に印刷により回路パターンを形成し積
層焼成して形成される多層基板の片側表面に導体及び絶
縁ガラスを厚膜印刷焼成してパターンが形成された多層
回路基板において、前記多層基板のもう一方の表面に少
なくとも１層の絶縁ガラスパターンと少なくとも１層の
導体パターンの両方が厚膜印刷焼成されており、あるい
は前記多層基板のもう一方の表面に少なくとも１層の絶
縁ガラスパターンもしくは少なくとも１層の導体パター
ンのいずれか一方が厚膜印刷焼成されていてもよい。
よびガラスの粉体と有機高分子結合剤を主たる成分とし
た絶縁体シート上に印刷により回路パターンを形成し積
層焼成して形成される多層基板の片側表面に導体及び絶
縁ガラスを厚膜印刷焼成してパターンが形成された多層
回路基板において、前記多層基板のもう一方の表面に少
なくとも１層の絶縁ガラスパターンと少なくとも１層の
導体パターンの両方が厚膜印刷焼成されており、あるい
は前記多層基板のもう一方の表面に少なくとも１層の絶
縁ガラスパターンもしくは少なくとも１層の導体パター
ンのいずれか一方が厚膜印刷焼成されていてもよい。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の実施例を示し、（ａ），（ｂ），
（ｃ）はそれぞれ第１，第２，第３の実施例の断面図で
ある。
る。図１は本発明の実施例を示し、（ａ），（ｂ），
（ｃ）はそれぞれ第１，第２，第３の実施例の断面図で
ある。
【０００６】図１（ａ）に示す第１の実施例において、
積層焼成したガラスセラミック製の多層回路基板１上の
片側表面の厚膜回路形成面４に導体パターン２及び絶縁
ガラスパターン３等で厚膜回路を形成する際、もう一方
の表面であるダミーパターン形成面５にも導体パターン
２と絶縁ガラスパターン３の両方でダミーの厚膜パター
ンを印刷焼成する。これにより焼成による両面の収縮率
の差をバランスさせ、多層回路基板１の反りの発生を抑
えることができる。
積層焼成したガラスセラミック製の多層回路基板１上の
片側表面の厚膜回路形成面４に導体パターン２及び絶縁
ガラスパターン３等で厚膜回路を形成する際、もう一方
の表面であるダミーパターン形成面５にも導体パターン
２と絶縁ガラスパターン３の両方でダミーの厚膜パター
ンを印刷焼成する。これにより焼成による両面の収縮率
の差をバランスさせ、多層回路基板１の反りの発生を抑
えることができる。
【０００７】図１（ｂ）及び（ｃ）に示す第２及び第３
の実施例では、ダミーパターン形成面５にそれぞれ導体
パターン２のみ、もしくは絶縁ガラスパターン３のみで
ダミーの厚膜パターンを印刷焼成し、多層回路基板１の
反りの発生を少なくしている。なお上述した実施例で
は、ダミーパターン形成面５に焼成する導体パターン２
及び絶縁ガラスパターン３を１層と例示したが、これに
限らず２層以上を焼成してもよい。
の実施例では、ダミーパターン形成面５にそれぞれ導体
パターン２のみ、もしくは絶縁ガラスパターン３のみで
ダミーの厚膜パターンを印刷焼成し、多層回路基板１の
反りの発生を少なくしている。なお上述した実施例で
は、ダミーパターン形成面５に焼成する導体パターン２
及び絶縁ガラスパターン３を１層と例示したが、これに
限らず２層以上を焼成してもよい。
【０００８】
【発明の効果】以上説明したように本発明は、ガラスセ
ラミック製の多層回路基板の両側表面に膜厚印刷パター
ンを形成することにより、反りの少ない基板を形成する
ことができる。
ラミック製の多層回路基板の両側表面に膜厚印刷パター
ンを形成することにより、反りの少ない基板を形成する
ことができる。
【図１】本発明の多層回路基板を示し、（ａ），
（ｂ），（ｃ）はそれぞれ第１，第２，第３の実施例の
断面図である。
（ｂ），（ｃ）はそれぞれ第１，第２，第３の実施例の
断面図である。
【図２】従来の多層回路基板の一例の断面図である。
１，１１ 多層回路基板 ２ 導体パターン ３ 絶縁ガラスパターン ４ 厚膜回路形成面 ５ ダミーパターン形成面
Claims (2)
- 【請求項１】 セラミックおよびガラスの粉体と有機高
分子結合剤を主たる成分とした絶縁体シート上に印刷に
より回路パターンを形成し積層焼成して形成される多層
基板の片側表面に導体及び絶縁ガラスを厚膜印刷焼成し
てパターンが形成された多層回路基板において、前記多
層基板のもう一方の表面に少なくとも１層の絶縁ガラス
パターンと少なくとも１層の導体パターンの両方が厚膜
印刷焼成されていることを特徴とする多層回路基板。 - 【請求項２】 前記多層基板のもう一方の表面に少なく
とも１層の絶縁ガラスパターンもしくは少なくとも１層
の導体パターンのいずれか一方が厚膜印刷焼成されてい
ることを特徴とする請求項１記載の多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9510792A JPH05291752A (ja) | 1992-04-15 | 1992-04-15 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9510792A JPH05291752A (ja) | 1992-04-15 | 1992-04-15 | 多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291752A true JPH05291752A (ja) | 1993-11-05 |
Family
ID=14128645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9510792A Withdrawn JPH05291752A (ja) | 1992-04-15 | 1992-04-15 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291752A (ja) |
-
1992
- 1992-04-15 JP JP9510792A patent/JPH05291752A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0631303B1 (en) | Method for fabricating multilayer circuits | |
| JPH06232005A (ja) | Ｌｃ複合部品 | |
| JPH05291752A (ja) | 多層回路基板 | |
| JPH02177391A (ja) | 厚膜印刷多層配線基板 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JPH04125990A (ja) | 多層セラミックス回路基板およびその製造方法 | |
| JPH06283380A (ja) | コンデンサ内蔵セラミック多層回路板の製法 | |
| JPH01298796A (ja) | 混成集積回路 | |
| JP2001257473A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH06252556A (ja) | 多層セラミック基板 | |
| JPH04219993A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2737652B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0563365A (ja) | 焼結多層基板の構造 | |
| JPH0563373A (ja) | 電力用ハイブリツドｉｃの構造 | |
| JPH0423812B2 (ja) | ||
| JPH07273447A (ja) | セラミック回路基板及びその製造方法 | |
| JPH0727989B2 (ja) | セラミックパッケージ型半導体装置の製造方法 | |
| JPH04221886A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPH05110257A (ja) | 多層配線基板 | |
| JPH04356997A (ja) | 多層配線基板の製造方法 | |
| JPH0817674A (ja) | 積層セラミック部品 | |
| JPH02252289A (ja) | セラミック多層配線基板およびその製造方法 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JPH02123793A (ja) | セラミック多層基板 | |
| JPS6049588B2 (ja) | セラミック多層プリント板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |