JPH06252556A - 多層セラミック基板 - Google Patents
多層セラミック基板Info
- Publication number
- JPH06252556A JPH06252556A JP3543793A JP3543793A JPH06252556A JP H06252556 A JPH06252556 A JP H06252556A JP 3543793 A JP3543793 A JP 3543793A JP 3543793 A JP3543793 A JP 3543793A JP H06252556 A JPH06252556 A JP H06252556A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- ceramic substrate
- green sheets
- multilayer ceramic
- per unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 積層する複数枚のグリーンシートの各々にお
ける単位面積当りのパターン占有率及び全グリーンシー
トの単位面積当りのパターン占有率を一定にし、焼成時
の収縮による多層セラミック基板の縦または横方向の歪
み及び厚さ方向の反りを防止する。 【構成】 所望の回路パターンとは独立した回路パター
ンを設けることにより、あるいは所望の回路パターンを
故意に太く或は細くすることにより、積層する各グリー
ンシート上の単位面積当りのパターン占有率を一定にし
た多層セラミック基板。また所望の回路パターンとは独
立した回路パターンを設けることにより、あるいは所望
の回路パターンを故意に太く或は細くすることにより、
積層する全グリーンシートの単位面積当りのパターン占
有率を等しくした多層セラミック基板。 【効果】 焼成時の収縮によるグリーンシートの各々の
縦又は横方向の歪み及び多層セラミック基板の厚さ方向
の反りを防止することができる。
ける単位面積当りのパターン占有率及び全グリーンシー
トの単位面積当りのパターン占有率を一定にし、焼成時
の収縮による多層セラミック基板の縦または横方向の歪
み及び厚さ方向の反りを防止する。 【構成】 所望の回路パターンとは独立した回路パター
ンを設けることにより、あるいは所望の回路パターンを
故意に太く或は細くすることにより、積層する各グリー
ンシート上の単位面積当りのパターン占有率を一定にし
た多層セラミック基板。また所望の回路パターンとは独
立した回路パターンを設けることにより、あるいは所望
の回路パターンを故意に太く或は細くすることにより、
積層する全グリーンシートの単位面積当りのパターン占
有率を等しくした多層セラミック基板。 【効果】 焼成時の収縮によるグリーンシートの各々の
縦又は横方向の歪み及び多層セラミック基板の厚さ方向
の反りを防止することができる。
Description
【０００１】
【産業上の利用分野】この発明は、電子部品を実装して
電子回路を構成するための基板として使用される多層セ
ラミック基板に関するものである。
電子回路を構成するための基板として使用される多層セ
ラミック基板に関するものである。
【０００２】
【従来の技術】多層セラミック基板は、数十層もの高多
層化が可能、熱伝導性が高い、熱膨張系数が小さいため
シリコンチップの直接実装に有利、などの理由でコンピ
ュータの実装基板やハイブリッドＩＣの基板として多く
使用されている。セラミック基板の多層化の方法には、
グリーンシート上に導体ペーストとアルミナを交互に印
刷し、焼成するグリーンシート印刷法と、回路パターン
を印刷したグリーンシートを積み重ね熱圧着した後焼成
するグリーンシート積層法とがある。前記グリーンシー
ト印刷法では、回路パターンの厚みによる段差が上層に
なるほど大きくなってくるため、実用層数の限界が低
い。この問題を解決した多層化方法が、前記グリーンシ
ート積層法である。グリーンシート積層法は、絶縁層を
厚くできるので耐圧が高く、寄生容量が小さい。また、
回路パターンの厚みによる段差が少なく理論的には層数
の制限がない、工程が自動化に適しているため量産に向
いている、などの利点がある。
層化が可能、熱伝導性が高い、熱膨張系数が小さいため
シリコンチップの直接実装に有利、などの理由でコンピ
ュータの実装基板やハイブリッドＩＣの基板として多く
使用されている。セラミック基板の多層化の方法には、
グリーンシート上に導体ペーストとアルミナを交互に印
刷し、焼成するグリーンシート印刷法と、回路パターン
を印刷したグリーンシートを積み重ね熱圧着した後焼成
するグリーンシート積層法とがある。前記グリーンシー
ト印刷法では、回路パターンの厚みによる段差が上層に
なるほど大きくなってくるため、実用層数の限界が低
い。この問題を解決した多層化方法が、前記グリーンシ
ート積層法である。グリーンシート積層法は、絶縁層を
厚くできるので耐圧が高く、寄生容量が小さい。また、
回路パターンの厚みによる段差が少なく理論的には層数
の制限がない、工程が自動化に適しているため量産に向
いている、などの利点がある。
【０００３】図５はグリーンシート積層法によって形成
された従来の多層セラミック基板の未焼成の積層構造を
示す断面図で、グリーンシート１ａ，１ｂ，１ｃ、１ｄ
の４枚で４層構造の多層セラミック基板２を構成した例
である。グリーンシート１ａ〜１ｄにはそれぞれ回路パ
ターン３ａ〜３ｄ及び４ｂ〜４ｄが形成してあり、グリ
ーンシート１ａ〜１ｃの回路パターン３ａ〜３ｃ及び４
ｂ〜４ｃは多層セラミック基板２の内部にある内層パタ
ーンであり、グリーンシート１ｄにおける回路パターン
３ｄ，４ｄは部品取付け用のパッドパターンを含む。ま
た、５ｂ〜５ｄはグリーンシート１ａ〜１ｄの回路パタ
ーン３ａ〜３ｄ、４ｂ〜４ｄの間の導通が可能となるよ
う導体を埋めたバイアホールであり、バイアホール５ｂ
〜５ｄにより、回路パターン３ａ〜３ｄ，４ｂ〜４ｄが
立体的に相互接続され、多層セラミック基板２が全体と
して１つの回路を構成するものである。
された従来の多層セラミック基板の未焼成の積層構造を
示す断面図で、グリーンシート１ａ，１ｂ，１ｃ、１ｄ
の４枚で４層構造の多層セラミック基板２を構成した例
である。グリーンシート１ａ〜１ｄにはそれぞれ回路パ
ターン３ａ〜３ｄ及び４ｂ〜４ｄが形成してあり、グリ
ーンシート１ａ〜１ｃの回路パターン３ａ〜３ｃ及び４
ｂ〜４ｃは多層セラミック基板２の内部にある内層パタ
ーンであり、グリーンシート１ｄにおける回路パターン
３ｄ，４ｄは部品取付け用のパッドパターンを含む。ま
た、５ｂ〜５ｄはグリーンシート１ａ〜１ｄの回路パタ
ーン３ａ〜３ｄ、４ｂ〜４ｄの間の導通が可能となるよ
う導体を埋めたバイアホールであり、バイアホール５ｂ
〜５ｄにより、回路パターン３ａ〜３ｄ，４ｂ〜４ｄが
立体的に相互接続され、多層セラミック基板２が全体と
して１つの回路を構成するものである。
【０００４】図６は図５に示したものの層構成を示す斜
視図で、グリーンシート１ａ〜１ｄは、それぞれ必要な
位置に回路パターン３ａ〜３ｄ及び４ｂ〜４ｄとバイア
ホール５ｂ〜５ｄを形成し、乾燥させたものである。グ
リーンシート１ａ〜１ｄはそれぞれ、まず、バイアホー
ル５ｂ〜５ｄのための貫通孔を開け、次に、導体ペース
トを用いて、スクリーン印刷法等によって、回路パター
ン３ａ〜３ｄ、４ｂ〜４ｄを形成すると共に、貫通孔に
導体ペーストを充填し、バイアホール５ｂ〜５ｄを形成
するという工程で製作する。このように、別々に製作し
たグリーンシート１ａ〜１ｄの回路パターン３ａ〜３
ｄ、４ｂ〜４ｃ及びバイアホール５ｂ〜５ｄの位置を合
わせて積み重ね、室温〜１００℃の範囲の温度下で全面
を均等に加圧し、グリーンシート１ａ〜１ｄにおいて、
それぞれ当接する境界面を圧着する。その後、焼成によ
り圧着したグリーンシート１ａ〜１ｄを融合、一体化
し、多層セラミック基板を製作する。
視図で、グリーンシート１ａ〜１ｄは、それぞれ必要な
位置に回路パターン３ａ〜３ｄ及び４ｂ〜４ｄとバイア
ホール５ｂ〜５ｄを形成し、乾燥させたものである。グ
リーンシート１ａ〜１ｄはそれぞれ、まず、バイアホー
ル５ｂ〜５ｄのための貫通孔を開け、次に、導体ペース
トを用いて、スクリーン印刷法等によって、回路パター
ン３ａ〜３ｄ、４ｂ〜４ｄを形成すると共に、貫通孔に
導体ペーストを充填し、バイアホール５ｂ〜５ｄを形成
するという工程で製作する。このように、別々に製作し
たグリーンシート１ａ〜１ｄの回路パターン３ａ〜３
ｄ、４ｂ〜４ｃ及びバイアホール５ｂ〜５ｄの位置を合
わせて積み重ね、室温〜１００℃の範囲の温度下で全面
を均等に加圧し、グリーンシート１ａ〜１ｄにおいて、
それぞれ当接する境界面を圧着する。その後、焼成によ
り圧着したグリーンシート１ａ〜１ｄを融合、一体化
し、多層セラミック基板を製作する。
【０００５】図７は図６の多層セラミック基板２を焼成
した時のグリーンシート１ｄを示す平面図である。従来
の多層セラミック基板では、例えば、図６のグリーンシ
ート１ｄのようにグリーンシートの回路パターン形成可
能領域の一部に回路パターンの配置が偏っている場合、
これを積層し、焼成すると回路パターンとグリーンシー
トの焼成時の収縮率の違いにより、図７のようにグリー
ンシートの縦又は横方向に歪みが発生し易い。
した時のグリーンシート１ｄを示す平面図である。従来
の多層セラミック基板では、例えば、図６のグリーンシ
ート１ｄのようにグリーンシートの回路パターン形成可
能領域の一部に回路パターンの配置が偏っている場合、
これを積層し、焼成すると回路パターンとグリーンシー
トの焼成時の収縮率の違いにより、図７のようにグリー
ンシートの縦又は横方向に歪みが発生し易い。
【０００６】図８は図５の多層セラミック基板２を焼成
したものを示す断面図である。従来の多層セラミック基
板では、例えば図５の多層セラミック基板のように一部
のグリーンシートに回路パターンの配置が偏っている場
合、これを焼成すると、回路パターンとグリーンシート
の焼成時の収縮率の違いにより、図８のように多層セラ
ミック基板の厚さ方向に反りが発生し易い。
したものを示す断面図である。従来の多層セラミック基
板では、例えば図５の多層セラミック基板のように一部
のグリーンシートに回路パターンの配置が偏っている場
合、これを焼成すると、回路パターンとグリーンシート
の焼成時の収縮率の違いにより、図８のように多層セラ
ミック基板の厚さ方向に反りが発生し易い。
【０００７】
【発明が解決しようとする課題】上記のような多層セラ
ミック基板２では、グリーンシート１ａ〜１ｄの各々に
おける回路パターン３ａ〜３ｄ、４ｂ〜４ｄの配置が偏
り、グリーンシートのパターン形成可能領域の一部に回
路パターンが集中し、他の部分は回路パターンが全くな
いというように単位面積当りのパターン占有率は位置に
より全く異なっている。このような回路パターンを形成
したグリーンシートを積層し、焼成すると、焼成時の収
縮率が回路パターン材料よりもグリーンシートの方がは
るかに大きいため、多層セラミック基板を構成する各々
のグリーンシート縦または横方向に扇状の歪みが発生す
るという問題がある。
ミック基板２では、グリーンシート１ａ〜１ｄの各々に
おける回路パターン３ａ〜３ｄ、４ｂ〜４ｄの配置が偏
り、グリーンシートのパターン形成可能領域の一部に回
路パターンが集中し、他の部分は回路パターンが全くな
いというように単位面積当りのパターン占有率は位置に
より全く異なっている。このような回路パターンを形成
したグリーンシートを積層し、焼成すると、焼成時の収
縮率が回路パターン材料よりもグリーンシートの方がは
るかに大きいため、多層セラミック基板を構成する各々
のグリーンシート縦または横方向に扇状の歪みが発生す
るという問題がある。
【０００８】また、上記のような多層セラミック基板２
では、グリーンシート１ａ〜１ｄのうち一部のグリーン
シートに回路パターンが集中し、他のグリーンシートは
回路パターンがほとんどないというように、単位面積当
りのパターン占有率は各グリーンシートにより全く異な
っている。このようなグリーンシートを積層し、焼成す
ると、上記と同様の理由で、多層セラミック基板の厚さ
方向に反りが発生するという問題がある。
では、グリーンシート１ａ〜１ｄのうち一部のグリーン
シートに回路パターンが集中し、他のグリーンシートは
回路パターンがほとんどないというように、単位面積当
りのパターン占有率は各グリーンシートにより全く異な
っている。このようなグリーンシートを積層し、焼成す
ると、上記と同様の理由で、多層セラミック基板の厚さ
方向に反りが発生するという問題がある。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、焼成時の収縮による多層セラミッ
ク基板の長さ方向の歪みあるいは厚さ方向の反りを防止
できる構造の多層セラミック基板を得ることを目的とす
る。
めになされたもので、焼成時の収縮による多層セラミッ
ク基板の長さ方向の歪みあるいは厚さ方向の反りを防止
できる構造の多層セラミック基板を得ることを目的とす
る。
【００１０】
【課題を解決するための手段】この発明は、積層する複
数枚のグリーンシートの各々のパターン形成可能領域
で、所望の回路パターンが形成されてない部分に、この
回路パターンとは独立した回路パターンを設けることに
より、各グリーンシートごとに単位面積当りの回路パタ
ーン占有率をそれぞれ一定にしたものである。
数枚のグリーンシートの各々のパターン形成可能領域
で、所望の回路パターンが形成されてない部分に、この
回路パターンとは独立した回路パターンを設けることに
より、各グリーンシートごとに単位面積当りの回路パタ
ーン占有率をそれぞれ一定にしたものである。
【００１１】また、前記と同様にグリーンシートの各々
のパターン形成可能領域で、所望の回路パターンの一部
を、故意に太くあるいは細く設けることにより、各グリ
ーンシートごとに単位面積当りの回路パターン占有率を
それぞれ一定にしたものである。
のパターン形成可能領域で、所望の回路パターンの一部
を、故意に太くあるいは細く設けることにより、各グリ
ーンシートごとに単位面積当りの回路パターン占有率を
それぞれ一定にしたものである。
【００１２】また、積層する複数枚のグリーンシートに
ついて、所望の回路パターンが形成されてない部分に、
この回路パターンとは独立した回路パターンを設けるこ
とにより、全てのグリーンシートの単位面積当りの回路
パターン占有率を等しく、一定にしたものである。
ついて、所望の回路パターンが形成されてない部分に、
この回路パターンとは独立した回路パターンを設けるこ
とにより、全てのグリーンシートの単位面積当りの回路
パターン占有率を等しく、一定にしたものである。
【００１３】また、前記と同様にグリーンシートの全て
について、所望の回路パターンの一部を故意に太くある
いは細く設けることにより、全てのグリーンシートの単
位面積当りの回路パターン占有率を等しく、一定にした
ものである。
について、所望の回路パターンの一部を故意に太くある
いは細く設けることにより、全てのグリーンシートの単
位面積当りの回路パターン占有率を等しく、一定にした
ものである。
【００１４】
【作用】この発明においては、積層するグリーンシート
の各々の単位面積当りのパターン占有率が一定なので、
各グリーンシートを積層し、焼成しても、回路パターン
材料とグリーンシートの焼成時の収縮率の違いによる各
々のグリーンシートの縦または横方向の歪みを防止する
ことができる。
の各々の単位面積当りのパターン占有率が一定なので、
各グリーンシートを積層し、焼成しても、回路パターン
材料とグリーンシートの焼成時の収縮率の違いによる各
々のグリーンシートの縦または横方向の歪みを防止する
ことができる。
【００１５】また、積層するグリーンシートの全てにつ
いても単位面積当りのパターン占有率が等しく、一定な
ので、各グリーンシートを積層し、焼成しても、回路パ
ターン材料とグリーンシートの焼成時の収縮率の違いに
よる多層セラミック基板の厚さ方向の反りを防止するこ
とができる。
いても単位面積当りのパターン占有率が等しく、一定な
ので、各グリーンシートを積層し、焼成しても、回路パ
ターン材料とグリーンシートの焼成時の収縮率の違いに
よる多層セラミック基板の厚さ方向の反りを防止するこ
とができる。
【００１６】
【実施例】実施例１．図１はこの発明一実施例を示す平
面図で、積層する複数枚のグリーンシートの内の一枚を
表わしており、従来の技術における図６のグリーンシー
ト１ｄを例としたものである。１ｄはグリーンシート、
３ｄ、４ｄはグリーンシート１ｄ上に形成した所望の回
路パターンである。６ｄはグリーンシート１ｄにおける
単位面積当りのパターン占有率を一定にするために、所
望の回路パターンの３ｄ、４ｄが配置されてない部分に
形成した回路パターンであり、回路パターン３ｄ、４ｄ
とは独立している。この実施例では、回路パターン６ｄ
を設け、グリーンシート１ｄにおける単位面積当りのパ
ターン占有率を一定にすることにより、回路パターンと
グリーンシートの焼成時の収縮率の違いによるグリーン
シートの縦または横方向の歪みを防止することができ
る。
面図で、積層する複数枚のグリーンシートの内の一枚を
表わしており、従来の技術における図６のグリーンシー
ト１ｄを例としたものである。１ｄはグリーンシート、
３ｄ、４ｄはグリーンシート１ｄ上に形成した所望の回
路パターンである。６ｄはグリーンシート１ｄにおける
単位面積当りのパターン占有率を一定にするために、所
望の回路パターンの３ｄ、４ｄが配置されてない部分に
形成した回路パターンであり、回路パターン３ｄ、４ｄ
とは独立している。この実施例では、回路パターン６ｄ
を設け、グリーンシート１ｄにおける単位面積当りのパ
ターン占有率を一定にすることにより、回路パターンと
グリーンシートの焼成時の収縮率の違いによるグリーン
シートの縦または横方向の歪みを防止することができ
る。
【００１７】実施例２．図２はこの発明の一実施例を示
す斜視図で、実施例１ちと同様に、従来の技術における
図６のグリーンシート６ｄを例としたものである。１ｄ
はグリーンシート、３ｄ、４ｄはグリーンシート１ｄ上
に形成された所望の回路パターンであるが、回路パター
ン７ｄはグリーンシート１ｄにおける単位面積当りの回
路パターン占有率を一定にするために、故意に太くして
いる。この実施例では、回路パターン７ｄを故意に太く
し、グリーンシート１ｄにおける単位面積当りの回路パ
ターン占有率を一定にすることにより、実施例１と同様
に回路パターンとグリーンシートの焼成時の収縮率の違
いによるグリーンシートの縦または横方向の歪みを防止
することができる。
す斜視図で、実施例１ちと同様に、従来の技術における
図６のグリーンシート６ｄを例としたものである。１ｄ
はグリーンシート、３ｄ、４ｄはグリーンシート１ｄ上
に形成された所望の回路パターンであるが、回路パター
ン７ｄはグリーンシート１ｄにおける単位面積当りの回
路パターン占有率を一定にするために、故意に太くして
いる。この実施例では、回路パターン７ｄを故意に太く
し、グリーンシート１ｄにおける単位面積当りの回路パ
ターン占有率を一定にすることにより、実施例１と同様
に回路パターンとグリーンシートの焼成時の収縮率の違
いによるグリーンシートの縦または横方向の歪みを防止
することができる。
【００１８】実施例３．図３は、この発明の別の実施例
を示す斜視図で、積層する全てのグリーンシートの単位
面積当りの回路パターン占有率を一定にしてあることを
示してあり、従来の技術の図６に相当する例である。１
ａ〜１ｄはグリーンシート、３ａ〜３ｄ及び４ｂ〜４ｄ
はグリーンシート１ａ〜１ｄ上に形成した所望の回路パ
ターンである。６ａ〜６ｄはグリーンシート１ａ〜１ｄ
の単位面積当りの回路パターン占有率を等しく、一定に
するために、所望回路パターン３ａ〜３ｄ及び４ｂ〜４
ｄが配置されてない部分に形成した回路パターンであ
り、回路パターン３ａ〜３ｄ、４ｂ〜４ｄとは独立して
いる。この実施例では回路パターン６ａ〜６ｄを設け、
グリーンシート１ａ〜１ｄの単位面積当りの回路パター
ン占有率を等しく、一定にすることにより、回路パター
ンとグリーンシートの焼成時の収縮率の違いによるグリ
ーンシートの各々の縦又は横方向の歪みだけでなく、多
層セラセミック基板の厚さ方向の反りも防止することが
できる。
を示す斜視図で、積層する全てのグリーンシートの単位
面積当りの回路パターン占有率を一定にしてあることを
示してあり、従来の技術の図６に相当する例である。１
ａ〜１ｄはグリーンシート、３ａ〜３ｄ及び４ｂ〜４ｄ
はグリーンシート１ａ〜１ｄ上に形成した所望の回路パ
ターンである。６ａ〜６ｄはグリーンシート１ａ〜１ｄ
の単位面積当りの回路パターン占有率を等しく、一定に
するために、所望回路パターン３ａ〜３ｄ及び４ｂ〜４
ｄが配置されてない部分に形成した回路パターンであ
り、回路パターン３ａ〜３ｄ、４ｂ〜４ｄとは独立して
いる。この実施例では回路パターン６ａ〜６ｄを設け、
グリーンシート１ａ〜１ｄの単位面積当りの回路パター
ン占有率を等しく、一定にすることにより、回路パター
ンとグリーンシートの焼成時の収縮率の違いによるグリ
ーンシートの各々の縦又は横方向の歪みだけでなく、多
層セラセミック基板の厚さ方向の反りも防止することが
できる。
【００１９】実施例４．図４は、この発明の別の実施例
を示す斜視図で、実施例３と同様に、従来の技術におけ
る図６に相当する例である。１ａ〜１ｄはグリーンシー
ト、７ａ〜７ｂ及び４ｂ〜４ｄは、グリーンシート１ａ
〜１ｄ上に形成した所望の回路パターンであるが、７ａ
〜７ｄはグリーンシート１ａ〜１ｄの単位面積当りの回
路パターン占有率を等しく、一定にするために、故意に
太くしている。この実施例では、回路パターン７ａ〜７
ｄを故意に太くし、グリーンシート１ａ〜１ｄの単位面
積当りのパターン占有率を等しく、一定にすることによ
り、実施例３と同様に、回路パターンとグリーンシート
の焼成時の収縮率の違いによるグリーンシートの各々の
縦または横方向の歪みだけだなく、多層セラミック基板
の厚さ方向の反りも防止することができる。
を示す斜視図で、実施例３と同様に、従来の技術におけ
る図６に相当する例である。１ａ〜１ｄはグリーンシー
ト、７ａ〜７ｂ及び４ｂ〜４ｄは、グリーンシート１ａ
〜１ｄ上に形成した所望の回路パターンであるが、７ａ
〜７ｄはグリーンシート１ａ〜１ｄの単位面積当りの回
路パターン占有率を等しく、一定にするために、故意に
太くしている。この実施例では、回路パターン７ａ〜７
ｄを故意に太くし、グリーンシート１ａ〜１ｄの単位面
積当りのパターン占有率を等しく、一定にすることによ
り、実施例３と同様に、回路パターンとグリーンシート
の焼成時の収縮率の違いによるグリーンシートの各々の
縦または横方向の歪みだけだなく、多層セラミック基板
の厚さ方向の反りも防止することができる。
【００２０】実施例５．この実施例は、従来の技術の図
６に相当する別の例であり、図６に示す層構成の多層セ
ラミック基板において、グリーンシート１ａ、１ｂは実
施例３の図３のグリーンシート１ａ、１ｂのように所望
の回路パターン３ａ、３ｂ、４ｂとは独立した別の回路
パターン６ａ、６ｂを設け、グリーンシート１ｃ、１ｄ
は実施例４の図４のグリーンシートのように所望の回路
パターン７ａ、７ｂを故意に太くし、回路パターンとグ
リーンシートの焼成時の収縮率の違いによる、グリーン
シートの各々の縦または横方向の歪みだけでなく、多層
セラミック基板の厚さ方向の反りも防止することができ
る。
６に相当する別の例であり、図６に示す層構成の多層セ
ラミック基板において、グリーンシート１ａ、１ｂは実
施例３の図３のグリーンシート１ａ、１ｂのように所望
の回路パターン３ａ、３ｂ、４ｂとは独立した別の回路
パターン６ａ、６ｂを設け、グリーンシート１ｃ、１ｄ
は実施例４の図４のグリーンシートのように所望の回路
パターン７ａ、７ｂを故意に太くし、回路パターンとグ
リーンシートの焼成時の収縮率の違いによる、グリーン
シートの各々の縦または横方向の歪みだけでなく、多層
セラミック基板の厚さ方向の反りも防止することができ
る。
【００２１】
【発明の効果】この発明は、以上説明したように積層す
る複数枚のグリーンシートの各々における単位面積当り
のパターン占有率及び全グリーンシートの単位面積当り
のパターン占有率を一定にすることができるので、回路
パターンとグリーンシートの焼成時の収縮率の違いに起
因する多層セラミック基板の長さ方向の歪み及び厚さ方
向の反りを防止することができる。
る複数枚のグリーンシートの各々における単位面積当り
のパターン占有率及び全グリーンシートの単位面積当り
のパターン占有率を一定にすることができるので、回路
パターンとグリーンシートの焼成時の収縮率の違いに起
因する多層セラミック基板の長さ方向の歪み及び厚さ方
向の反りを防止することができる。
【図１】この発明の実施例１を示す平面図である。
【図２】この発明の実施例２を示す平面図である。
【図３】この発明の実施例３を示す斜視図である。
【図４】この発明の実施例４を示す斜視図である。
【図５】従来の多層セラミック基板の未焼成の積層構造
を示す断面図である。
を示す断面図である。
【図６】従来の多層セラミック基板の層構成を示す斜視
図である。
図である。
【図７】従来の多層セラミック基板を焼成したときのグ
リーンシートを示す平面図である。
リーンシートを示す平面図である。
【図８】従来のグリーンシートを積層し、焼成したもの
を示す断面図である。
を示す断面図である。
１ グリーンシート ２ 多層セラミック基板 ３ 回路パターン ４ 回路パターン ５ バイアホール ６ 回路パターン ７ 回路パターン １１ グリーンシート
Claims (4)
- 【請求項１】 それぞれ異なる所望の回路パターンが形
成してある複数枚のグリーンシートを積層し、焼成して
形成する多層セラミック基板において、積層する複数枚
のグリンシートのうち、任意の枚数のグリーンシート上
の回路パターン占有率を一定にしてあることを特徴とす
る多層セラミック基板。 - 【請求項２】 多層セラミック基板において、積層する
複数枚のグリーンシートの全ての単位面積当りの回路パ
ターン占有率を等しくしてあることを特徴とする多層セ
ラミック基板。 - 【請求項３】 複数枚のグリンシートそれぞれに互いに
異なる所望の回路パターンを形成するとともに、それら
回路パターンとは別の回路パターンを各グリーンシート
に形成し、各グリンシート上の単位面積当りの回路パタ
ーン占有率を一定にするか、または、全てのグリンシー
トの単位面積当りの回路パターン占有率を等しくしてあ
ることを特徴とする請求後１または２記載の多層セラミ
ック基板。 - 【請求項４】 複数枚のグリンシートのそれぞれに互い
に異なる所望の回路パターンを形成すると共に、それら
回路パターンの一部を太く、あるいは細く設け、それに
よって、各グリンシートの単位面積当りの回路パターン
占有率を一定にするか、または、全てのグリンシートの
単位面積当りの回路パターン占有率を等しくしてあるこ
とを特徴とする請求項１または２記載の多層セラミック
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3543793A JPH06252556A (ja) | 1993-02-24 | 1993-02-24 | 多層セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3543793A JPH06252556A (ja) | 1993-02-24 | 1993-02-24 | 多層セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252556A true JPH06252556A (ja) | 1994-09-09 |
Family
ID=12441830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3543793A Pending JPH06252556A (ja) | 1993-02-24 | 1993-02-24 | 多層セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252556A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6217990B1 (en) | 1997-05-07 | 2001-04-17 | Denso Corporation | Multilayer circuit board having no local warp on mounting surface thereof |
| JP2005285907A (ja) * | 2004-03-29 | 2005-10-13 | Hitachi Metals Ltd | セラミックス積層体 |
| JPWO2007052422A1 (ja) * | 2005-11-01 | 2009-04-30 | 株式会社村田製作所 | 回路装置の製造方法および回路装置 |
| JP2011517063A (ja) * | 2008-03-31 | 2011-05-26 | 巨擘科技股▲ふん▼有限公司 | 多層基板の応力をバランスする方法及び多層基板 |
| JP2012049694A (ja) * | 2010-08-25 | 2012-03-08 | Murata Mfg Co Ltd | 電子部品 |
-
1993
- 1993-02-24 JP JP3543793A patent/JPH06252556A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6217990B1 (en) | 1997-05-07 | 2001-04-17 | Denso Corporation | Multilayer circuit board having no local warp on mounting surface thereof |
| JP2005285907A (ja) * | 2004-03-29 | 2005-10-13 | Hitachi Metals Ltd | セラミックス積層体 |
| JPWO2007052422A1 (ja) * | 2005-11-01 | 2009-04-30 | 株式会社村田製作所 | 回路装置の製造方法および回路装置 |
| JP2011517063A (ja) * | 2008-03-31 | 2011-05-26 | 巨擘科技股▲ふん▼有限公司 | 多層基板の応力をバランスする方法及び多層基板 |
| JP2012049694A (ja) * | 2010-08-25 | 2012-03-08 | Murata Mfg Co Ltd | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6560860B2 (en) | Low temperature co-fired ceramic with improved registration | |
| US4799984A (en) | Method for fabricating multilayer circuits | |
| US4806188A (en) | Method for fabricating multilayer circuits | |
| US7618843B2 (en) | Method of fabricating multilayer ceramic substrate | |
| US20030218870A1 (en) | Low temperature co-fired ceramic with improved shrinkage control | |
| US6891109B2 (en) | Monolithic ceramic substrate and method for making the same | |
| JPH0697656A (ja) | セラミック多層基板の製造方法 | |
| JPH06252556A (ja) | 多層セラミック基板 | |
| JPH06232005A (ja) | Ｌｃ複合部品 | |
| JP2001144437A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JPH01298796A (ja) | 混成集積回路 | |
| JP2001257473A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0217957B2 (ja) | ||
| JP2001144438A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2542128B2 (ja) | セラミック多層配線基板およびその製造法 | |
| JPH11135945A (ja) | 多層セラミック基板の製造方法 | |
| JPH08162761A (ja) | 多層セラミック基板 | |
| JP2874685B2 (ja) | 多層基板の製造方法 | |
| JPH0722752A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
| JP2001339160A (ja) | セラミック多層配線基板の製造方法 | |
| JPH0738258A (ja) | 多層セラミック焼結体の製造方法 | |
| JP2001160683A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH022318B2 (ja) |