JPH05292100A - データ伝送システム - Google Patents
データ伝送システムInfo
- Publication number
- JPH05292100A JPH05292100A JP4088934A JP8893492A JPH05292100A JP H05292100 A JPH05292100 A JP H05292100A JP 4088934 A JP4088934 A JP 4088934A JP 8893492 A JP8893492 A JP 8893492A JP H05292100 A JPH05292100 A JP H05292100A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transmission
- window signal
- electronic circuit
- transmission system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】この発明の目的は、簡易な構成で１ユニットの
障害が他のユニットに影響が及ばないようにしたデータ
バス形式のデータ伝送システムを提供することにある。 【構成】この発明は、データバス形式のデータ伝送シス
テムにおいて、複数の電子回路ユニットのうちのいずれ
かに設けられ、バスライン上のデータをハンドリング
し、他の電子回路ユニットにそれぞれデータ送出期間を
割り当てるウインドウ信号を選択的に直接送出するウイ
ンドウ信号供給手段と、２つ以上の電子回路ユニットの
それぞれに設けられ、ウインドウ信号を受け取ってデー
タ送出期間か否かを判別し、データ送出期間ならばデー
タ出力状態、データ送出期間でなければデータ出力禁止
状態とする制御手段とを具備して構成される。
障害が他のユニットに影響が及ばないようにしたデータ
バス形式のデータ伝送システムを提供することにある。 【構成】この発明は、データバス形式のデータ伝送シス
テムにおいて、複数の電子回路ユニットのうちのいずれ
かに設けられ、バスライン上のデータをハンドリング
し、他の電子回路ユニットにそれぞれデータ送出期間を
割り当てるウインドウ信号を選択的に直接送出するウイ
ンドウ信号供給手段と、２つ以上の電子回路ユニットの
それぞれに設けられ、ウインドウ信号を受け取ってデー
タ送出期間か否かを判別し、データ送出期間ならばデー
タ出力状態、データ送出期間でなければデータ出力禁止
状態とする制御手段とを具備して構成される。
Description
【０００１】
【産業上の利用分野】この発明は、バスラインを通じて
各電子回路ユニット間でデータを送受するデータ伝送シ
ステムに関する。
各電子回路ユニット間でデータを送受するデータ伝送シ
ステムに関する。
【０００２】
【従来の技術】周知のように、デジタル信号処理の分野
では、１本または複数本のバスラインに複数の電子回路
ユニットが接続され、バスラインを通じて各電子回路ユ
ニット間でデータを送受するデータバス形式を用いるの
が一般的である。このデータバス形式では、複数のユニ
ットからのデータの衝突を避けるため、通常はバス共通
の同期信号が設定され、その同期信号に基づいてそれぞ
れのユニットが自らのデータ出力タイミングを測って、
定められた時間にデータを送出する。
では、１本または複数本のバスラインに複数の電子回路
ユニットが接続され、バスラインを通じて各電子回路ユ
ニット間でデータを送受するデータバス形式を用いるの
が一般的である。このデータバス形式では、複数のユニ
ットからのデータの衝突を避けるため、通常はバス共通
の同期信号が設定され、その同期信号に基づいてそれぞ
れのユニットが自らのデータ出力タイミングを測って、
定められた時間にデータを送出する。
【０００３】しかしながら、上記形式の従来のデータ伝
送システムでは、複数のユニットの一部で何らかの障害
のより誤動作が発生したような場合、すなわち他のユニ
ットがデータを送出している期間に誤動作が生じたユニ
ットがエラーデータを送出してしまうことがあると、バ
スに接続されている全ユニットにエラーが波及してしま
うという問題がある。
送システムでは、複数のユニットの一部で何らかの障害
のより誤動作が発生したような場合、すなわち他のユニ
ットがデータを送出している期間に誤動作が生じたユニ
ットがエラーデータを送出してしまうことがあると、バ
スに接続されている全ユニットにエラーが波及してしま
うという問題がある。
【０００４】このため、従来ではバスを２重化し、さら
にユニットについても０系、１系とダブルで持たせると
いうバックアップ冗長構成を用いて、信頼性を確保して
いる。この方法は、当然信頼度については優れているも
のの、装置の大形化、消費電力の増大、システム構成要
素の複雑化、高価格化を伴う。
にユニットについても０系、１系とダブルで持たせると
いうバックアップ冗長構成を用いて、信頼性を確保して
いる。この方法は、当然信頼度については優れているも
のの、装置の大形化、消費電力の増大、システム構成要
素の複雑化、高価格化を伴う。
【０００５】
【発明が解決しようとする課題】以上述べたように、従
来のデータバス形式のデータ伝送システムでは、１ユニ
ットの障害が他のユニットに影響を及ぼさないように信
頼性を確保するため、バスの２重化、ユニットの冗長構
成を行っており、これが装置の大形化、消費電力の増
大、システム構成要素の複雑化、高価格化を伴ってい
た。
来のデータバス形式のデータ伝送システムでは、１ユニ
ットの障害が他のユニットに影響を及ぼさないように信
頼性を確保するため、バスの２重化、ユニットの冗長構
成を行っており、これが装置の大形化、消費電力の増
大、システム構成要素の複雑化、高価格化を伴ってい
た。
【０００６】この発明は上記の問題を解決するためにな
されたもので、簡易な構成で１ユニットの障害が他のユ
ニットに影響が及ばないようにしたデータバス形式のデ
ータ伝送システムを提供することを目的とする。
されたもので、簡易な構成で１ユニットの障害が他のユ
ニットに影響が及ばないようにしたデータバス形式のデ
ータ伝送システムを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、複数の電子回路ユニットがバスラインを
通じて互いにデータを送受するデータ伝送システムにお
いて、前記複数の電子回路ユニットのうちのいずれかに
設けられ、前記バスライン上のデータをハンドリング
し、他の電子回路ユニットにそれぞれデータ送出期間を
割り当てるウインドウ信号を選択的に直接送出するウイ
ンドウ信号供給手段と、前記２つ以上の電子回路ユニッ
トのそれぞれに設けられ、前記ウインドウ信号を受け取
ってデータ送出期間か否かを判別し、データ送出期間な
らばデータ出力状態、データ送出期間でなければデータ
出力禁止状態とする制御手段とを具備して構成される。
にこの発明は、複数の電子回路ユニットがバスラインを
通じて互いにデータを送受するデータ伝送システムにお
いて、前記複数の電子回路ユニットのうちのいずれかに
設けられ、前記バスライン上のデータをハンドリング
し、他の電子回路ユニットにそれぞれデータ送出期間を
割り当てるウインドウ信号を選択的に直接送出するウイ
ンドウ信号供給手段と、前記２つ以上の電子回路ユニッ
トのそれぞれに設けられ、前記ウインドウ信号を受け取
ってデータ送出期間か否かを判別し、データ送出期間な
らばデータ出力状態、データ送出期間でなければデータ
出力禁止状態とする制御手段とを具備して構成される。
【０００８】
【作用】上記構成によるデータ伝送システムでは、一つ
の電子回路ユニットが他の電子回路ユニットのデータ出
力状態、データ出力禁止状態をウインドウ信号で直接管
理し、順にデータ出力期間を割り当てていくようにし
て、一つの電子回路ユニットのデータ出力中に他の電子
回路ユニットから誤ってデータ出力されないようにして
いる。
の電子回路ユニットが他の電子回路ユニットのデータ出
力状態、データ出力禁止状態をウインドウ信号で直接管
理し、順にデータ出力期間を割り当てていくようにし
て、一つの電子回路ユニットのデータ出力中に他の電子
回路ユニットから誤ってデータ出力されないようにして
いる。
【０００９】
【実施例】以下、図面を参照してこの発明の一実施例を
詳細に説明する。
詳細に説明する。
【００１０】図１はこの発明に係るデータバス形式のデ
ータ伝送システムの構成を示すものである。図１におい
て、１はｎビットパラレルのバスライン、２１〜２Ｎは
バスライン１を通じて相互にｎビットパラレルデータを
送受する電子回路ユニット、３はバスライン１の一端に
接続され、バスライン１上のデータをハンドリングする
制御ユニットである。
ータ伝送システムの構成を示すものである。図１におい
て、１はｎビットパラレルのバスライン、２１〜２Ｎは
バスライン１を通じて相互にｎビットパラレルデータを
送受する電子回路ユニット、３はバスライン１の一端に
接続され、バスライン１上のデータをハンドリングする
制御ユニットである。
【００１１】上記制御ユニット３は予め設定された周波
数の同期信号を発生し、少なくともその周期をＮ分割し
たＮ個のウインドウ信号を発生する。各ウインドウ信号
はそれぞれ専用の伝送路４１〜４Ｎを通じて電子回路ユ
ニット２１〜２Ｎに直接供給される。
数の同期信号を発生し、少なくともその周期をＮ分割し
たＮ個のウインドウ信号を発生する。各ウインドウ信号
はそれぞれ専用の伝送路４１〜４Ｎを通じて電子回路ユ
ニット２１〜２Ｎに直接供給される。
【００１２】各電子回路ユニット２１〜２Ｎは、２２に
代表して示すように、それぞれデータ出力最終段にビッ
ト毎にＡＮＤゲート回路５１〜５ｎを備えており、制御
ユニット３からのウインドウ信号伝送路４１〜４Ｎはそ
れぞれ各ビットのＡＮＤゲート回路５１〜５ｎの一端に
共通接続される。
代表して示すように、それぞれデータ出力最終段にビッ
ト毎にＡＮＤゲート回路５１〜５ｎを備えており、制御
ユニット３からのウインドウ信号伝送路４１〜４Ｎはそ
れぞれ各ビットのＡＮＤゲート回路５１〜５ｎの一端に
共通接続される。
【００１３】すなわち、上記構成によるデータ伝送シス
テムでは、制御ユニット３において、図２（ａ）に示す
内部同期信号に基づいて、図２（ｂ１）〜（ｂＮ）に示
すウインドウ信号が発生される。ウインドウ信号はハイ
レベルでデータ出力状態、ローレベルでデータ出力禁止
状態を意味している。各ウインドウ信号は専用伝送路４
１〜４Ｎを通じて各電子回路ユニット２１〜２Ｎに直接
供給される。
テムでは、制御ユニット３において、図２（ａ）に示す
内部同期信号に基づいて、図２（ｂ１）〜（ｂＮ）に示
すウインドウ信号が発生される。ウインドウ信号はハイ
レベルでデータ出力状態、ローレベルでデータ出力禁止
状態を意味している。各ウインドウ信号は専用伝送路４
１〜４Ｎを通じて各電子回路ユニット２１〜２Ｎに直接
供給される。
【００１４】各電子回路ユニット２１〜２Ｎにおいて、
伝送路４１〜４Ｎから受け取ったウインドウ信号はデー
タ出力最終段に設けられた全ビットのＡＮＤゲート回路
５１〜５ｎの一方端に供給される。
伝送路４１〜４Ｎから受け取ったウインドウ信号はデー
タ出力最終段に設けられた全ビットのＡＮＤゲート回路
５１〜５ｎの一方端に供給される。
【００１５】すなわち、ウインドウ信号がハイレベルの
期間では、全ビットのＡＮＤゲート回路５１〜５ｎが開
かれ、これによってｎビットパラレルデータをバスライ
ン１に送出可能となる。また、ウインドウ信号がローレ
ベルの期間では、全ビットのＡＮＤゲート回路５１〜５
ｎが閉じられ、これによってデータ送出が禁止状態とな
る。このため、図２（ｂ１）〜（ｂＮ）で示されるウイ
ンドウ信号が電子回路ユニット２１〜２Ｎに与えられた
場合、全ての電子回路ユニット２１〜２Ｎが対応してデ
ータ出力したとすれば、バスライン１上には、図２
（ｃ）示すように、各ユニット２１〜２Ｎの出力データ
が重ならずに配列されることになる。
期間では、全ビットのＡＮＤゲート回路５１〜５ｎが開
かれ、これによってｎビットパラレルデータをバスライ
ン１に送出可能となる。また、ウインドウ信号がローレ
ベルの期間では、全ビットのＡＮＤゲート回路５１〜５
ｎが閉じられ、これによってデータ送出が禁止状態とな
る。このため、図２（ｂ１）〜（ｂＮ）で示されるウイ
ンドウ信号が電子回路ユニット２１〜２Ｎに与えられた
場合、全ての電子回路ユニット２１〜２Ｎが対応してデ
ータ出力したとすれば、バスライン１上には、図２
（ｃ）示すように、各ユニット２１〜２Ｎの出力データ
が重ならずに配列されることになる。
【００１６】ここで、ユニット２１のデータ出力期間中
にユニット２２に障害が発生した場合を想定してみる
と、ユニット２２のＡＮＤゲート回路５１〜５ｎはウイ
ンドウ信号がローレベルのため閉じた状態となってい
る。このため、データ出力が禁止状態となり、バスライ
ン１にエラーデータが送出されてしまうおそれはない。
にユニット２２に障害が発生した場合を想定してみる
と、ユニット２２のＡＮＤゲート回路５１〜５ｎはウイ
ンドウ信号がローレベルのため閉じた状態となってい
る。このため、データ出力が禁止状態となり、バスライ
ン１にエラーデータが送出されてしまうおそれはない。
【００１７】したがって、上記構成によるデータ伝送シ
ステムは、簡易な構成にもかかわらず、１ユニットの障
害が他のユニットに影響が及ばないようにすることがで
きる。
ステムは、簡易な構成にもかかわらず、１ユニットの障
害が他のユニットに影響が及ばないようにすることがで
きる。
【００１８】尚、上記制御ユニット３にバスライン１上
のデータに対してパリティチェックを行う機能を持たせ
れば、そのエラーのタイミングとウインドウ信号の発生
状態を比較することによって、どのユニットに障害が発
生しているかを簡単に判別することができる。
のデータに対してパリティチェックを行う機能を持たせ
れば、そのエラーのタイミングとウインドウ信号の発生
状態を比較することによって、どのユニットに障害が発
生しているかを簡単に判別することができる。
【００１９】また、ウインドウ信号の発生形態、各電子
回路ユニットのデータ出力最終段構成については、上記
実施例に限定されず、例えばウインドウ信号がハイレベ
ルでデータ出力禁止状態、ローレベルでデータ出力可能
状態を表すようにし、各電子回路ユニットのデータ出力
最終段をＮＡＮＤゲート回路で構成すれば、上記実施例
と全く同様に動作する。さらに、上記実施例では、専用
の制御ユニットを設けるようにしたが、同機能を電子回
路ユニットの一つに組み込んでもよいことはもちろんで
ある。その他、この発明の要旨を逸脱しない範囲で種々
変形しても、同様に実施可能であることはいうまでもな
い。
回路ユニットのデータ出力最終段構成については、上記
実施例に限定されず、例えばウインドウ信号がハイレベ
ルでデータ出力禁止状態、ローレベルでデータ出力可能
状態を表すようにし、各電子回路ユニットのデータ出力
最終段をＮＡＮＤゲート回路で構成すれば、上記実施例
と全く同様に動作する。さらに、上記実施例では、専用
の制御ユニットを設けるようにしたが、同機能を電子回
路ユニットの一つに組み込んでもよいことはもちろんで
ある。その他、この発明の要旨を逸脱しない範囲で種々
変形しても、同様に実施可能であることはいうまでもな
い。
【００２０】
【発明の効果】以上のようにこの発明によれば、簡易な
構成で１ユニットの障害が他のユニットに影響が及ばな
いようにしたデータバス形式のデータ伝送システムを提
供することができる。
構成で１ユニットの障害が他のユニットに影響が及ばな
いようにしたデータバス形式のデータ伝送システムを提
供することができる。
【図１】この発明に係るデータバス形式のデータ伝送シ
ステムの一実施例を示すブロック回路図。
ステムの一実施例を示すブロック回路図。
【図２】上記実施例の制御ユニットの動作を説明するた
めのタイミング図。
めのタイミング図。
１…バスライン、２１〜２Ｎ…電子回路ユニット、３…
制御ユニット、４１〜４Ｎ…ウインドウ信号伝送路、５
１〜５ｎ…ＡＮＤゲート回路。
制御ユニット、４１〜４Ｎ…ウインドウ信号伝送路、５
１〜５ｎ…ＡＮＤゲート回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 29/14 8020−5Ｋ Ｈ０４Ｌ 13/00 ３１１
Claims (3)
- 【請求項１】複数の電子回路ユニットがバスラインを通
じて互いにデータを送受するデータ伝送システムにおい
て、前記複数の電子回路ユニットのうちのいずれかに設
けられ、前記バスライン上のデータをハンドリングし、
他の電子回路ユニットにそれぞれデータ送出期間を割り
当てるウインドウ信号を選択的に直接送出するウインド
ウ信号供給手段と、前記２つ以上の電子回路ユニットの
それぞれに設けられ、前記ウインドウ信号を受け取って
データ送出期間か否かを判別し、データ送出期間ならば
データ出力状態、データ送出期間でなければデータ出力
禁止状態とする制御手段とを具備するデータ伝送システ
ム。 - 【請求項２】前記ウインドウ信号供給手段は、データ送
出期間で第１のレベル、データ送出期間以外で第２のレ
ベルとするウインドウ信号を生成し、前記制御手段は、
ウインドウ信号によりデータ出力ゲートを制御するよう
にしたことを特徴とする請求項１記載のデータ伝送シス
テム。 - 【請求項３】さらに、前記バスライン上のデータをパリ
ティチェックしてエラーデータを検出するパリティチェ
ック手段と、この手段でエラーデータが検出されたタイ
ミングと前記ウインドウ信号の発生状態とを比較して障
害が発生した電子回路ユニットを判別する障害判別手段
とを備えることを特徴とする請求項１記載のデータ伝送
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088934A JPH05292100A (ja) | 1992-04-09 | 1992-04-09 | データ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088934A JPH05292100A (ja) | 1992-04-09 | 1992-04-09 | データ伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05292100A true JPH05292100A (ja) | 1993-11-05 |
Family
ID=13956726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4088934A Pending JPH05292100A (ja) | 1992-04-09 | 1992-04-09 | データ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05292100A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219707A (ja) * | 2007-03-07 | 2008-09-18 | Fujitsu Telecom Networks Ltd | 分岐型シリアル通信システム |
-
1992
- 1992-04-09 JP JP4088934A patent/JPH05292100A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219707A (ja) * | 2007-03-07 | 2008-09-18 | Fujitsu Telecom Networks Ltd | 分岐型シリアル通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4128883A (en) | Shared busy means in a common bus environment | |
| US4167041A (en) | Status reporting | |
| JPH0748194B2 (ja) | 同期化バッファ回路 | |
| EP0472836A1 (en) | Acquiring addresses in an input/output system | |
| US4347609A (en) | Method and system for transmission of serial data | |
| JPH0691511B2 (ja) | 信号チエツク装置 | |
| US6970961B1 (en) | Reliable and redundant control signals in a multi-master system | |
| EP0325078B1 (en) | Mechanism for error detection and reporting on a synchronous bus | |
| US6360290B1 (en) | Commercial standard digital bus interface circuit | |
| JPH05292100A (ja) | データ伝送システム | |
| CN100395744C (zh) | 实现中央控制单元对单板集中控制的方法和系统 | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| JPS61136135A (ja) | 外部バスエラ−検出回路 | |
| JP2978108B2 (ja) | 全電子交換器で二重化されたハイウェイデータ受信装置及び方法 | |
| JP2979814B2 (ja) | シリアルデータ転送装置 | |
| KR970009755B1 (ko) | 고성능 프로세서간 통신망 노드의 프레임 어드레스 검사기 | |
| JPS6327741B2 (ja) | ||
| EP0400930A2 (en) | Realtime redundant operating system | |
| JPS6342990B2 (ja) | ||
| KR910006445B1 (ko) | 경보 취합 장치 | |
| JPH05250224A (ja) | 監視制御方式 | |
| JPH04267631A (ja) | パリティビット付加方式 | |
| KR19990003250A (ko) | 교환기 시스템에서 전송 메시지 충돌 방지 장치 및 그 방법 | |
| JPS6334655A (ja) | 障害報告方式 | |
| JPH06164611A (ja) | リング型ローカルエリアネットワークの通信方式 |