JPH05292331A

JPH05292331A - ラン・レングス・コードのデコード方法、ビデオ・コントローラ、及びデータ処理システム

Info

Publication number: JPH05292331A
Application number: JP4074029A
Authority: JP
Inventors: Yutaka Aoki; 豊青木; Yuji Aida; 裕二合田; P Lackley Darwin; ダーウィン・ピー・ラックレイ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-03-30
Filing date: 1992-03-30
Publication date: 1993-11-05
Also published as: EP0564111A3; BR9301306A; EP0564111A2; US5422995A

Abstract

(57)【要約】【目的】ラン・レングス・コードをデコードしてビッ
ト・マップ・メモリへ書き込む速度を向上させる。【構成】デコードされたデータをビット・マップ・モ
メリに書き込む際に、ラン・レングス・コード・データ
のフロー中に含まれる所定のコードに応答して、データ
を書き込むべきビット・マップ・メモリ中の場所を所定
の範囲だけ飛び越すようにして、ビット・マップ・メモ
リへの書き込み動作の回数を減らすようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ラン・レングス・コー
ドに係り、更に詳しくは、ラン・レングス・コードのデ
コードに関する。

【０００２】

【従来の技術】ラン・レングス・コード法はカラー・イ
メージ・データのデータ圧縮方法の1つとして知られて
いる。ラン・レングス・コードの一例はバイトの対から
成り、第１のバイトは表示すべきカラーを指定し、第２
のバイトは第１のバイトで指定したカラーが連続する表
示装置上のピクセル数を指定する。カラー・イメージ・
データとしてのラン・レングス・コードはＣＤ−ＲＯＭ
等の外部記憶装置からデータ処理装置内のシステム・メ
モリに移された後、デコードされてビット・マップ・メ
モリに保持される。ビット・マップ・メモリは、表示装
置の表示画面上の表示位置に対応した記憶位置を備えて
おり、ビット・マップ・メモリに書き込まれたデータ
は、ビデオ・コントーラの働きにより表示装置に表示さ
れる。ところで、従来のラン・レングス・コードをデコ
ードしてビット・マップ・メモリに書き込む方法は、必
ずしも処理速度の速いものではなかった。

【０００３】尚、特開昭６１年第７７６９号公報には、
イメージ・データをラン・レングス・データに変換する
ための変換手段と、ラン・レングス・データを保持する
ためのイメージ・メモリと、変換済みのデータをイメー
ジ・メモリに書き込む前に１或は０の何れかをイメージ
・メモリの全ての領域に書き込む手段と、イメージ・メ
モリのアドレス指定用のレジスタ内の値にラン・レング
ス値を加算するための加算器と、を有し、イメージ・メ
モリに既に書き込まれている初期値（１１或は０の何れ
か）と同じデータについてはイメージ・メモリに書き込
みを行わずにアドレス指定用のレジスタ内の値を更新
し、初期値と反対のデータについてだけイメージ・メモ
リに書き込みを行うような、イメージ・メモリ書き込み
制御方式が記載されている。しかしながら、この従来技
術は、ラン・レングス・コードをラン・レングス・コー
ドのままでメモリに書き込む技術に関しており、ラン・
レングス・コードのデコードに関するものではない。ま
た、この従来技術はモノクローム・イメージのデータに
しか適用できず、カラー・イメージ・データには適用で
きない。

【０００４】

【解決しようとする問題点】本発明の目的は、ラン・レ
ングス・コードをデコードしてビット・マップ・メモリ
へ書き込む速度を向上させることである。

【０００５】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るラン・レングス・コードのデコード方
法は、デコードされたデータをビット・マップ・モメリ
に書き込む際に、ラン・レングス・コード・データのフ
ロー中に含まれる所定のコードに応答して、データを書
き込むべきビット・マップ・メモリ中の場所を所定の範
囲だけ飛び越すようにして、ビット・マップ・メモリへ
の書き込み動作の回数を減らすようにした。また、本発
明に係るビデオ・コントローラは、ラン・レングス・コ
ード・データのフロー中に含まれる所定のコードに応答
して、データを書き込むべきビット・マップ・メモリ中
の場所が所定の範囲だけ飛び越されるようになってい
る。

【０００６】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係るデータ処理システムの一実
施例の全体構成が示されている。図中、ＣＰＵ２にはシ
ステム・バス４が接続され、システム・バス４にはＳＣ
ＳＩインターフェース６を介する等してＣＤ−ＲＯＭ等
の外部記憶装置８が接続されている。また、システム・
バス４にはシステム・メモリ１０が接続され、更に、ビ
デオ・コントローラ１２を介してビット・マップ・メモ
リ１４及びカラーＣＲＴ等のカラーの表示装置１６が接
続されている。外部記憶装置８にはラン・レングス・コ
ードに従って表された表示用データが保持され、外部記
憶装置８内のラン・レングス・コード・データはＣＰＵ
２により読み出されてシステム・メモリ１０内に一旦保
持された後、ビデオ・コントローラ１２によりデコード
され、デコードされたデータはビット・マップ・メモリ
１４に書き込まれるようになっている。ビット・マップ
・メモリ１４はビデオ・バッファの１種である。ビット
・マップ・メモリ１４内の記憶位置と表示装置１６の表
示位置とが対応関係を有している。ビデオ・コントロー
ラ１２はビット・マップ・メモリ１４からデータを読み
出してビデオ信号に変換した後に表示装置１６に転送す
る。

【０００７】

【表１】本実施例のラン・レングス・コードは、表１に示される
ように、２バイト（１ワード）で構成される。ラン・レ
ングス・コードの第１のバイト（Ｌバイト）は同一のカ
ラーを連続して表示させるピクセル数を指定し、第２の
バイト（Ｈバイト）はカラーの種類を指定する。ラン・
モードでは、連続する２つのバイトがラン・レングス・
コードであるとの前提に立って、第２のバイトで指定さ
れたカラーを第１のバイト指定されたピクセル数に対応
する数だけ繰り返してビット・マップ・メモリ１４の記
憶場所に書き込むようビデオ・コントローラ１２が動作
する。絶対モードでは、絶対モード・エントリ（Ｌバイ
ト：００Ｈ、Ｈバイト：０３Ｈ−ＦＦＨ）の後、第１の
バイトも第２のバイトも単にピクセルのカラーを指定し
ているという前提に立って、システム・メモリ１０のデ
ータをビット・マップ・メモリ１４に書き込むようビデ
オ・コントローラ１２が動作する。

【０００８】第１のバイト（Ｌバイト）が００Ｈのコー
ドをエキストラ・コードと呼ぶことにする。表１にはエ
キストラ・コードの指定内容が示されている。第２のバ
イト（Ｈバイト）が００Ｈのエキストラ・コードは表示
ラインの終了（ＥＯＬ）を指定する。このコードに対し
ては、ビデオ・コントローラ１２はビット・マップ・メ
モリ１４の書き込み場所（アドレス・ポイント）を、現
在の表示位置が表示ラインの途中であっても、次の表示
ラインの先頭の表示位置に対応するアドレスまで移動さ
せる。第２のバイトが０１Ｈのエキストラ・コードはフ
レームの終了（ＥＯＦ）を指定する。このコードに対し
ては、ビデオ・コントローラ１２はビット・マップ・メ
モリ１４のアドレス・ポイントを、次のフレームの先頭
の表示位置に対応するアドレスまで移動させる。第２の
バイトが０３ＨからＦＦＨのエキストラ・コードは絶対
モードを指定する。このコードに対しては、第２のバイ
トで指定されるピクセル数のデータをシステム・メネリ
１０から順次読み出してビット・マップ・メモリ１４に
書き込む。

【０００９】第２のバイト（Ｈバイト）が０２Ｈのエキ
ストラ・コードをスキップ・エントリ（飛び越し指定）
と呼ぶことにする。スキップ・エントリは、スキップ・
エントリの後続の２バイトにより指定される範囲だけ、
ビット・マップ・メモリ１４のアドレス・ポイントを移
動させる。スキップ・エントリの後続の第１のバイト
（Ｌバイト）は水平方向に飛び越すピクセル数を指定
し、第２のバイト（Ｈバイト）は垂直方向に飛び越す表
示ライン数を指定する。スキップ・エントリにより飛び
越された領域内のビット・マップ・メモリ１４中のデー
タに対しては書き換え動作は行われず、それまでのデー
タが単に維持される。

【００１０】図２には、システム・メモリ１０内のデコ
ード前のデータとビット・マップ・メモリ１４内のデコ
ード後のデータの一例が示されている。尚、この例では
１ピクセル当りが８ビットのデータで表される。システ
ム・メモリ１０のアドレスｎ番地内の「０３Ｈ」とアド
レス（ｎ＋１）番地内の「７７Ｈ」は、７７Ｈで指定さ
れるカラーが３ピクセル連続することを表している。従
って、それはデコード後には「７７Ｈ、７７Ｈ、７７
Ｈ」となる。アドレス（ｎ＋２）番地内の「００Ｈ」と
アドレス（ｎ＋３）番地内の「０５Ｈ」は、エキストラ
・コードの内の絶対モード・エントリである。この絶対
モード・エントリは、絶対モードが５ピクセル数だけ連
続することを表している。従って、絶対モード・エント
リ後の５バイトのデータ「５５Ｈ、ＡＡＨ、３３Ｈ、Ｃ
ＣＨ、ＥＥＨ」はビット・マップ・メモリ１４にもその
まま書き込まれる。この際、アドレス（ｎ＋９）番地の
データは無視され、ビット・マップ・メモリ１４内のデ
ータには影響しない。アドレス（ｎ＋１０）番地内の
「０３Ｈ」とアドレス（ｎ＋１１）番地の「１１Ｈ」
は、１１Ｈで指定されるカラーが３ピクセル数だけ連続
することを表しているので、デコード後は「１１Ｈ、１
１Ｈ、１１Ｈ」となる。

【００１１】図３にはビデオ・コントローラ１２の内の
ラン・レングス・コード（ＲＬＣ）のデコータ１２Ａの
構成が示されている。ＲＬＣデコーダ１２Ａの主要な構
成要素はＩ／Ｏレジスタ群１８、ＲＬＣオペレーション
・コントローラ２０、ＲＬＣグラフィック・データ・コ
ントローラ３０、及び、物理アドレス発生器４０であ
る。Ｉ／Ｏレジスタ群１８はＣＰＵ２による書き込みが
可能である。Ｉ／Ｏレジスタ群１８中の動作開始レジス
タ１９の所定のビット位置（動作開始命令ビット）１９
Ａの値が０から１に書き換えられるとデコーダ１２Ａは
動作を開始する。即ち、ＣＰＵ２からデコーダ１２Ａへ
の動作開始命令は動作開始レジスタ１９の特定のビット
値１９Ａを１（真）にすることである。この特定ビット
１９Ａの値はＲＬＣオペレーション・コントローラ２０
内の次ステート発生器２４（図４）に常に与えられてい
る。ＲＬＣオペレーション・コントローラ２０はラン・
レングス・コードの第１及び第２のバイト部分を解釈し
てＲＬＣデコーダ１２Ａの動作を決定する。ＲＬＣグラ
フィック・データ・コントローラ３０はシステム・メモ
リ１０からのデータに基づいてビット・マップ・メモリ
１４に書き込むべきデータを、動作モードに従って、生
成する。物理アドレス発生器４０はデコード後のデータ
を書き込む際のビット・マップ・メモリ１４のアドレス
を生成する。

【００１２】図４にはＲＬＣオペレーション・コントロ
ーラ２０の構成が示されている。ＲＬＣオペレーション
・コントローラ２０はＲＬＣオペレーション・コントロ
ール・カウンタ２２、次ステート発生器２４、コマンド
発生器２６、コマンド・タイミング調整器２７、ＲＬＣ
オペレーション・サブ・コントローラ２８、ハンドシェ
イク信号タイミング調整器２９、及び非同期回路３８を
有している。また、ＲＬＣオペレーション・コントロー
ル・カウンタ２２は２つの同期フィードバック・ループ
３２及び３４と、１つの非同期フィードバック・ループ
３６とを有している。後続（次）のステートは現在ステ
ートと２つの同期フィードバック・ループ３２及び３４
からのデータとから生成される。次ステートはクロック
信号の各立上りで生成される。

【００１３】図５にはＲＬＣオペレーション・コントロ
ール・カウンタ２２及び次ステート発生器２４が示され
ている。ＲＬＣオペレーション・コントロール・カウン
タ２２は並列に配置された４つのＤ型フリップ・フロッ
プ２３−１、２３−２、２３−３、及び２３−４から成
り、デコーダ１２Ａの全体の動作を規定する複数のステ
ート間を遷移するステート・マシンの１種である。全て
のＤ型フリップ・フロップ２３−１乃至２３−４は電源
投入時にリセットされ、デコーダ１２Ａに動作開始命令
が与えられるまで待機状態を続ける。次ステート発生器
２４はマルチプレクサ（ＭＵＸ）２５を備え、ＭＵＸ２
５は動作開始命令ビット１９Ａにより駆動される。動作
開始命令ビット１９ＡによるＭＵＸ２５の駆動はクロッ
ク信号のタイミングに合わせて行われる。ＭＵＸ２５の
２つの入力は４ビットの固定データ「００００」と４ビ
ットの固定データ「０００１」である。固定データ「０
０００」は待機ステートに対応し、固定データ「０００
１」は動作開始ステートに対応する。ＭＵＸ２５の４ビ
ットの出力は同期フィードバック・ループ３２を介して
４つのＤ型ＦＦ２３−１、２３−２、２３−３、及２３
−４の夫々に与えられる。

【００１４】ＣＰＵ２が動作開始命令ビット１９Ａに１
を書き込むか否かによって、ＲＬＣオペレーション・コ
ントロール・カウンタ２２はＲＬＣデコードのための最
初のオペレーションを開始するか待機状態を継続する。
これは、動作開始命令ビット１９Ａの値によって、４つ
のＤ型ＦＦ２３−１、２３−２、２３−３、及２３−４
の出力値をＲＬＣデコードのための最初のオペレーショ
ンを示す値（０００１）にするか、待機状態を示す値
（００００）にすることにより実行される。動作開始後
は、デコーダ１２Ａがデコード終了コードを受け取るま
で、動作開始命令ビット１９Ａは動作中を示す値を保持
する。デコーダ１２Ａが動作を終了する時は、ＲＬＣオ
ペレーション・コントローラ２０からリセット信号が動
作開始レジスタ１９に送られ、動作開始命令ビット１２
Ａはリセットされる。この結果、ＲＬＣオペレーション
・コントロール・カウンタ２２は待機ステートになる。
ＣＰＵ２によって次に動作開始命令ビット１９Ａが１に
なるまでＲＬＣオペレーション・コントロール・カウン
タ２２は待機ステート状態を継続する。

【００１５】次ステート発生器２４はＲＬＣオペレーシ
ョン・コントロール・カウンタ２２の次ステートを算出
する。次ステートの算出には次の３つの場合がある。第
１の場合は、同期フィードバック・ループ３２を用いる
場合である。同期フィードバック・ループ３２は次ステ
ート発生器２４とＲＬＣオペレーション・コントロール
・カウンタ２２とから成っている。第１の場合では、次
ステート発生器２４はＲＬＣオペレーション・コントロ
ール・カウンタ２２の保持する現ステートの情報だけか
ら次ステートを算出する。

【００１６】同期フィードバック・ループ３２は、未定
義のステートにＲＬＣオペレーション・コントロール・
カウンタ２２が入り込んで動作が停止できない状態（ス
テート・ロック・アップ状態）になるのを回避するため
に用いられる。ＲＬＣオペレーション・コントロール・
カウンタ２２は４つのＤ型フリップ・フロップ２３−１
乃至２３−４で構成されているので、最大１６ステート
を指定することができる。しかし、本実施例では１３ス
テートしか指定していない（後に言及する表２参照）。
ところが、ノイズ等の原因により、ＲＬＣオペレーショ
ン・コントロール・カウンタ２２の出力が、未定義の３
つのステート「１１０１」、「１１１０」、或は「１１
１１」になる場合があり得る。そこで、ＲＬＣオペレー
ション・コントロール・カウンタ２２の状態がこれらの
３ステートの何れかに入ったときは、同期フィードバッ
ク・ループ３２により、次のクロックで、「００００
（待機ステート）」にセットされるようになっているの
である。

【００１７】ここで言う第１の場合には、待機ステート
からＲＬＣデコードの最初のオペレーションに移行する
操作も含まれる。第１の場合では、次ステート発生器２
４に入力する動作開始命令ビット１９Ａの値が次ステー
ト発生器２４のステート決定に関与している点が、純粋
に同期フィードバック・ループ３２のみによるフィード
バック操作とは異なっている。ステート・ロック・アッ
プの回避の他にも、同期フィードバック・ループ３２の
みで次ステートを決定する５つの場合がある。これらの
５つの場合内の３つは、現ステートで行った操作と次に
行う操作との間に中間ステートが設けられている場合で
ある。具体的には、システム・メモリの読み出し操作を
開始するステートに移行する場合とビット・マップ・メ
モリの書き込み操作を開始するステートに移行する場合
である。他は後述の疑似書き込みとスキップ・モード終
了検出後の動作ステート決定の場合である。

【００１８】第２の場合は、同期フィードバック・ルー
プ３４を用いる場合である。同期フィードバック・ルー
プ３４はコマンド発生器２６と、コマンド・タイミング
調整器２７と、ＲＬＣオペレーション・サブ・コントロ
ーラ２８と、次ステート発生器２４と、ＲＬＣオペレー
ション・コントロール・カウンタ２２とから成ってい
る。この第２の場合では同期フィードバック・ループ３
４の他に同期フィードバック・ループ３２も用いられ
る。即ち、次ステート発生器２４は、ＲＬＣオペレーシ
ョン・コントロール・カウンタ２２の保持する現ステー
トの情報とＲＬＣオペレーション・サブ・コントローラ
２８の情報とを総合して次ステートを指定する。ＲＬＣ
オペレーション・コントロール・カウンタ２２に最終的
に与えられる次ステート値は同期フィードバック・ルー
プ３２に与えられる。

【００１９】ここで言う第２の場合には以下の３つの場
合が含まれる。先ず、ＲＬＣコード中のモード情報を含
むコードをシステム・メモリ１０から読み出した後に指
定されたモード（ラン・モード、絶対モード、スキップ
・モード、ライン終了モード、フレーム終了モード、動
作終了モードの何れか）に応じたステートに遷移する場
合である。もう１つの場合は、ラン・モード中のビット
・マップ・メモリ１４への書き込みの繰り返す場合であ
る。残りの１つの場合は、スキップ・モード中のスキッ
プの継続をする場合である。

【００２０】同期フィードバック・ループ３４にコマン
ド発生器２６とコマンド・タイミング調整器２７とが含
まれているのは次の理由による。即ち、ＲＬＣオペレー
ション・サブ・コントローラ２８が出力する情報は直前
に実行されたコマンドの結果に影響される。例えば、モ
ード遷移時では、直前にモード情報を含むＲＬＣコード
が読み込まれ、読み込まれた情報はＲＬＣオペレーショ
ン・サブ・コントローラ２８内に保持され、どのモード
であるかの解釈が行われる。つまり、複数のステート
（この場合は２つのステート）に跨がってＲＬＣオペレ
ーション・サブ・コントローラ２８の出力情報が決定さ
れ、また、全体の動作はクロックに同期したものである
ので、同期フィードバック・ループ３４内にコマンド発
生器２６とコマンド・タイミング調整器２７とが含まれ
ているのである。

【００２１】第３の場合は、非同期フィードバック・ル
ープ３６を用いる場合である。非同期フィードバック・
ループ３６はコマンド発生器２６と、コマンド・タイミ
ング調整器２７と、非同期回路路３８と、ハンドシェイ
ク信号タイミング調整器２９と、次ステート発生器２４
とから成っている。非同期フィードバック・ループ３６
が用いられるのは、システム・メモリ１０或はビット・
マップ・メモリ１４へのアクセス時である。非同期回路
３８はシステム・メモリ１０及びビット・マップ・メモ
リ１４とＲＬＣオペレーション・コントローラ２０との
間のインターフェースの役割を果たしている。この第３
の場合では、非同期フィードバック・ループ３６の他に
同期フィードバック・ループ３２も用いられている。但
し、同期フィードバック・ループ３４は用いられない。

【００２２】次ステート発生器２４はＲＬＣオペレーシ
ョン・コントロール・カウンタ２２とハンドシェイク信
号タイミング調整器２９との出力から次ステートを決定
し、同期フィードバック・ループ３２の一部のパスを用
いてＲＬＣオペレーション・コントロール・カウンタ２
２の入力にフィードバックする。この同期フィードバッ
ク・ループ３２による次ステートの決定は４つのステー
トについて行われている。具体的には、非同期回路路３
８に対してメモリ・アクセスを開始したステートの次の
ステートである。例えば、システム・メモリの読み出し
命令を非同期回路３８に与えた後は、タイミング調整後
のハンドシェイク信号によって現ステートに止どまるか
（即ち、メモリ・アクセスを続けるか）或は次ステート
に進むかを決定する。

【００２３】

【表２】表２には現ステートに対して、同期フィードバック・ル
ープ３２、同期フィードバック・ループ３４、及び、非
同期フィードバック・ループ３６の何れが用いられて次
ステートが決定されるかが示されている。表２中、「０
０００」、「００１１」、「０１０１」、「１００
０」、及び「１０１０」の５つのステートはメモリ・イ
ニシャリゼーションを伴う。メモリ・イニシャリゼーシ
ョンを伴うのは非同期フィードバック・ループ３６を用
いる４つの場合（「００００」、「００１１」、及び
「０１０１」）の他に、「１０１０（スキップ・モー
ド）」のステートのように、疑似ビット・マップ・メモ
リ書き込み命令を発生し、非同期回路３８からの応答を
利用しない場合も含まれている。

【００２４】図６にはＲＬＣオペレーション・サブ・コ
ントローラ２８の構造が示されている。ＲＬＣオペレー
ション・サブ・コントローラ２８はモード検出器７２、
減算ピクセル数決定回路７４、ライト・リピート・カウ
ンタ７６、及び、スキップ・リピート・カウンタ７８を
有している。モード検出器７２の出力は次ステート発生
器２４に与えられる他、減算ピクセル数決定回路７４に
も与えられる。ラン・モード及び絶対モードにおいて、
ビット・マップ・メモリ１４への書き込みの際のライト
・データのビット幅がライト・リピート・カウンタ７６
の値に従って決まるようになっている。また、ライト・
リピート・カウンタ７６の値は、次ステートを決定する
ために、次ステート発生器２４にもフィードバックされ
る。ライト・リピート・カウンタ７６及びスキップ・リ
ピート・カウンタ７８の出力は減算ピクセル数決定回路
７４に与えられる。減算ピクセル数決定回路７４は、モ
ード検出器７２の出力に応じて、１ピクセル、２ピクセ
ル或は８ピクセルの何れかの値を、ライト・リピート・
カウンタ７６及びスキップ・リピート・カウンタ７８か
ら与えられたピクセル数から減じ、得られた結果をマル
チプレクサ７５及び７７を介してにライト・リピート・
カウンタ７６及びスキップ・リピート・カウンタ７８の
夫々に与える。

【００２５】ラン・モードにおいて、ビット・マップ・
メモリ１４に１度に書き込まれるデータのビット幅は、
ライト・リピート・カウンタ７６の値に応じて、以下の
ようにして決定される。ビット・マップ・メモリ１４へ
の書き込みデータはＲＬＣグラフィック・データ・コン
トローラ３０（図３）から供給されるが、書き込みデー
タ用バスのビット幅（バス幅）は６４ビットである。従
って、１ピクセルについて８ビットのデータを使用する
場合は、８ピクセル分のデータを１度に書き込むことが
可能である。ライト・リピート・カウンタ７６は書き込
むべきピクセル数に関する情報を保持している。ライト
・リピート・カウンタ７６の値が、ビツト・マップ・メ
モリ１４に書き込むべきピクセル数が１６以上であるこ
とを示している場合は、バス幅の最大ビット即ち６４ビ
ット（８ピクセル）幅の書き込みを行う。ライト・リピ
ート・カウンタ７６の値及び物理アドレス発生器４０の
値によっては、ビット・マップ・メモリ１４へのデータ
の書き込みのビット幅が２ピクセル（１６ビット）或は
１ピクセル（８ビット）になる場合がある。絶対モード
でも、書き込みビット幅が１ピクセル又は２ピクセルの
何れになるかの選択が行われる。また、ライト・リピー
ト・カウンタ７６の値が１以上ならば、ラン・モード或
は絶対モードの書き込み繰り返しのステートであること
が判断される。また、ライト・リピート・カウンタ７６
の値が０ならば、次のＲＬＣコードを読み出すためのス
テートへ遷移すべきことが判断される。

【００２６】スキップ・リピート・カウンタ７８はスキ
ップ・モードで用いられる。スキップ・モードにおい
て、ＲＬＣオペレーション・サブ・コントローラ２８
は、スキップ・モード中のビット・マップ・メモリ１４
への書き込みは疑似命令であることをコマンド発生器２
６に対して伝える。この結果、非同期回路２８に対して
メモリ・アクセス・コマンドは伝えられない。具体的に
は、ＡＮＤ回路（図示せず）の一方の入力に書き込み命
令を入力させ、他方の入力にマスク・コマンドを入力さ
せ、出力を非同期回路２８に与えている。物理アドレス
発生器４０はラン・モードの場合と同様にしてアドレス
を増加し続ける。このとき、スキップ・リピート・カウ
ンタ７８は、ラン・モードにおけるライト・リピート・
カウンタ７６と同様な動作を行う。疑似書き込みは非同
期フィードバック・ループ３６からのハンドシェイク信
号を常にハンドシェイク終了状態にして２つのステート
を使用している。２つのステートとは疑似書き込みステ
ート（「１０１１」）と書き込み終了ステート（「１１
００」）である。物理アドレス発生器４０を増加させる
ためのクロック発生が必要であるから２ステートを使用
している。

【００２７】スキップ・リピート・カウンタ７６の値は
次ステートを決定するために次ステート発生器２４にフ
ィードバックされる。即ち、スキップ・リピート・カウ
ンタ７８の内容が１以上であればスキップのためのステ
ートにすべきことが判断される。スキップ・リピート・
カウンタ７８の値が０であれば次のＲＬＣコードの読み
出しのためのステートに遷移すべきことが判断される。
以上述べたことを簡単にまとめると、システム・メモリ
１０からＲＬＣコードのスキップ・コードが読み出され
ると、スキップ・リピート・カウンタ７８にロードさ
れ、疑似命令終了タイミングでスキップ・リピート・カ
ウンタ７８の内容が更新される。

【００２８】コマンド発生器２６はシステム・メモリ１
０及びビット・マッブ・メモリ１４へのアクセス信号
を、ＲＬＣオペレーション・コントロール・カウンタ２
２の内容に従って、発生する。また、コマンド発生器２
６はライト・リピート・カウンタ７６及びスキップ・リ
ピート・カウンタ７８に対するカウンタ・ロード信号を
発生する。コマンド発生器２６がメモリ・アクセス信号
を発生するのはＲＬＣオペレーション・コントロール・
カウンタ２２が示すステートがＲＬＣコードの読み出し
を開始するステート、ラン・モード或は絶対モードにお
いてビット・マップ・メモリ１４への書き込みを開始す
るステートである。スキップ・モードでは疑似書き込み
命令が発生するが、これは非同期回路３８に与える前に
マスクされる。ライト・リピート・カウンタ７６やスキ
ップ・リピート・カウンタ８に対するカウンタ・ロード
信号はＲＬＣコードの繰り返し情報のリード完了のタイ
ミングである。

【００２９】図７はＲＬＣオペレーション・コントロー
ル・カウンタ２２の動作を説明するためのフロー・チャ
ートである。動作開始レジスタ１９の動作開始命令ビッ
ト１９Ａに１が書き込まれると、別言すると、ラン・レ
ングス・コード（ＲＬＣ）の始まりを示すキックオフ・
コマンドがシステム・メモリ１０から読み取られると
（ステップＳ１）、コマンド発生器２６はシステム・メ
モリ１０に対する読み出しコマンドを発生する（ステッ
プＳ２）。非同期フィードバック・ループ３６が働い
て、リード操作の完了が検出されると（ステップＳ
３）、ＲＬＣオペレーション・サブ・コントローラ２８
はどのモードの操作を行うべきかを決定する（ステップ
Ｓ４）。フレーム終了を指示するコード（ＥＯＦ）の場
合は、処理はステップＳ１に移る。ライン終了を指示す
るコード（ＥＯＬ）の場合は、処理はステップＳ２に移
る。絶対モードを指示するコードの場合は、コマンド発
生器２６はシステム・メモリ１０のリード・コマンドを
発生する（ステップＳ５）。

【００３０】システム・メモリ１０の読み出しアドレス
は、デコーダ１２ＡのＩ／Ｏレジスタ群１８内のリード
・スタート・アドレス・レジスタ８２（図３）に予め格
納されている。ＥＯＦ検出時は動作を終了するため処理
をステップＳ１に戻す。この際、動作開始命令ビット１
９Ａはリセットされる。ＥＯＬ検出時は、現在のライト
・スタート・アドレスにオフセット値を加算することに
より、ライト・スタート・アドレスを次の表示ラインの
先頭の表示位置に対応するアドレス値にする。ライト・
スタート・アドレスはライト・スタート・アドレス・レ
ジスタ８４（図３）に予め格納されている。オフセット
値が加算されたことはビット・マップ・メモリ・アドレ
ス発生器４０Ｂ（図１１）のビット・マップ・アドレス
・カウンタ６６の値にも反映される。ＥＯＬ毎にオフセ
ット値は積算され、ライト・スタート・アドレス・レジ
スタ８４はビット・マップ・メモリ１４に書き込みをし
ている表示ラインの先頭アドレスを常に保持している。
絶対モードのＲＬＣコードについては、システム・メモ
リ１０の読み出しにより書き込みカラー・データを得
る。リード・アドレスはリード・スタート・アドレス・
レジスタ８２の内容に２を加えた値である。この加算操
作はデコーダ１２Ａが自動的に行う。

【００３１】システム・メモリ１０のリード操作が完了
すると（ステップＳ６）、コマンド発生器２６はビット
・マップ・メモリ１４への書き込みコマンドを発生する
（ステップＳ７）。ビット・マップ・メモリ１４への書
き込み操作が終了したら（ステップＳ８）、ＲＬＣオペ
レーション・サブ・コントローラ２８からの情報を基に
次ステート発生器２４は実行中のモードを終了するか否
かを判断する（ステップＳ９）。実行中のモードを終了
すると判断したときは、処理をステップＳ２に移す。実
行中のモードを終了しないと判断したときは、実行中の
モードがラン・モードのときは、処理をステップＳ８に
移し、実行中のモードが絶対モードのときは、処理をス
テップＳ５またはステップＳ８に移す（ステップＳ
９）。処理をステップＳ５に移すかステップＳ８に移す
かは、物理アドレス発生器４０（図３）からＲＬＣオペ
レーション・サブ・コントローラ２８（図４）に送られ
たアドレスの下位ビットに基づいて判断される。

【００３２】デコーダ１２Ａとビット・マップ・メモリ
１４とは６４ビット幅のバスで結ばれている。絶対モー
ドにおいて、奇数バイト・アドレスからビット・マップ
・メモリ１４への書き込みが始まり、且つ、８バイト
（６４ビット）毎のアドレス・バウンダリを跨いでデー
タを書き込むまでにアドレスが増加されたときは、１回
の１ワード（１６ビット即ち２ピクセル）の書き込み操
作が２回の１バイト（８ビット即ち１ピクセル）の書き
込み操作に分割されることにより、アドレス・バウンダ
リを跨がる書き込み操作に対応している。書き込み操作
がアドレス・バウンダリを跨がることになるか否かは、
前述のように、次に書き込みを行うアドレスを保持して
いる物理アドレス発生器４０のアドレスの下位の数ビッ
トを参照して行う。物理アドレス発生器４０のアドレス
の下位の数ビットを参照した結果は、クロス・バウンダ
リの有無を示す１ビットの情報となり、ＲＬＣオペレー
ション・サブ・コントローラ２８から次ステート発生器
２４に送られ、次ステートの判断に利用される。こうし
たクロス・バウンダリに関する処理はラン・モードでも
発生し、絶対モードと同じハードウェアで実行される。

【００３３】ステップＳ４においてラン・モードを実行
すべきと判断したときは、処理はステップＳ７に移る。
ステップＳ２ではシステム・メモリ１０から２バイトの
データが読み込まれ、その内の１バイトはラン・モード
の指定及び１回のラン・モードの連続ピクセル数を指示
し、他の１バイトは書き込みカラーを指示する。書き込
みカラーを指定する８ビットのデータはＲＬＣグラフィ
ック・コントローラ３０（図３）に取り込まれ、図８に
示されるように、６４ビットに拡張され、ビット・マッ
プ・メモリ１４へのデータ・バス上に乗る。データ拡張
操作はステップＳ７に至る前に終了する。

【００３４】ステップＳ４においてスキップ・エントリ
を実行すべきと判断したときは、処理はステップＳ１０
に移る。ステップＳ１０では、コマンド発生器２６がシ
ステム・メモリ１０へのリード・コマンドを発生する。
非同期フィードバック・ループ３６の働きによりリード
操作の終了が判断されると（ステップＳ１１）、ＲＬＣ
オペレーション・サブ・コントローラ２８の指示に従っ
て、コマンド発生器２６が働き、ビット・マップ・メモ
リ１４への書き込み操作がマスクされる（ステップＳ１
２）。このマスク操作は非同期フィードバック・ループ
３６からの応答を待たず行われる。ステップＳ１３では
ビット・マップ・メモリ１４へのアドレス・ポイントの
飛び越し（スキップ操作）が終了したか否かがＲＬＣオ
ペレーション・サブ・コントローラ２８により判断され
る。スキップ操作が終了していないときは、処理はステ
ップＳ１２に戻る。スキップ操作が終了しているとき
は、処理はステップＳ２に戻る。

【００３５】ステップＳ１０のシステム・メモリ１０の
読み込みは、スキップの垂直方向及び水平方向の範囲を
得るためである。スキップの垂直方向の範囲は表示ライ
ン数で表し、水平方向の範囲はピクセル数で表される。
これらのデータはＲＬＣオペレーション・サブ・コント
ローラ２８に取り込まれる。図６に示されるように、Ｒ
ＬＣオペレーション・サブ・コントローラ２８のスキッ
プ・リピート・カウンタ７８は垂直スキップ・リピート
・カウンタ７８Ａとを水平スキップ・リピート・カウン
タ７８Ｂとを有している。ステップＳ１２とステップＳ
１３においては、ビット・マップ・メモリ１４への書き
込み信号がアクティブにならないような疑似メモリ書き
込み状態が繰り返される。ライト・イネーブル信号をマ
スクしていることを除けば、このときの動作はラン・モ
ードのときの動作と同じである。但し、ビット・マップ
・メモリ１４からの応答を待たないので、ラン・モード
のときの動作に比べて１２倍程度の高速で疑似ライト・
オペレーションが繰り返される。

【００３６】スキップ・モードにおける疑似ライト・オ
ペレーションがこのように高速になるのは、ステートの
遷移がクロック信号（５０ＭＨｚ即ち２０ナノ秒）にタ
イミングを合わせて行われるのに対して、ビット・マッ
プ・メモリ１４のアクセスには平均２４０ナノ秒を要す
るためである。疑似ライト・オペレーションの度に水平
スキップ・リピート・カウンタ７８Ｂの値は８ピクセ
ル、２ピクセル、或は１ピクセルの何れかが減じられ
る。水平スキップ・リピート・カウンタ７６Ｂの値が０
になると、垂直スキップ・リピート・カウンタ７８Ａの
値が１だけ減じられるとともに、１表示ライン分のピク
セル数、例えば６４０が水平スキップ・リピート・カウ
ンタ７８Ｂにロードされ、疑似ライト・オペレーション
が繰り返される。こうした繰り返し操作は垂直スキップ
・リピート・カウンタ７８Ａ及び水平スキップ・リピー
ト・カウンタ７８Ｂの内容がともに０になるまで継続す
る。

【００３７】疑似ライト・オペレーション中はビット・
マップ・メモリ１４へのライト・イネーブル信号はマス
クされるが、物理アドレス発生器４０のビット・マップ
・メモリ１４のアドレス値を保持するビット・マップ・
アドレス・カウンタ６６（図１１）の値は、水平スキッ
プ・リピート・カウンタ７８Ｂの値が減じられた数に応
じて更新される。例えば、水平スキップ・リピート・カ
ウンタ７８Ｂの値が８だけ減じられると物理アドレス発
生器４０のアドレスは８だけ加算される。垂直スキップ
・リピート・カウンタ７８Ａ及び水平スキップ・リピー
ト・カウンタ７８Ｂの内容がともに０になると、ＲＬＣ
オペレーション・サブ・コントローラ２８はスキップ終
了を示す信号をアクティブにし、この信号を次ステート
発生器２４に与える。この結果、次ステート発生器２４
の判断により処理はステップＳ２に戻る。スキップ・モ
ードでの動作を疑似ライト状態の動作としてラン・モー
ドの動作と共通する部分を多くしたので、スキップ・モ
ードの動作を実行する回路とラン・モードの動作を実行
する回路とは共通する部分が多くなり、ハードウェア構
成の簡素化が図れる。しかも、スキップ・モードを利用
する場合のメモリの書き込み操作の高速化については何
等阻害されることがない。

【００３８】ここで、以上をまとめると、ＣＰＵ２が動
作開始レジスタ１９の動作開始命令ビット１９Ａを真に
すると、デコーダ１２Ａが動作を開始する。先ず、物理
アドレス発生器４０のシステム・アドレス・カウンタ６
２に予めロードされていたアドレス値に基づいてＲＬＣ
コードの最初の２バイトをシステム・メモリ１０から読
み出す。読み出した２バイトには、実行すべきモードの
種類を指定する情報が含まれているので、指定されたモ
ードに応じたステートへと処理が分岐される。指定され
たモードによっては、システム・メモリ１０を再度読み
出す必要がある。システム・メモリ１０からの読み出し
はワード単位（２バイト）で行われるのに対応して、シ
ステム・メモリ１０の読み出しが終了する度に物理アド
レス発生器４０のシステム・アドレス・カウンタ６２の
内容が２だけ増加される。

【００３９】また、ビット・マップ・メモリ１４への書
き込みはラン・モード及び絶対モードで行われる。ラン
・モードでは、残りの書き込みピクセル数に応じて６４
ビット単位、１６ビット単位、或は８ビット単位の何れ
かの書き込みを行う。６４ビット幅のバスにより１６ビ
ット単位或は８ビット単位の書き込みを行うのは通常の
ＤＲＡＭに備えられているライト・パー・ビット機能を
用いる。絶対モードでは、書き込みがアドレス・バウン
ダリを跨ぐか否かに依って、１６ビット単位か８ビット
単位の書き込みを行う。ビツト・マップ・メモリ１４へ
の書き込みアドレスは、物理アドレス発生器４０のビッ
ト・マップ・メモリ・アドレス・カウンタ６６（図１
１）によって指定される。このカウンタ６６はバイト・
アドレスを指し、書き込み操作終了時に書き込んだビッ
ト数に応じて８、２、或は１が加算される。スキップ・
オペレーションはラン・モードの動作と基本的には同様
であるが、ライト・イネーブル信号をマスクしている点
がラン・モードの動作と異なる。ＥＯＦのみがデコーダ
１２Ａの動作を終了させる。

【００４０】図９にはＲＬＣグラフィック・データ・コ
ントローラ３０の構成が示されている。ＲＬＣグラフィ
ック・データ・コントローラ３０はシステム・メモリ１
０からデータを読み出し、ビット・マップ・メモリ１４
に書き込むための準備を行う。ラン・モードのときは、
読み出したデータは、システム・メモリ１０からの次の
データの読み出しまで、ラッチ５２が保持する。データ
・ローテータ５４は、システム・メモリ１０からのｎビ
ット幅のデータをビット・マップ・メモリ１４中にｍビ
ット幅で書き込むために用いられる。実行中のモード及
び物理アドレス発生器４０の発生したアドレスに従っ
て、ＲＬＣオペレーション・コントローラ２０がデータ
・ローテータ５４を操作する。データ拡張器５６はデー
タをｎビット幅からｍビット幅に拡張する。

【００４１】ラン・モードでは、データ・ロテータ５４
は動作せず、１ピクセル当り８ビットのデータが６４ビ
ットに拡張されるだけである（図８参照）。絶対モード
では、奇数アドレスに１６ビット・データ（２ピクセ
ル）を書き込むか偶数アドレスに１６ビット・データ
（２ピクセル）を書き込むかによって、８ビット・デー
タをローテイトするかどうかが決まる。１６ビット・デ
ータを書き込むのは、絶対モードであることが判明した
ら、システム・メモリ１０の読み出しをもう１度行って
２ピクセル分のデータ（ワード・データ）をＲＬＣグラ
フィック・データ・コントローラ３０に取り込むことに
なっているからである。絶対モードではデータ・ローテ
イタ５４の１６ビットの出力が６４ビットに拡張され
る。拡張の方法はラン・モードでの拡張と同様の並列コ
ピーである。このように、図９中のｎの値はラン・モー
ドでは８、絶対モードでは１６であり、ｍの値は６４で
ある。

【００４２】図１０及び図１１には物理アドレス発生器
４０の互いに異なる部分の構成が示されている。物理ア
ドレス発生器４０はシステム・メモリ・アドレス発生器
４０Ａ（図１０）とビット・マップ・メモリ・アドレス
発生器４０Ｂ（図１１）とから成り、システム・メモリ
・アドレス発生器４０Ａはシステム・メモリ１０のアド
レスを発生し、ビット・マップ・メモリ・アドレス発生
器４０Ｂはビット・マップ・メモリ１４のアドレスを発
生する。

【００４３】図１０において、システム・メモリ・アド
レス発生器４０Ａは、マルチプレクサ６１、システム・
アドレス・カウンタ６２、及び加算器６３を含んでい
る。加算器６３は現在アドレスに常に２バイトを加算す
る。システム・アドレス・カウンタ６２は複数の並列の
Ｄ型フリップ・フロップから構成されている。システム
・メモリ・アドレス発生器４０Ａで用いるスタート・ア
ドレスは、デコーダ１２ＡのＩ／Ｏレジスタ群１８内の
リード・スタート・アドレス・レジスタ８２（図４）内
にＣＰＵ２により予めロードされている。リード・スタ
ート・アドレス・レジスタ８２に書き込みがあったとき
は、ＭＵＸ６１はレジスタ８２内のスタート・アドレス
を選択し、システム・アドレス・カウンタ６２にもレジ
スタ８２の書き込みの終了のタイミングでスタート・ア
ドレスがロードされる。システム・メモリ・アドレスは
常にバイト・アドレスであり、システム・メモリ読み出
し終了のタイミングでシステム・アドレス・カウンタ６
２はクロックを与えられる。ＭＵＸ６１が加算器６３の
出力を選択しているときに、システム・アドレス・カウ
ンタ６２にクロックが与えられると、システム・アドレ
ス・カウンタ６２の内容に２が加算される。

【００４４】図１１のビット・マップ・メモリ・アドレ
ス発生器４０Ｂは、マルチプレクサ６５、ビット・マッ
プ・アドレス・カウンタ６６、加算器６７、及びマスク
信号発生器６８を含んでいる。加算器６７は現在アドレ
スに常にｊビットを加算する。ｊビットの値はＲＬＣオ
ペレーション・サブ・コントローラ２８からの指示によ
り特定される。バイト・アクセスを行うときはｊ＝１で
ある。ワード・アクセスを行うときはｊ＝２である。ラ
ン・モードで６４ビット（全バス幅）の書き込みを行う
ときはｊ＝８である。スキップ・モードで６４ビットの
疑似書き込みを行うときもｊ＝８である。ビット・マッ
プ・メモリ・アドレス発生器４０Ｂのスタート・アドレ
スはライト・スタート・アドレス・レジスタ８４（図
４）にＣＰＵ２により予めロードされている。レジスタ
８４に書き込みがあったときは、その書き込みの終了の
タイミングでビット・マップ・アドレス・カウンタ６６
にもスタート・アドレスがロードされる。

【００４５】マスク信号発生器６８は６４ビットのバス
幅の一部をマスクするための信号（マスク信号）を発生
する。マスク信号は絶対モードにおける８ビット或は１
６ビットのデータの書き込み時に使用される。マスク信
号は６４ビットのバス幅の内の書き込みを有効とするデ
ータ・ビット位置を書き込み可能とし、その他のデータ
・ビット位置を書き込み不可能にするような６４ビット
の信号である。マスク信号は、ＲＬＣグラフィック・デ
ータ・コントローラ３０の発生する書き込みデータとタ
イミング・マルチプレクスされ、ビット・マップ・メモ
リ１４を構成するＤＲＡＭのデータ・ラインに与えられ
る。ＤＲＡＭのライト・パー・ビットの機能により書き
込み不可のビットが書き込みマスクされる。尚、マスク
信号発生器６８の発生するマスク信号はスキップ・モー
ドにおけるライト・イネーブル信号のマスクとは関係が
ない。

【００４６】図１２に示されるように、ビット・マップ
・メモリ・アドレス発生器４０ＢとＲＬＣオペレーショ
ン・サブ・コントローラ２８との間にはフィードバック
・ループ７２が設けられている。ビット・マップ・メモ
リ１４のアドレスの下位ビットはＲＬＣオペレーション
・サブ・コントローラ２８に送られた後、加算器６７の
動作を決定する。絶対モードにおいて、書き込みピクセ
ルが残り２ピクセル（１６ビット）以上であり、現在ア
ドレスの下位ビットが「１１１」であるときは、次のビ
ット・マップ・メモリ１４の書き込みはバイト単位の書
き込みを２回繰り返し、６４ビットのバス幅に起因する
アドレス・バウンダリを処理するようになっている。こ
の処理のためにフィードバック・ループ７２が用いられ
る。

【００４７】このような本実施例によれば、ラン・レン
グス・コードのデコードに際してスキップ・エントリを
新たに設けて、ビット・マップ・メモリ１４への書き込
み頻度を減らすようにしたので、ラン・レングス・コー
ドをデコードしてビット・マップ・メモリ１４へ書き込
む速度を向上させることができる。また、書き換える必
要のない範囲については、従来は複数のラン・レングス
・コードで表していたデータを１つのスキップ・エント
リに置き換えることが可能なので、スキップ・エントリ
をラン・レングス・コードに含ませることにより、デー
タの圧縮率を向上させることができる。

【００４８】また、従来はソフトウェアによりラン・レ
ングス・コードをデコードすることが通常であったが、
前記実施例ではハードウェアによりはラン・レングス・
コードをデコードしているので、この点でもデコードが
速くなり、ＣＰＵ２の負担も軽くなる。

【００４９】尚、前記実施例では、ハードウェアにより
はラン・レングス・コードをデコードしていたが、ソフ
トウェアによりデコードするものであってもよい。ま
た、ラン・レングス・コードは２バイトの単位であると
して説明したが、２バイト以外の単位のコードであって
もよい。また、前記スキップ・エントリは、飛び越し範
囲を水平方向の飛び越し量及び垂直方向の飛び越し量で
指定していたが、水平方向の飛び越し量及び垂直方向の
飛び越し量の何れか一方のみを指定するようなコードで
あつてもよい。また、前記実施例では、水平方向の飛び
越し量はピクセル数に対応し、垂直方向の飛び越し量は
表示ライン数に対応したが、このような対応関係以外の
指定方法であってもよい。

【００５０】

【発明の効果】上述のように本発明によれば、ラン・レ
ングス・コードをデコードしてビット・マップ・メモリ
へ書き込む速度を向上させることができる。

【図面の簡単な説明】

【図１】本発明に係るデータ処理システムの一実施例の
全体構成を示すブロック図である。

【図２】前記実施例におけるラン・レングス・コードの
エキストラ・コードの一例を示す図表である。

【図３】前記実施例のＲＬＣデコーダの構成を示すブロ
ック図である。

【図４】ＲＬＣデコーダ中のＲＬＣオペレーション・コ
ントローラの構成を示すブロック図である。

【図５】ＲＬＣデコーダ中のＲＬＣオペレーション・コ
ントロール・カウンタの構成を示すブロック図である。

【図６】ＲＬＣデコーダ中のＲＬＣオペレーション・サ
ブ・コントローラの構成を示すブロック図である。

【図７】ＲＬＣオペレーション・コントローラの動作の
説明のための流れ図である。

【図８】ＲＬＣデコーダ中のＲＬＣグラフィック・デー
タ・コントローラにおけるデータ拡張に関する構成を示
すブロック図である。

【図９】ＲＬＣデコーダ中のＲＬＣグラフィック・デー
タ・コントローラの全体構成を示すブロック図である。

【図１０】前記物理アドレス発生器のシステム・メモリ
・アドレス発生器を示すブロック図である。

【図１１】前記物理アドレス発生器のビット・マップ・
メモリ・アドレス発生器を示すブロック図である。

【図１２】ＲＬＣデコーダ中の物理アドレス発生器とＲ
ＬＣオペレーション・サブ・コントローラとの間のフィ
ードバック・ループを示すブロック図である。

【符号の説明】

２プロセッサ（ＣＰＵ）４システム・バス８外部記憶装置１０システム・メモリ１２ビデオ・コントローラ１２Ａデコーダ１４ビット・マップ・メモリ１６表示装置１８Ｉ／Ｏレジスタ群１９動作開始命令レジスタ２０ＲＬＣオペレーション・コントローラ２２ＲＬＣオペレーション・コントロール・カウン
タ２４次ステート発生器２６コマンド発生器２７コマンド・タイミング発生器２８ＲＬＣオペレーション・サブ・コントローラ２９ハンドシェイク信号タイミング調整器３０ＲＬＣグラフィック・データ・コントローラ３２同期フィードバック・ループ３４同期フィードバック・ループ３６非同期フィードバック・ループ３８非同期回路４０物理アドレス発生器４０Ａシステム・メモリ・アドレス発生器４０Ｂビット・マップ・メモリ・アドレス発生器６２システム・メモリ・アドレス・カウンタ６６ビット・マップ・メモリ・アドレス・カウンタ８２リード・スタート・アドレス・レジスタ８４ライト・スタート・アドレス・レジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者合田裕二神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社大和事業所内 (72)発明者ダーウィン・ピー・ラックレイアメリカ合衆国フロリダ州ボカ・ラトンエンフィールド・ストリート756番地

Claims

【特許請求の範囲】

【請求項１】ラン・レングス・コードをデコードし、デ
コードされたデータをビット・マップ・メモリに書き込
む際に、ラン・レングス・コード・データのフロー中に
含まれる所定のコードに応答して、データを書き込むべ
き前記ビット・マップ・メモリ中の記憶位置を所定の範
囲だけ飛び越すようにした、ラン・レングス・コードの
デコード方法。
【請求項２】ラン・レングス・コードをデコードし、デ
コードされたデータをビット・マップ・メモリに書き込
む機能を有するビデオ・コントローラであって、ラン・
レングス・コード・データのフロー中に含まれる所定の
コードに応答して、データを書き込むべき前記ビット・
マップ・メモリ中の記憶位置が所定の範囲だけ飛び越さ
れるようになっているビデオ・コントローラ。
【請求項３】前記所定のコードは、前記ビット・マップ
・メモリ中の記憶位置の飛び越しの実行を指定する部分
と、飛び越しの範囲を指定する部分とを有する、請求項
２のビデオ・コントローラ。
【請求項４】表示装置と、ラン・レングス・コードで表
された表示用データを保持する外部記憶装置と、外部記
憶装置から表示用データを読み出すＣＰＵと、外部記憶
装置から読み出された表示用データを保持する領域を有
するシステム・メモリと、表示装置上の表示位置に対応
した記憶場所に表示用データを保持するビット・マップ
・メモリと、システム・メモリ内の表示用データをデコ
ードし、デコードされたデータをビット・マップ・メモ
リに書き込むためのデコーダと、前記デコーダを含み、
ビット・マップ・メモリ内の表示用データ及び表示用デ
ータの記憶場所に従って前記表示装置に映像信号を送る
ビデオ・コントローラと、を有するデータ処理装置であ
って、前記デコーダは、ラン・レングス・コード・デー
タのフロー中に含まれる所定のコードに応答して、デー
タを書き込むべき前記ビット・マップ・メモリ中の記憶
場所を所定の範囲だけ飛び越すようになっているデータ
処理システム。
【請求項５】前記デコーダは、前記ＣＰＵにより書き込
み可能なレジスタと、前記レジスタに応答して動作を開
始するとともに、ＣＰＵにより読み出された表示用デー
タの示す動作モードに従って動作するオペレーション・
コントローラと、オペレーション・コントローラに応答
して、ＣＰＵにより読み出された表示用データに基づい
てビット・マップ・メモリに書き込むべきデータを生成
するグラフィック・データ・コントローラと、オペレー
ション・コントローラに応答して、ビット・マップ・メ
モリへの書き込みアドレスを生成する物理アドレス発生
器と、を有している請求項４のデータ処理システム。