JPH0916142A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH0916142A
JPH0916142A JP7165023A JP16502395A JPH0916142A JP H0916142 A JPH0916142 A JP H0916142A JP 7165023 A JP7165023 A JP 7165023A JP 16502395 A JP16502395 A JP 16502395A JP H0916142 A JPH0916142 A JP H0916142A
Authority
JP
Japan
Prior art keywords
memory
signal
display
reading
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7165023A
Other languages
English (en)
Inventor
Yoshimasa Awata
好正 粟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7165023A priority Critical patent/JPH0916142A/ja
Publication of JPH0916142A publication Critical patent/JPH0916142A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】 【目的】表示パネル上の物理的な画素の数に関わらず、
異なる解像度にも対応できるマルチシンクタイプの表示
装置を実現する。 【構成】所定の表示ドット数を有し入力された1画面分
の表示信号を所定の内部垂直同期信号に同期して表示す
る表示パネル、内部垂直同期信号を発生する信号発生手
段、表示パネルの総ドット数と同数の記憶容量を有する
第1〜第3メモリ、表示信号を前記第1〜第3メモリの
一つに書き込むとともに外部垂直同期信号が変化すると
書き込み先のメモリを書き込み及び読み出しの何れにも
使用されていないフリーのメモリに変更する書き込み手
段、第1〜第3メモリに書き込まれた表示信号を選択的
に読み出して前記表示パネルに出力するとともに内部垂
直同期信号が変化すると読み出し元のメモリを書き込み
及び読み出しの何れにも使用されていないフリーのメモ
リに変更する読み出し手段を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、水平・垂直走査周波数
が物理的にきまっている表示装置のマルチシンク対応化
技術に関する。一般に、パーソナルコンピュータの水平
・垂直走査周波数は、ハードウェアの仕様やOS等の違
いによっていくつかの種類に分かれる。たとえば、ある
種のパソコンの垂直走査周波数は56Hzであるが、世
界標準とも言われているDOS/Vパソコンの垂直走査
周波数は60Hzである。また、ある種のOSを搭載す
れば機種の依存性をなくして、所定の周波数に統一する
ことも可能であるが、その周波数も、たとえば、56H
z、60Hz、72Hz………というように多岐にわた
る。このように、一口に水平・垂直走査周波数と言って
も様々な種類が存在するため、それぞれの周波数毎に表
示装置を用意していたのでは、コストの面からも無駄で
あり現実的ではない。
【0002】
【従来の技術】そこで、1台の表示装置で数種類の水平
・垂直走査周波数に対応できるようにした、いわゆる
「マルチシンク」と呼ばれるディスプレイが広く用いら
れている。この種のディスプレイでは、水平・垂直走査
周波数の使用可能帯域幅を拡大することによって、マル
チシンク対応を実現している。
【0003】
【発明が解決しようとする課題】しかしながら、かかる
従来のマルチシンク・ディスプレイは、そのほとんどが
CRT(Cathode Ray Tube;陰極線管)型であり、LC
D(液晶ディスプレイ)やPDP(プラズマ・ディスプ
レイ・パネル)等の表示装置での実現は困難である。例
えば、多階調PDPでは、いわゆる「サブフレーム方式
(具体的説明は後述)」を用いて階調表示を行っている
が、このサブフレーム方式における内部の水平・垂直走
査周波数は、パネルの画素数とフレーム分割の方法とか
ら物理的に決まってしまうため、単一の水平・垂直走査
周波数にしか対応することができない。
【0004】
【目的】そこで、本発明は、装置内部の水平・垂直走査
周波数に関わらず、異なる水平・垂直走査周波数にも対
応できるマルチシンクタイプの表示装置を実現すること
を目的とする。
【0005】
【課題を解決するための手段】請求項1記載の発明は、
その原理構成を図1に示すように、所定の表示ドット数
を有し、入力された1画面分の表示信号を所定の内部垂
直同期信号に同期して表示する表示パネル1と、前記内
部垂直同期信号を発生する信号発生手段2と、少なくと
も前記表示パネル1の総ドット数と同数の記憶容量を有
する第1〜第3メモリ3〜5と、外部から与えられる表
示信号を前記第1〜第3メモリ3〜5の一つに書き込む
とともに、外部から与えられる垂直同期信号(外部垂直
同期信号)が変化すると、書き込み先のメモリを、書き
込み及び読み出しの何れにも使用されていないフリーの
メモリに変更する書き込み手段6と、前記第1〜第3メ
モリ3〜5に書き込まれた表示信号を選択的に読み出し
て前記表示パネル1に出力するとともに、前記内部垂直
同期信号が変化すると、読み出し元のメモリを、書き込
み及び読み出しの何れにも使用されていないフリーのメ
モリに変更する読み出し手段7と、を備えたことを特徴
とする。
【0006】請求項2記載の発明は、その原理構成を図
2に示すように、所定の表示ドット数を有し、入力され
た1画面分の表示信号を所定の内部垂直同期信号に同期
して表示する表示パネル11と、前記内部垂直同期信号
を発生する信号発生手段12と、少なくとも前記表示パ
ネル11の総ドット数と同数の記憶容量を有する第1〜
第4メモリ13〜16と、外部から与えられる表示信号
を前記第1〜第4メモリ13〜16の一つに書き込むと
ともに、外部から与えられる垂直同期信号(外部垂直同
期信号)が変化すると、書き込み先のメモリを、書き込
み及び読み出し並びに所定のデータ変換処理の何れにも
使用されていないフリーのメモリに変更する書き込み手
段17と、前記第1〜第4メモリ13〜16に書き込ま
れた表示信号を選択的に読み出して前記表示パネル11
に出力するとともに、前記内部垂直同期信号が変化する
と、読み出し元のメモリを、書き込み及び読み出し並び
に所定の信号処理の何れにも使用されていないフリーの
メモリに変更する読み出し手段18と、前記第1〜第4
メモリ13〜16に書き込まれた表示信号を選択的に読
み出して所定の信号処理を施して書き戻すとともに、前
記内部垂直同期信号が変化すると、読み出し元のメモリ
を、書き込み及び読み出し並びに所定の信号処理の何れ
にも使用されていないフリーのメモリに変更する信号処
理手段19と、を備えたことを特徴とする。
【0007】
【作用】請求項1記載の発明では、第1〜第3メモリ3
〜5のうち、常に一つのメモリが「書き込み」及び「読
み出し」に使用されないフリーのメモリとして残る。し
たがって、内外の垂直同期信号の周期が異なる場合、す
なわち、外部から与えられる垂直走査周波数と表示パネ
ル1の垂直走査周波数とが異なる場合でも、同フリーの
メモリを新規の書き込み先、または新規の読み出し元に
することにより、同一メモリに対する「書き込み」と
「読み出し」の競合を回避でき、正常な表示を行うこと
ができる。
【0008】請求項2記載の発明では、第1〜第4メモ
リ13〜16のうち、常に一つのメモリが「書き込
み」、「読み出し」及び「所定の信号処理」に使用され
ないフリーのメモリとして残る。したがって、内外の垂
直走査周波数が異なる場合でも、同フリーのメモリを新
規の書き込み先、または表示のための新規の読み出し
元、もしくは「所定の信号処理」のための新規の読み出
し元にすることにより、周波数の違いを吸収して正常な
表示を行うことができる。
【0009】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図3〜図7は請求項1記載の発明に係る表示装置
の一実施例を示す図である。図3において、21は表示
パネルであり、表示パネル21は、横方向にX個、縦方
向にY個の表示ドット(総数はX×Y個)を持ち、周波
数fv の垂直走査周期毎に1ドットあたりp′ビットの
階調を持つ画像データ(表示信号)を表示する。22は
周波数fv の内部垂直同期信号を発生する信号発生手段
としての同期信号発生部、23は第1〜第3メモリ23
a〜23cを含む記憶部、24は外部から与えられる画
像データを記憶部23に書き込む書き込み手段としての
データライト部、25は記憶部23から画像データを読
み出して表示パネル21に出力する読み出し手段として
のデータリード部、26は制御部である。
【0010】記憶部23は、少なくともXm×Ym×p
ビットの記憶容量を持つメモリプレーンを3枚有し、各
プレーンをそれぞれ第1メモリ23a、第2メモリ23
b及び第3メモリ23cとして使用する。ここで、各プ
レーンの容量(Xm×Ym×p)は、外部から与えられ
る画像データ(表示信号)のうちで最大解像度の画像デ
ータに対応して設定する。Xmは同データの横方向のド
ット数、Ymは同データの縦方向のドット数、pは1ド
ットあたりの階調ビット数である。なお、各プレーンの
容量(Xm×Ym×p)は、計算上必要な最低の容量で
あり、メモリ素子の物理的な容量を指すものではない。
また、p=p′であってもよいし、p≠p′であっても
よい。
【0011】制御部26は、表示パネル21の垂直走査
周期を決定する内部垂直同期信号や、外部から与えられ
る画像データの垂直走査周期を決定する外部垂直同期信
号等に基づいて、表示装置各部の動作に必要な各種制御
信号を生成して出力するもので、たとえば、表示パネル
21に対しては、内部垂直同期信号に同期した垂直走査
信号等を出力し、データリード部25に対しては、内部
垂直同期信号に同期した画像データ読み取り制御信号等
を出力し、データライト部24に対しては、外部垂直同
期信号に同期したデータ書き込み制御信号等を出力し、
記憶部23に対しては、内部垂直同期信号及び外部垂直
同期信号に同期したメモリ割り当て制御信号等を出力す
る。
【0012】ここで、本実施例のポイントであるメモリ
割り当て制御について、図4を参照しながら説明する。
図4は制御部26で実行されるメモリ割り当て制御フロ
ーの一例である。このフローを実行すると、まず、初期
値として、データリード部25に第1メモリ23aを割
り当てるとともに、データライト部26に第2メモリ2
3bを割り当てる(ステップ30、31)。なお、割り
当ての初期値は一例であり、これに限定されない。たと
えば、第1メモリ23aと第2メモリ23bを逆にして
もよいし、第1メモリ23a(または第2メモリ23
b)の代わりに第3メモリ23cを割り当ててもよい。
ここでは、上記の初期値で割り当てたものとして説明を
進める。
【0013】次に、内部垂直同期信号または外部垂直同
期信号の変化を待ち(ステップ32、33)、信号変化
を検出した場合には、その信号の種類(内部か外部か)
に応じて以降の処理を分岐する。すなわち、内部垂直同
期信号が変化した場合には、ステップ34〜38に分岐
して「データリード部メモリ割り当て処理」を実行し、
一方、外部垂直同期信号が変化した場合には、ステップ
39〜43に分岐して「データライト部メモリ割り当て
処理」を実行する。 <データリード部メモリ割り当て処理>内部垂直同期信
号が変化すると、まず、第1メモリ23aを割り当て済
みであるか否かを検査し(ステップ34)、割り当て済
みでなければ(言い換えれば、第1メモリ23aがフリ
ーであれば)、この第1メモリ23aをデータリード部
25に割り当てる(ステップ35)。または、第1メモ
リ23aが割り当て済みであれば、次に、第2メモリ2
3aを割り当て済みであるか否かを検査し(ステップ3
6)、第2メモリ23bがフリーであれば、この第2メ
モリ23bをデータリード部25に割り当てる(ステッ
プ37)。または、第2メモリ23bも割り当て済みで
あれば、残りの第3メモリ23cがフリーであることが
分かるから、この第3メモリ23cをデータリード部2
5に割り当てる(ステップ38)。 <データライト部メモリ割り当て処理>外部垂直同期信
号が変化すると、まず、第1メモリ23aを割り当て済
みであるか否かを検査し(ステップ39)、割り当て済
みでなければ(言い換えれば、第1メモリ23aがフリ
ーであれば)、この第1メモリ23aをデータライト部
26に割り当てる(ステップ40)。または、第1メモ
リ23aが割り当て済みであれば、次に、第2メモリ2
3aを割り当て済みであるか否かを検査し(ステップ4
1)、第2メモリ23bがフリーであれば、この第2メ
モリ23bをデータライト部26に割り当てる(ステッ
プ42)。または、第2メモリ23bも割り当て済みで
あれば、残りの第3メモリ23cがフリーであることが
分かるから、この第3メモリ23cをデータライト部2
6に割り当てる(ステップ43)。
【0014】したがって、このメモリ割り当て制御フロ
ーによれば、外部垂直同期信号が変化すると、書き込み
及び読み出しの何れにも使用されていないフリーのメモ
リがデータライト部26に割り当てられ、また、内部垂
直同期信号が変化すると、書き込み及び読み出しの何れ
にも使用されていないフリーのメモリがデータリード部
25に割り当てられるという特有な作用が得られる。
【0015】図5は、内部垂直同期信号と外部垂直同期
信号の周期が近い場合のタイミングチャートである。こ
の図では、タイミングT1 (及びT3 )で内部垂直同期
信号が変化し、タイミングT2 (及びT4 )で外部垂直
同期信号が変化している。T 1 以前を初期割り当て状態
とすると、この初期割り当て状態では、データリード部
25には第1メモリ25a(以下)が、また、データ
ライト部26には第2メモリ23b(以下)がそれぞ
れ割り当てられており、フリーのメモリは第3メモリ2
3c(以下)である。
【0016】T1 では、データリード部25の割当メモ
リがからへと変更され、がフリーになる。次のT
2 では、データライト部26の割当メモリがからへ
と変更され、が新たにフリーとなる。次のT3 では、
データリード部25の割当メモリがからへと変更さ
れ、が新たにフリーとなる。次のT4 では、データラ
イト部26の割当メモリがからへと変更され、が
新たにフリーとなる。
【0017】図6は、内部垂直同期信号の周期が外部垂
直同期信号の周期よりも短い場合のタイミングチャート
である。この図では、タイミングT12(及びT13)で内
部垂直同期信号が変化し、タイミングT11(及びT14
で外部垂直同期信号が変化している。T11では、データ
ライト部26の割当メモリがからへと変更され、
が新たにフリーとなる。次のT12では、データリード部
25の割当メモリがからへと変更され、が新たに
フリーとなる。次のT13では、データリード部25の割
当メモリがからへと変更され、が新たにフリーと
なる。次のT14では、データライト部26の割当メモリ
がからへと変更され、が新たにフリーとなる。
【0018】図7は、内部垂直同期信号の周期が外部垂
直同期信号の周期よりも長い場合のタイミングチャート
である。この図では、タイミングT21(及びT24)で内
部垂直同期信号が変化し、タイミングT22(及びT23
で外部垂直同期信号が変化している。T21では、データ
リード部25の割当メモリがからへと変更され、
が新たにフリーとなる。次のT22では、データライト部
26の割当メモリがからへと変更され、が新たに
フリーとなる。次のT23では、データライト部26の割
当メモリがからへと変更され、が新たにフリーと
なる。次のT24では、データリード部25の割当メモリ
がからへと変更され、が新たにフリーとなる。
【0019】したがって、何れのタイミングでも、常に
一つのメモリがフリーとなり、残りの二つのメモリがデ
ータリード部25とデータライト部26に割り当てられ
るから、内部垂直同期信号と外部垂直同期信号の周期の
違いに関わらず、外部からの画像データの取り込み動作
(データライト部26によるメモリへの書き込み動作)
と、表示パネル21への画像データの出力動作(データ
リード部25によるメモリからの読み出し動作)とを支
障なく行うことができ、マルチシンク対応の表示装置と
することができる。
【0020】なお、上記実施例は、外部からの画像デー
タをそのまま表示するタイプの表示装置への適用例であ
り、この例では、メモリの数は、データライト部25と
データリード部26への割り当て分の2個とフリーの1
個とを合わせて、少なくとも三つ(第1〜第3メモリ2
3a〜23c)あればよいが、外部からの画像データに
対して所要の加工(信号処理)を施すタイプの表示装置
に適用する場合は、メモリの数が四つ必要になることが
ある。
【0021】図8〜図11は請求項2記載の発明に係る
表示装置の一実施例を示す図であり、外部からの画像デ
ータに対して所要の加工(信号処理)を施すタイプの表
示装置への適用例である。図8において、51は表示パ
ネルであり、表示パネル51は、横方向にX個、縦方向
にY個の表示ドット(総数はX×Y個)を持ち、周波数
v の垂直走査周期毎に1ドットあたりp′ビットの階
調を持つ画像データ(表示信号)を表示する。52は周
波数fv の内部垂直同期信号を発生する信号発生手段と
しての同期信号発生部、53は第1〜第4メモリ53a
〜53dを含む記憶部、54は外部から与えられる画像
データを記憶部53に書き込む書き込み手段としてのデ
ータライト部、55は記憶部53から画像データを読み
出して表示パネル51に出力する読み出し手段としての
データリード部、56は記憶部53に書き込まれている
画像データに対して所要の信号処理を施す信号処理手段
としての画像データ変換部、57は制御部である。
【0022】記憶部53は、Xm×Ym×pビットの記
憶容量を持つメモリプレーンを4枚有し、各プレーンの
それぞれを第1メモリ53a、第2メモリ53b、第3
メモリ53c及び第4メモリ53dとして使用する。こ
こで、各プレーンの容量(Xm×Ym×p)は、外部か
ら与えられる画像データ(表示信号)のうちで最大解像
度の画像データに対応して設定する。Xmは同データの
横方向のドット数、Ymは同データの縦方向のドット
数、pは1ドットあたりの階調ビット数である。なお、
言うまでもないが、各プレーンの容量(Xm×Ym×
p)は、計算上必要な最低の容量であり、メモリ素子の
物理的な容量を指すものではない。
【0023】制御部57は、表示パネル51の垂直走査
周期を決定する内部垂直同期信号や、外部から与えられ
る画像データの垂直走査周期を決定する外部垂直同期信
号等に基づいて、表示装置各部の動作に必要な各種制御
信号を生成して出力するもので、たとえば、表示パネル
51に対しては、内部垂直同期信号に同期した垂直走査
信号等を出力し、データリード部55に対しては、内部
垂直同期信号に同期した画像データ読み取り制御信号等
を出力し、データライト部54に対しては、外部垂直同
期信号に同期したデータ書き込み制御信号等を出力し、
記憶部53に対しては、内部垂直同期信号及び外部垂直
同期信号に同期したメモリ割り当て制御信号等を出力
し、画像データ変換部56に対しては、内部垂直同期信
号に同期した信号処理用の制御信号等を出力する。
【0024】図9は、内部垂直同期信号と外部垂直同期
信号の周期が近い場合のタイミングチャートである。こ
の図では、タイミングT31(及びT33)で内部垂直同期
信号が変化し、タイミングT32(及びT34)で外部垂直
同期信号が変化している。T 31以前を初期割り当て状態
とすると、この初期割り当て状態では、データリード部
55には第1メモリ53a(以下)が、画像データ変
換部56には第2メモリ53b(以下)が、また、デ
ータライト部54には第3メモリ53c(以下)がそ
れぞれ割り当てられており、フリーのメモリは第4メモ
リ53d(以下)である。
【0025】T31では、データリード部55の割当メモ
リがからへと変更されるとともに、画像データ変換
部56の割り当てメモリがからへと変更され、が
新たにフリーとなる。次のT32では、データライト部5
4の割当メモリがからへと変更され、が新たにフ
リーとなる。次のT33では、データリード部55の割当
メモリがからへと変更されるとともに、画像データ
変換部56の割り当てメモリがからへと変更され、
が新たにフリーとなる。次のT34では、データライト
部54の割当メモリがからへと変更され、が新た
にフリーとなる。
【0026】図10は、内部垂直同期信号の周期が外部
垂直同期信号の周期よりも短い場合のタイミングチャー
トである。この図では、タイミングT42(及びT43)で
内部垂直同期信号が変化し、タイミングT41(及び
44)で外部垂直同期信号が変化している。T41では、
データライト部54の割当メモリがからへと変更さ
れ、が新たにフリーとなる。次のT42では、データリ
ード部55の割当メモリがからへと変更されるとと
もに、画像データ変換部56の割り当てメモリがから
へと変更され、が新たにフリーとなる。次のT43
は、データリード部55の割当メモリがからへと変
更されるとともに、画像データ変換部56の割り当てメ
モリがからへと変更され、が新たにフリーとな
る。次のT44では、データライト部54の割当メモリが
からへと変更され、が新たにフリーとなる。
【0027】図11は、内部垂直同期信号の周期が外部
垂直同期信号の周期よりも長い場合のタイミングチャー
トである。この図では、タイミングT51(及びT54)で
内部垂直同期信号が変化し、タイミングT52(及び
53)で外部垂直同期信号が変化している。T51では、
データリード部55の割当メモリがからへと変更さ
れるとともに、画像データ変換部56の割り当てメモリ
がからへと変更され、が新たにフリーとなる。次
のT52では、データライト部54の割当メモリがから
へと変更され、が新たにフリーとなる。次のT53
は、データライト部54の割当メモリがからへと変
更され、が新たにフリーとなる。次のT54では、デー
タリード部55の割当メモリがからへと変更される
とともに、画像データ変換部56の割り当てメモリが
からへと変更され、が新たにフリーとなる。
【0028】したがって、何れのタイミングでも、常に
一つのメモリがフリーとなり、残りの三つのメモリがデ
ータリード部55、データライト部54及び画像データ
変換部56に割り当てられるから、内部垂直同期信号と
外部垂直同期信号の周期の違いに関わらず、外部からの
画像データの取り込み動作(データライト部54による
メモリへの書き込み動作)と、取り込んだ画像データに
対する所要の信号処理動作(画像データ変換部56によ
る信号処理動作)と、表示パネル51への画像データの
出力動作(データリード部55によるメモリからの読み
出し動作)とを支障なく行うことができ、マルチシンク
対応の表示装置とすることができる。
【0029】ここで、画像データ変換部56における信
号処理の一例を説明する。メモリ機能を有するPDPの
多階調表示技術の一つとして、サブフレーム分割方式が
知られている(たとえば、特開平4−195188号公
報参照)。この方式は、一つの表示フレームを8つのサ
ブフレームに分割するとともに、それぞれのサブフレー
ムでの発光回数の比を、たとえば1:2:4:8:1
6:32:64:128とし、画像データの階調に応じ
てこれらのサブフレームを組み合わせて使用するという
ものである。たとえば、画像データの階調を[1111
1111]とすると、すべてのサブフレームを選択し、
この場合、発光回数が最大(255回またはその整数
倍)となるから、白レベルに近い階調になる。または、
画像データの階調を[00000000]とすると、サ
ブフレームを非選択とし、この場合、発光回数が最小
(0回)となるから、黒レベルに近い階調になる。
【0030】このような方式における表示可能な最大の
階調数は、[00000000]から[1111111
1]の256階調であり、それ以上の階調数を表現する
には、例えば、ディザ法や誤差拡散法といった手法を併
用しなければならないが、こうした手法では、画像デー
タの各画素に対する変換処理(信号処理)が必要である
から、上記実施例の画像データ変換部56で、かかる信
号処理操作を行えば、変換後の画像データをデータリー
ド部55に渡すことができ、多階調PDPに適用して好
ましい技術を提供できる。
【0031】次表1は、参考までに示す、上記二つの実
施例における各メモリ(第1〜第3メモリ23a〜23
cまたは第1〜第4メモリ53a〜53d)の容量見積
もりである。 なお、上記各実施例では、LCDやPDPへの適用例を
示したが、これに限るものではない。要は、XY座標上
の画素を選択的に表示するものであればよく、水平・垂
直走査周波数が物理的に決まってしまう表示装置であれ
ばよい。
【0032】
【発明の効果】請求項1記載の発明によれば、第1〜第
3メモリ3〜5のうち、常に一つのメモリを「書き込
み」及び「読み出し」に使用されないフリーのメモリと
して残すことができる。したがって、内外の垂直同期信
号の周期が異なる場合でも、同フリーのメモリを新規の
書き込み先、または新規の読み出し元にすることによ
り、周波数の違いを吸収して正常な表示を行うことがで
きる。
【0033】請求項2記載の発明によれば、第1〜第4
メモリ13〜16のうち、常に一つのメモリを「書き込
み」、「読み出し」及び「所定の信号処理」に使用され
ないフリーのメモリとして残すことができる。したがっ
て、内外の垂直同期信号の周期が異なる場合でも、同フ
リーのメモリを新規の書き込み先、または表示のための
新規の読み出し元、もしくは所定の信号処理のための新
規の読み出し元にすることにより、周波数の違いを吸収
して正常な表示を行うことができる。
【図面の簡単な説明】
【図1】請求項1記載の発明の原理構成図である。
【図2】請求項2記載の発明の原理構成図である。
【図3】請求項1記載の発明の一実施例の要部構成図で
ある。
【図4】請求項1記載の発明の一実施例の概略フローで
ある。
【図5】請求項1記載の発明の一実施例のタイミングチ
ャート(その1)である。
【図6】請求項1記載の発明の一実施例のタイミングチ
ャート(その2)である。
【図7】請求項1記載の発明の一実施例のタイミングチ
ャート(その3)である。
【図8】請求項2記載の発明の一実施例の要部構成図で
ある。
【図9】請求項2記載の発明の一実施例のタイミングチ
ャート(その1)である。
【図10】請求項2記載の発明の一実施例のタイミング
チャート(その2)である。
【図11】請求項2記載の発明の一実施例のタイミング
チャート(その3)である。
【符号の説明】
1:表示パネル 2:信号発生手段 3〜5:第1〜第3メモリ 6:書き込み手段 7:読み出し手段 11:表示パネル 12:信号発生手段 13〜16:第1〜第4メモリ 17:書き込み手段 18:読み出し手段 19:信号処理手段 21:表示パネル 22:同期信号発生部(信号発生手段) 23a〜23c:第1〜第3メモリ 24::データライト部(書き込み手段) 25:データリード部(読み出し手段) 51:表示パネル 52:同期信号発生回路(信号発生手段) 53a〜53d:第1〜第4メモリ 54:データライト部(書き込み手段) 55:データリード部(読み出し手段) 56:画像データ変換部(信号処理手段)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/66 102 H04N 5/66 102Z

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】所定の表示ドット数を有し、入力された1
    画面分の表示信号を所定の内部垂直同期信号に同期して
    表示する表示パネルと、 前記内部垂直同期信号を発生する信号発生手段と、 少なくとも前記表示パネルの総ドット数と同数の記憶容
    量を有する第1〜第3メモリと、 外部から与えられる表示信号を前記第1〜第3メモリの
    一つに書き込むとともに、外部から与えられる垂直同期
    信号(外部垂直同期信号)が変化すると、書き込み先の
    メモリを、書き込み及び読み出しの何れにも使用されて
    いないフリーのメモリに変更する書き込み手段と、 前記第1〜第3メモリに書き込まれた表示信号を選択的
    に読み出して前記表示パネルに出力するとともに、前記
    内部垂直同期信号が変化すると、読み出し元のメモリ
    を、書き込み及び読み出しの何れにも使用されていない
    フリーのメモリに変更する読み出し手段と、を備えたこ
    とを特徴とする表示装置。
  2. 【請求項2】所定の表示ドット数を有し、入力された1
    画面分の表示信号を所定の内部垂直同期信号に同期して
    表示する表示パネルと、 前記内部垂直同期信号を発生する信号発生手段と、 少なくとも前記表示パネルの総ドット数と同数の記憶容
    量を有する第1〜第4メモリと、 外部から与えられる表示信号を前記第1〜第4メモリの
    一つに書き込むとともに、外部から与えられる垂直同期
    信号(外部垂直同期信号)が変化すると、書き込み先の
    メモリを、書き込み及び読み出し並びに所定のデータ変
    換処理の何れにも使用されていないフリーのメモリに変
    更する書き込み手段と、 前記第1〜第4メモリに書き込まれた表示信号を選択的
    に読み出して前記表示パネルに出力するとともに、前記
    内部垂直同期信号が変化すると、読み出し元のメモリ
    を、書き込み及び読み出し並びに所定の信号処理の何れ
    にも使用されていないフリーのメモリに変更する読み出
    し手段と、 前記第1〜第4メモリに書き込まれた表示信号を選択的
    に読み出して所定の信号処理を施して書き戻すととも
    に、前記内部垂直同期信号が変化すると、読み出し元の
    メモリを、書き込み及び読み出し並びに所定の信号処理
    の何れにも使用されていないフリーのメモリに変更する
    信号処理手段と、を備えたことを特徴とする表示装置。
JP7165023A 1995-06-30 1995-06-30 表示装置 Withdrawn JPH0916142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7165023A JPH0916142A (ja) 1995-06-30 1995-06-30 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7165023A JPH0916142A (ja) 1995-06-30 1995-06-30 表示装置

Publications (1)

Publication Number Publication Date
JPH0916142A true JPH0916142A (ja) 1997-01-17

Family

ID=15804383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7165023A Withdrawn JPH0916142A (ja) 1995-06-30 1995-06-30 表示装置

Country Status (1)

Country Link
JP (1) JPH0916142A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108313A (ja) * 2000-07-14 2002-04-10 Semiconductor Energy Lab Co Ltd 半導体表示装置及び半導体表示装置の駆動方法
WO2012001886A1 (ja) * 2010-06-28 2012-01-05 パナソニック株式会社 プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108313A (ja) * 2000-07-14 2002-04-10 Semiconductor Energy Lab Co Ltd 半導体表示装置及び半導体表示装置の駆動方法
WO2012001886A1 (ja) * 2010-06-28 2012-01-05 パナソニック株式会社 プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム
JP5584294B2 (ja) * 2010-06-28 2014-09-03 パナソニック株式会社 プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム
US9189989B2 (en) 2010-06-28 2015-11-17 Panasonic Intellectual Property Management Co., Ltd. Integrated circuit for use in plasma display panel, access control method, and plasma display system

Similar Documents

Publication Publication Date Title
USRE41522E1 (en) Method and apparatus for scaling up and down a video image
JPH1091135A (ja) グラフィックスイメージの非同期表示のための方法および装置
JPH0269799A (ja) 表示制御装置
US5028917A (en) Image display device
US5818466A (en) Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television
US5907329A (en) Display control apparatus, information processing apparatus, and control method
JP4006482B2 (ja) モニタ装置のマルチシンク回路
JP2001134243A (ja) Lcdパネル表示装置
US5856817A (en) Display control method and display controller and display apparatus using the same
JP2000122030A (ja) マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置
JP2004110046A (ja) 映像スケーリングを行う表示デバイス
JPS6016634B2 (ja) デイスプレイ装置における図形発生方式
JPH09274475A (ja) 1台のコンピュータに複数台接続可能な表示装置
JP3354725B2 (ja) 表示装置
JP3227200B2 (ja) 表示制御装置及び方法
JPH05108026A (ja) 多階調表示装置
JP2609628B2 (ja) メモリアドレス制御装置
KR100206580B1 (ko) 액정 표시 장치의 4분주 데이타를 위한 메모리 장치
JP2001183625A (ja) 単純マトリックス型液晶表示装置
JPH1195728A (ja) 液晶表示制御装置
JPH03134695A (ja) 液晶表示装置
JPH03164793A (ja) 液晶表示装置
JP3074378B2 (ja) 表示制御方法及び装置
JP2000181397A (ja) Crt/lcd表示変換回路及び変換方法
JP2567227B2 (ja) 画像表示装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020903