JPH0529330A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0529330A JPH0529330A JP3186271A JP18627191A JPH0529330A JP H0529330 A JPH0529330 A JP H0529330A JP 3186271 A JP3186271 A JP 3186271A JP 18627191 A JP18627191 A JP 18627191A JP H0529330 A JPH0529330 A JP H0529330A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- oxide film
- region
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の製造方法に関し、素
子の微細化を可能にして高速デバイスを実現できる半導
体装置の製造方法の提供を目的とする。 【構成】 引出し電極を構成するシリコン膜４の側壁に
沿った領域のみにシリコン酸化膜７と耐酸化性膜８とを
形成し、後者を酸化のマスクとして用い且つそれの除去
によりその幅と同等の幅のイオン注入領域11の形成に利
用し、前者を引出し電極４とイオン注入領域11との絶縁
に利用する。
子の微細化を可能にして高速デバイスを実現できる半導
体装置の製造方法の提供を目的とする。 【構成】 引出し電極を構成するシリコン膜４の側壁に
沿った領域のみにシリコン酸化膜７と耐酸化性膜８とを
形成し、後者を酸化のマスクとして用い且つそれの除去
によりその幅と同等の幅のイオン注入領域11の形成に利
用し、前者を引出し電極４とイオン注入領域11との絶縁
に利用する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。より詳しく言えば、本発明は、ＳＯＩ基板を
用いたラテラルバイポーラトランジスタといったような
半導体デバイスの、素子の微細化及び高速化が可能な製
造方法に関する。
に関する。より詳しく言えば、本発明は、ＳＯＩ基板を
用いたラテラルバイポーラトランジスタといったような
半導体デバイスの、素子の微細化及び高速化が可能な製
造方法に関する。
【０００２】
【従来の技術】ＳＯＩ基板を用いたラテラルバイポーラ
トランジスタは、ＳＯＩ基板を使用することによる寄生
容量の低減効果のほかに、ベース−コレクタ面積を小さ
くすることが可能なため、ベース−コレクタ間接合容量
の低減が可能な半導体装置である。そしてラテラルバイ
ポーラトランジスタの従来の製造方法では、ベース、コ
レクタ及びエミッタの開口部はフォトリソグラフィー技
術により形成されている。
トランジスタは、ＳＯＩ基板を使用することによる寄生
容量の低減効果のほかに、ベース−コレクタ面積を小さ
くすることが可能なため、ベース−コレクタ間接合容量
の低減が可能な半導体装置である。そしてラテラルバイ
ポーラトランジスタの従来の製造方法では、ベース、コ
レクタ及びエミッタの開口部はフォトリソグラフィー技
術により形成されている。
【０００３】
【発明が解決しようとする課題】ＳＯＩ基板を用いたラ
テラルバイポーラトランジスタにおいて、エミッタコン
タクト領域とベース領域とを近接して設けることは、エ
ミッタ中での少数キャリアの蓄積の低減となり、高速動
作にとって望ましいことである。また、ベース幅を小さ
くすることは、キャリアのベース走行時間の短縮となる
ため、やはり高速化につながる。
テラルバイポーラトランジスタにおいて、エミッタコン
タクト領域とベース領域とを近接して設けることは、エ
ミッタ中での少数キャリアの蓄積の低減となり、高速動
作にとって望ましいことである。また、ベース幅を小さ
くすることは、キャリアのベース走行時間の短縮となる
ため、やはり高速化につながる。
【０００４】従来の製造方法では、前述のようにベー
ス、コレクタ及びエミッタの開口部や電極等はフォトリ
ソグラフィー技術により形成されていたため、これらの
幅は、フォトリソグラフィー技術における合せ余裕及び
形成可能な最小寸法によって決まることになる。フォト
リソグラフィー技術の合せ余裕及び最小寸法の精度上の
下限は、ほぼ0.25μｍ程度である。そのため、精度の良
好なフォトリソグラフィー技術により形成した場合にお
いて、図５に示すように、エミッタコンタクト41とベー
ス領域42との距離は0.75μｍ程度、ベース幅は0.25μｍ
程度になってしまう。この図において、40はデバイス
層、43はエミッタ領域、44は絶縁膜、45はエミッタ電
極、46はベース電極であり、Ａはフォトリソグラフィー
技術の合せ余裕、Ｂはフォトリソグラフィー技術で形成
可能な最小寸法である。
ス、コレクタ及びエミッタの開口部や電極等はフォトリ
ソグラフィー技術により形成されていたため、これらの
幅は、フォトリソグラフィー技術における合せ余裕及び
形成可能な最小寸法によって決まることになる。フォト
リソグラフィー技術の合せ余裕及び最小寸法の精度上の
下限は、ほぼ0.25μｍ程度である。そのため、精度の良
好なフォトリソグラフィー技術により形成した場合にお
いて、図５に示すように、エミッタコンタクト41とベー
ス領域42との距離は0.75μｍ程度、ベース幅は0.25μｍ
程度になってしまう。この図において、40はデバイス
層、43はエミッタ領域、44は絶縁膜、45はエミッタ電
極、46はベース電極であり、Ａはフォトリソグラフィー
技術の合せ余裕、Ｂはフォトリソグラフィー技術で形成
可能な最小寸法である。
【０００５】これに対して、通常の縦方向のバイポーラ
トランジスタでは、合せ余裕及び形成可能な最小寸法は
おのおの0.１μｍ程度であるから、従来の方法で製造さ
れたラテラルバイポーラトランジスタは縦方向のものに
比べてエミッタコンタクト領域とベース領域との距離が
長く、ベース幅も広くて、高速動作に不適であるのが難
点であった。
トランジスタでは、合せ余裕及び形成可能な最小寸法は
おのおの0.１μｍ程度であるから、従来の方法で製造さ
れたラテラルバイポーラトランジスタは縦方向のものに
比べてエミッタコンタクト領域とベース領域との距離が
長く、ベース幅も広くて、高速動作に不適であるのが難
点であった。
【０００６】本発明は、素子の微細化を可能にして高速
デバイスを実現することのできる半導体装置の製造方法
を提供することを目的とする。
デバイスを実現することのできる半導体装置の製造方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、酸化シリコンにより素子分離された基板表面
の露出されたシリコンの一部の上と、それに隣接した酸
化シリコンの上に、ドーパントのドープされたシリコン
膜及びシリコン酸化膜を順に重ねて所定の形状に形成
し、加熱により上記シリコン膜中のドーパントを下地の
シリコン中へ拡散させて拡散領域を形成し、そして残さ
れた露出されたままのシリコン表面を薄く酸化してパッ
ド酸化膜を形成した後に、上記の前もって形成されたシ
リコン膜及びシリコン酸化膜の側壁に沿った上記パッド
酸化膜上の領域のみにシリコン酸化膜及び耐酸化性膜を
順に形成し、この耐酸化性膜をマスクとして酸化を行っ
て上記パッド酸化膜の領域のシリコンを更に酸化し、そ
して当該耐酸化性膜のみを選択的に除去し、更にその下
のパッド酸化膜を除去して、当該耐酸化性膜の幅と同等
の幅のシリコン領域を露出させ、そしてこの領域に、上
記の前もって形成されたシリコン膜及びシリコン酸化膜
の側壁のシリコン酸化膜を残したままイオン注入してイ
オン注入領域を形成する工程を含むことを特徴とする方
法である。
造方法は、酸化シリコンにより素子分離された基板表面
の露出されたシリコンの一部の上と、それに隣接した酸
化シリコンの上に、ドーパントのドープされたシリコン
膜及びシリコン酸化膜を順に重ねて所定の形状に形成
し、加熱により上記シリコン膜中のドーパントを下地の
シリコン中へ拡散させて拡散領域を形成し、そして残さ
れた露出されたままのシリコン表面を薄く酸化してパッ
ド酸化膜を形成した後に、上記の前もって形成されたシ
リコン膜及びシリコン酸化膜の側壁に沿った上記パッド
酸化膜上の領域のみにシリコン酸化膜及び耐酸化性膜を
順に形成し、この耐酸化性膜をマスクとして酸化を行っ
て上記パッド酸化膜の領域のシリコンを更に酸化し、そ
して当該耐酸化性膜のみを選択的に除去し、更にその下
のパッド酸化膜を除去して、当該耐酸化性膜の幅と同等
の幅のシリコン領域を露出させ、そしてこの領域に、上
記の前もって形成されたシリコン膜及びシリコン酸化膜
の側壁のシリコン酸化膜を残したままイオン注入してイ
オン注入領域を形成する工程を含むことを特徴とする方
法である。
【０００８】図１に、本発明の方法の原理を説明する図
を示す。図１（ａ）において、１は酸化シリコン基板で
あり、２は酸化シリコン基板１上の素子領域のシリコン
であって、予めシリコン酸化膜３により素子分離されて
いる。また、素子領域の露出されたシリコンの一部の上
には前もって、所定形状の、ドーパントのドープされた
シリコン膜４と更にこの上のシリコン酸化膜５とが形成
されている。このとき、膜４及び５は、それらの下のシ
リコンに隣接したシリコン酸化膜３の上に重ねられる。
次いで、シリコン膜４中のドーパントを加熱により下地
のシリコン中へ拡散させて拡散領域10を形成する。更
に、残された露出シリコン表面には薄いパッド酸化膜６
が形成される。このときには、シリコン膜４及びシリコ
ン酸化膜５の側壁に薄い酸化膜が形成されても差支えな
い。そして本発明の方法では、シリコン膜４及びシリコ
ン酸化膜５の側壁に沿ったパッド酸化膜６上の一部の領
域のみにシリコン酸化膜７そして耐酸化性膜８を順に形
成する。図１（ａ）において、Ｗ1 及びＷ2 はそれぞれ
シリコン酸化膜７及び耐酸化性膜８の幅を表している。
を示す。図１（ａ）において、１は酸化シリコン基板で
あり、２は酸化シリコン基板１上の素子領域のシリコン
であって、予めシリコン酸化膜３により素子分離されて
いる。また、素子領域の露出されたシリコンの一部の上
には前もって、所定形状の、ドーパントのドープされた
シリコン膜４と更にこの上のシリコン酸化膜５とが形成
されている。このとき、膜４及び５は、それらの下のシ
リコンに隣接したシリコン酸化膜３の上に重ねられる。
次いで、シリコン膜４中のドーパントを加熱により下地
のシリコン中へ拡散させて拡散領域10を形成する。更
に、残された露出シリコン表面には薄いパッド酸化膜６
が形成される。このときには、シリコン膜４及びシリコ
ン酸化膜５の側壁に薄い酸化膜が形成されても差支えな
い。そして本発明の方法では、シリコン膜４及びシリコ
ン酸化膜５の側壁に沿ったパッド酸化膜６上の一部の領
域のみにシリコン酸化膜７そして耐酸化性膜８を順に形
成する。図１（ａ）において、Ｗ1 及びＷ2 はそれぞれ
シリコン酸化膜７及び耐酸化性膜８の幅を表している。
【０００９】次に、図１（ｂ）に示すように、耐酸化性
膜８をマスクとして酸化を行うことにより、露出されて
いるパッド酸化膜の領域のシリコンを更に酸化して、厚
い酸化膜９を形成する。そて耐酸化性膜８及びこの膜の
下のパッド酸化膜を順に選択的に除去して、耐酸化性膜
８の幅Ｗ2 と同等の幅を有する領域のシリコンを露出さ
せる。この露出された領域のシリコンに、残された酸化
膜３，５，７，９をマスクとしてドーパントをイオン注
入すれば、図１（ｃ）に示すように、耐酸化性膜８の幅
Ｗ2 と同等の幅を有するイオン注入領域11が形成され
る。除去された耐酸化性膜に隣接していた幅Ｗ1 のシリ
コン酸化膜７はそのまま残されて、拡散領域10に接した
シリコン膜４により構成される引出し電極と、後にイオ
ン注入領域11に接して形成される引出し電極とを分離す
る絶縁層を構成する。
膜８をマスクとして酸化を行うことにより、露出されて
いるパッド酸化膜の領域のシリコンを更に酸化して、厚
い酸化膜９を形成する。そて耐酸化性膜８及びこの膜の
下のパッド酸化膜を順に選択的に除去して、耐酸化性膜
８の幅Ｗ2 と同等の幅を有する領域のシリコンを露出さ
せる。この露出された領域のシリコンに、残された酸化
膜３，５，７，９をマスクとしてドーパントをイオン注
入すれば、図１（ｃ）に示すように、耐酸化性膜８の幅
Ｗ2 と同等の幅を有するイオン注入領域11が形成され
る。除去された耐酸化性膜に隣接していた幅Ｗ1 のシリ
コン酸化膜７はそのまま残されて、拡散領域10に接した
シリコン膜４により構成される引出し電極と、後にイオ
ン注入領域11に接して形成される引出し電極とを分離す
る絶縁層を構成する。
【００１０】素子分離した基板表面の露出シリコンの一
部の上に前もって形成されるシリコン膜及びシリコン酸
化膜は、全面へ順に堆積させた後に、共にパターニング
を行って所望形状にすることができる。シリコン膜に
は、適当なドーパントがドープされる。ドーパントのド
ープはシリコン膜の堆積と同時に行って差支えない。シ
リコン膜中のドーパントは、パターニング後の加熱によ
り下地のシリコン中へその一部が拡散して、拡散領域を
構成する。また、ドーパントのドープされているシリコ
ン膜は、後に拡散領域のための引出し電極として利用さ
れる。引出し電極としてのシリコン膜は、後述のよう
に、イオン注入帯域と接触する恐れがないので、これら
の間にトンネルリーク電流は発生しない。従って、シリ
コン膜の構成材料には、ポリシリコンを使用しても、あ
るいはエピタキシャル成長により得られるような単結晶
シリコンを使用しても差支えない。
部の上に前もって形成されるシリコン膜及びシリコン酸
化膜は、全面へ順に堆積させた後に、共にパターニング
を行って所望形状にすることができる。シリコン膜に
は、適当なドーパントがドープされる。ドーパントのド
ープはシリコン膜の堆積と同時に行って差支えない。シ
リコン膜中のドーパントは、パターニング後の加熱によ
り下地のシリコン中へその一部が拡散して、拡散領域を
構成する。また、ドーパントのドープされているシリコ
ン膜は、後に拡散領域のための引出し電極として利用さ
れる。引出し電極としてのシリコン膜は、後述のよう
に、イオン注入帯域と接触する恐れがないので、これら
の間にトンネルリーク電流は発生しない。従って、シリ
コン膜の構成材料には、ポリシリコンを使用しても、あ
るいはエピタキシャル成長により得られるような単結晶
シリコンを使用しても差支えない。
【００１１】シリコン膜上のシリコン酸化膜は、絶縁膜
として利用される。重ねて形成されたこれらのシリコン
膜及びシリコン酸化膜の側壁に沿った、パッド酸化膜上
の一部の領域のみに形成されるシリコン酸化膜は、図２
（ａ）に７で示すように、全面へＣＶＤ法で堆積させて
から、反応性イオンエッチングにより異方性のエッチン
グを行うことで基板に対して垂直な方向にのみシリコン
酸化膜７を除去して、図２（ｂ）に示すように、前もっ
て形成されたシリコン膜４及びシリコン酸化膜５の側壁
に沿った領域のみに幅Ｗ1 のシリコン酸化膜７を残して
形成することができる。この際、シリコン膜４及びシリ
コン酸化膜５の側壁には、これに先立つパッド酸化膜の
形成時に、図２（ａ）に示すように薄い酸化膜ができて
いると考えられるが、この側壁の薄い酸化膜は本発明の
方法にとって支障とはならない。ここで形成されるシリ
コン酸化膜７の幅Ｗ1 は、0.１μｍ程度あるいはそれ以
下にすることが可能である。
として利用される。重ねて形成されたこれらのシリコン
膜及びシリコン酸化膜の側壁に沿った、パッド酸化膜上
の一部の領域のみに形成されるシリコン酸化膜は、図２
（ａ）に７で示すように、全面へＣＶＤ法で堆積させて
から、反応性イオンエッチングにより異方性のエッチン
グを行うことで基板に対して垂直な方向にのみシリコン
酸化膜７を除去して、図２（ｂ）に示すように、前もっ
て形成されたシリコン膜４及びシリコン酸化膜５の側壁
に沿った領域のみに幅Ｗ1 のシリコン酸化膜７を残して
形成することができる。この際、シリコン膜４及びシリ
コン酸化膜５の側壁には、これに先立つパッド酸化膜の
形成時に、図２（ａ）に示すように薄い酸化膜ができて
いると考えられるが、この側壁の薄い酸化膜は本発明の
方法にとって支障とはならない。ここで形成されるシリ
コン酸化膜７の幅Ｗ1 は、0.１μｍ程度あるいはそれ以
下にすることが可能である。
【００１２】幅Ｗ1 のシリコン酸化膜の横に更に形成さ
れる幅Ｗ2 の耐酸化性膜８（図１（ａ))として好適なも
のは、シリコン窒化膜（Six N y ) やシリコン酸化窒化
膜（Six O y N z ) である。これらは、パッド酸化膜の
領域のシリコンを更に酸化する際に有効なマスクとして
働いて、耐酸化性膜の下に位置するシリコンの酸化を防
止する。シリコン窒化膜やシリコン酸化窒化膜は、その
前に形成されたシリコン酸化膜７について説明したのと
同様に（図２（ａ）及び（ｂ))、ＣＶＤ法による全面へ
の堆積とその後の反応性イオンエッチングによる異方性
のエッチングとによって、図１（ａ）に例示したように
シリコン酸化膜７の横に容易に形成することができる。
こうして形成される耐酸化性膜の幅Ｗ2 は、0.１μｍ以
下、好ましくは0.05μｍ程度にすることが可能である。
このように、耐酸化性膜は、酸化操作の際に有効なマス
クとして働いてその下のシリコンの酸化を防止すること
ができ、且つ、前もって形成されたシリコン膜及びシリ
コン酸化膜の側壁に沿った、上記の幅Ｗ2 の領域のみに
適当な方法により形成可能であって、しかも後に選択的
に容易に除去可能なものであれば、どのような材料の膜
であってもよい。
れる幅Ｗ2 の耐酸化性膜８（図１（ａ))として好適なも
のは、シリコン窒化膜（Six N y ) やシリコン酸化窒化
膜（Six O y N z ) である。これらは、パッド酸化膜の
領域のシリコンを更に酸化する際に有効なマスクとして
働いて、耐酸化性膜の下に位置するシリコンの酸化を防
止する。シリコン窒化膜やシリコン酸化窒化膜は、その
前に形成されたシリコン酸化膜７について説明したのと
同様に（図２（ａ）及び（ｂ))、ＣＶＤ法による全面へ
の堆積とその後の反応性イオンエッチングによる異方性
のエッチングとによって、図１（ａ）に例示したように
シリコン酸化膜７の横に容易に形成することができる。
こうして形成される耐酸化性膜の幅Ｗ2 は、0.１μｍ以
下、好ましくは0.05μｍ程度にすることが可能である。
このように、耐酸化性膜は、酸化操作の際に有効なマス
クとして働いてその下のシリコンの酸化を防止すること
ができ、且つ、前もって形成されたシリコン膜及びシリ
コン酸化膜の側壁に沿った、上記の幅Ｗ2 の領域のみに
適当な方法により形成可能であって、しかも後に選択的
に容易に除去可能なものであれば、どのような材料の膜
であってもよい。
【００１３】ラテラルバイポーラトランジスタのベース
領域を形成しようとする場合には、図１（ｃ）に示した
ように耐酸化性膜及びその下のパッド酸化膜の除去後に
イオン注入されたシリコン領域11の上に、ベース引出し
用の電極を形成する。この電極は、例えば、ポリシリコ
ンの堆積によって容易に形成することができる。具体的
に説明すれば、イオンの注入後に、ＣＶＤ法により全面
へポリシリコンを堆積させ、低抵抗化するため例えばボ
ロンのような適当な不純物を注入し、次いでパターニン
グして不要なポリシリコンを取除いてベース引出し電極
を形成することができる。
領域を形成しようとする場合には、図１（ｃ）に示した
ように耐酸化性膜及びその下のパッド酸化膜の除去後に
イオン注入されたシリコン領域11の上に、ベース引出し
用の電極を形成する。この電極は、例えば、ポリシリコ
ンの堆積によって容易に形成することができる。具体的
に説明すれば、イオンの注入後に、ＣＶＤ法により全面
へポリシリコンを堆積させ、低抵抗化するため例えばボ
ロンのような適当な不純物を注入し、次いでパターニン
グして不要なポリシリコンを取除いてベース引出し電極
を形成することができる。
【００１４】ベース引出し電極を形成後、拡散領域の上
の、エミッタ引出し電極を構成するシリコン膜上のシリ
コン酸化膜の一部、及びコレクタ領域のシリコン酸化膜
の一部を開口し、これらの開口部とベース引出し電極の
上にメタルを形成して、ラテラルバイポーラトランジス
タを完成することができる。
の、エミッタ引出し電極を構成するシリコン膜上のシリ
コン酸化膜の一部、及びコレクタ領域のシリコン酸化膜
の一部を開口し、これらの開口部とベース引出し電極の
上にメタルを形成して、ラテラルバイポーラトランジス
タを完成することができる。
【００１５】
【作用】本発明の方法において、前もって形成されたシ
リコン膜及びシリコン酸化膜の側壁に沿った領域のみに
シリコン酸化膜を介して形成される耐酸化性膜は、その
下のシリコンの酸化を防いで他の領域のシリコンを酸化
するのを可能にし、そしてその除去によって、その幅と
同等の幅の未酸化のシリコン領域の露出を可能にする。
この耐酸化性膜は、フォトリソグラフィーによらず、セ
ルフアラインで形成可能であるから、フォトリソグラフ
ィーで形成される未酸化シリコン領域の幅と比較して十
分に狭い幅の未酸化シリコン領域を露出させる。そして
この領域にイオン注入することによって、耐酸化性膜の
幅と同等の十分狭い幅のイオン注入領域が得られる。
リコン膜及びシリコン酸化膜の側壁に沿った領域のみに
シリコン酸化膜を介して形成される耐酸化性膜は、その
下のシリコンの酸化を防いで他の領域のシリコンを酸化
するのを可能にし、そしてその除去によって、その幅と
同等の幅の未酸化のシリコン領域の露出を可能にする。
この耐酸化性膜は、フォトリソグラフィーによらず、セ
ルフアラインで形成可能であるから、フォトリソグラフ
ィーで形成される未酸化シリコン領域の幅と比較して十
分に狭い幅の未酸化シリコン領域を露出させる。そして
この領域にイオン注入することによって、耐酸化性膜の
幅と同等の十分狭い幅のイオン注入領域が得られる。
【００１６】前もって形成されたシリコン膜及びシリコ
ン酸化膜の側壁に沿った領域のみに上記の耐酸化性膜の
形成に先立ち形成されたシリコン酸化膜は、当該耐酸化
膜の除去により露出され、そしてそのまま残されること
で、拡散領域に接したシリコン膜により構成される引出
し電極と、後にイオン注入領域の上に形成される引出し
電極とを分離して、電気的に絶縁する絶縁層として働
く。
ン酸化膜の側壁に沿った領域のみに上記の耐酸化性膜の
形成に先立ち形成されたシリコン酸化膜は、当該耐酸化
膜の除去により露出され、そしてそのまま残されること
で、拡散領域に接したシリコン膜により構成される引出
し電極と、後にイオン注入領域の上に形成される引出し
電極とを分離して、電気的に絶縁する絶縁層として働
く。
【００１７】
【実施例】次に、実施例により本発明を更に説明する。
この例は、本発明の方法をｎｐｎ−ラテラルバイポーラ
トランジスタの製造に適用したものである。図３（ａ）
に示すように、ＳＯＩ基板のシリコンの素子領域以外の
ところを酸化して、素子分離を行った。この図におい
て、21は素子領域のシリコン、22, 23は酸化シリコンで
ある。この素子領域の活性層はｎ型であって、キャリア
濃度は１×1017／cm3 、膜厚は0.15μｍであった。全面
に、ヒ素をドープしたｎ形ポリシリコン膜（厚さ200nm)
を堆積させ、更にその上にシリコン酸化膜（厚さ200nm)
を堆積させて、これらを所定の形状にパターニングし
て、図３（ｂ）に示すようにシリコン膜24とシリコン酸
化膜25を形成した。そして露出された素子領域のシリコ
ンを薄く酸化して、厚さ約10nmのパッド酸化膜26を形成
した。次いで1000℃で20分間加熱を行って、ポリシリコ
ン膜24中のドーパント（ヒ素）を下地のシリコンへ拡散
させ、高濃度のｎ形層、すなわちエミッタ領域27を形成
した。
この例は、本発明の方法をｎｐｎ−ラテラルバイポーラ
トランジスタの製造に適用したものである。図３（ａ）
に示すように、ＳＯＩ基板のシリコンの素子領域以外の
ところを酸化して、素子分離を行った。この図におい
て、21は素子領域のシリコン、22, 23は酸化シリコンで
ある。この素子領域の活性層はｎ型であって、キャリア
濃度は１×1017／cm3 、膜厚は0.15μｍであった。全面
に、ヒ素をドープしたｎ形ポリシリコン膜（厚さ200nm)
を堆積させ、更にその上にシリコン酸化膜（厚さ200nm)
を堆積させて、これらを所定の形状にパターニングし
て、図３（ｂ）に示すようにシリコン膜24とシリコン酸
化膜25を形成した。そして露出された素子領域のシリコ
ンを薄く酸化して、厚さ約10nmのパッド酸化膜26を形成
した。次いで1000℃で20分間加熱を行って、ポリシリコ
ン膜24中のドーパント（ヒ素）を下地のシリコンへ拡散
させ、高濃度のｎ形層、すなわちエミッタ領域27を形成
した。
【００１８】全面へ、ＣＶＤ法により厚さ100nm のシリ
コン酸化膜を堆積させ、次いでこの膜を反応性イオンエ
ッチングにより基板に対して垂直な方向にのみ異方的に
除去して、図３（ｃ）に28で示すシリコン酸化膜を、シ
リコン膜24及びシリコン酸化膜25の側壁に沿った領域の
みに残した。次に、やはりＣＶＤ法により厚さ50nmのシ
リコン窒化膜を堆積させ、この膜を反応性イオンエッチ
ングにより異方性エッチングして、シリコン酸化膜の横
にシリコン窒化膜29を残した。こうして形成されたシリ
コン酸化膜28の幅は100nm 、シリコン窒化膜29の幅は50
nmであった。
コン酸化膜を堆積させ、次いでこの膜を反応性イオンエ
ッチングにより基板に対して垂直な方向にのみ異方的に
除去して、図３（ｃ）に28で示すシリコン酸化膜を、シ
リコン膜24及びシリコン酸化膜25の側壁に沿った領域の
みに残した。次に、やはりＣＶＤ法により厚さ50nmのシ
リコン窒化膜を堆積させ、この膜を反応性イオンエッチ
ングにより異方性エッチングして、シリコン酸化膜の横
にシリコン窒化膜29を残した。こうして形成されたシリ
コン酸化膜28の幅は100nm 、シリコン窒化膜29の幅は50
nmであった。
【００１９】次に、酸化を行い、図４（ａ）に示すよう
に、パッド酸化膜の露出されているところにのみ厚さ10
0nm の酸化膜30を形成した。次いで、熱リン酸でシリコ
ン窒化膜29だけを選択的に除去し、更にその下のパッド
酸化膜を除去して、シリコン窒化膜29の幅と同等の50nm
の幅のシリコンを露出させた。残された酸化膜をマスク
に、露出された領域のシリコンへボロンを25keV の加速
エネルギーで１×1013／cm2 注入して、図４（ｂ）に示
すようにベース31を形成した。
に、パッド酸化膜の露出されているところにのみ厚さ10
0nm の酸化膜30を形成した。次いで、熱リン酸でシリコ
ン窒化膜29だけを選択的に除去し、更にその下のパッド
酸化膜を除去して、シリコン窒化膜29の幅と同等の50nm
の幅のシリコンを露出させた。残された酸化膜をマスク
に、露出された領域のシリコンへボロンを25keV の加速
エネルギーで１×1013／cm2 注入して、図４（ｂ）に示
すようにベース31を形成した。
【００２０】次いで、全面へポリシリコンを 200nm堆積
させ、ボロンを30keV の加速エネルギーで１×1016／cm
2 注入して低抵抗化させ、そしてパターニングを行って
ベース引出し用の電極32（図４（ｃ))を形成した。ベー
ス引出し電極32のパターニングのためのレジストを残し
て、リンを200keVの加速エネルギーで１×1016／cm2 注
入し、アニールして、コレクタ領域33（図４（ｃ))を低
抵抗化した。
させ、ボロンを30keV の加速エネルギーで１×1016／cm
2 注入して低抵抗化させ、そしてパターニングを行って
ベース引出し用の電極32（図４（ｃ))を形成した。ベー
ス引出し電極32のパターニングのためのレジストを残し
て、リンを200keVの加速エネルギーで１×1016／cm2 注
入し、アニールして、コレクタ領域33（図４（ｃ))を低
抵抗化した。
【００２１】最後に、図４（ｃ）に示すように、エミッ
タ引出し電極を構成するシリコン膜24の上のシリコン酸
化膜25と、コレクタ領域のシリコン酸化膜30を開口し
て、これらの開口部とベース引出し電極32の上にメタル
34, 35, 36を形成して、ｎｐｎ−ラテラルバイポーラト
ランジスタを完成した。こうして製造したラテラルバイ
ポーラトランジスタにあっては、ｎ形ポリシリコンのエ
ミッタ引出し電極24とベース31との距離は、シリコン膜
及びシリコン酸化膜の側壁に残されたシリコン酸化膜28
の幅と同等（上記実施例では100nm 程度）になり、また
ベース幅は除去されたシリコン窒化膜29の幅と同等（上
記実施例では50nm程度）になる。
タ引出し電極を構成するシリコン膜24の上のシリコン酸
化膜25と、コレクタ領域のシリコン酸化膜30を開口し
て、これらの開口部とベース引出し電極32の上にメタル
34, 35, 36を形成して、ｎｐｎ−ラテラルバイポーラト
ランジスタを完成した。こうして製造したラテラルバイ
ポーラトランジスタにあっては、ｎ形ポリシリコンのエ
ミッタ引出し電極24とベース31との距離は、シリコン膜
及びシリコン酸化膜の側壁に残されたシリコン酸化膜28
の幅と同等（上記実施例では100nm 程度）になり、また
ベース幅は除去されたシリコン窒化膜29の幅と同等（上
記実施例では50nm程度）になる。
【００２２】
【発明の効果】以上説明したように、本発明の方法によ
れば、エミッタ引出し電極とベースとの距離をシリコン
膜及びシリコン酸化膜の側壁に残されたシリコン酸化膜
の幅と同等にすることができ、且つ、ベース幅を除去さ
れた耐酸化性膜の幅と同等にすることができる。これら
のシリコン酸化膜及び耐酸化性膜の幅は、これらの膜を
フォトリソグラフィー技術によらずにセルフアラインで
形成することができるため、フォトリソグラフィー技術
ではこの技術固有の制約によって実現することのできな
いような、十分狭いものにすることができる。従って本
発明の方法によれば、エミッタ引出し電極とベースとの
距離、及びベース幅を、ラテラルバイポーラトランジス
タにとって申し分のない十分小さなものにすることがで
きることから、素子の微細化が可能となり、高速デバイ
スを実現することが可能となる。
れば、エミッタ引出し電極とベースとの距離をシリコン
膜及びシリコン酸化膜の側壁に残されたシリコン酸化膜
の幅と同等にすることができ、且つ、ベース幅を除去さ
れた耐酸化性膜の幅と同等にすることができる。これら
のシリコン酸化膜及び耐酸化性膜の幅は、これらの膜を
フォトリソグラフィー技術によらずにセルフアラインで
形成することができるため、フォトリソグラフィー技術
ではこの技術固有の制約によって実現することのできな
いような、十分狭いものにすることができる。従って本
発明の方法によれば、エミッタ引出し電極とベースとの
距離、及びベース幅を、ラテラルバイポーラトランジス
タにとって申し分のない十分小さなものにすることがで
きることから、素子の微細化が可能となり、高速デバイ
スを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の方法の原理を説明する図である。
【図２】シリコン膜及びシリコン酸化膜の側壁に沿っ
た、パッド酸化膜上の一部の領域のみに形成されるシリ
コン酸化膜の形成方法を説明する図である。
た、パッド酸化膜上の一部の領域のみに形成されるシリ
コン酸化膜の形成方法を説明する図である。
【図３】実施例の手順の前半を説明する図である。
【図４】実施例の手順の後半を説明する図である。
【図５】フォトリソグラフィー技術により形成した場合
のエミッタ電極とベースとの距離、及びベース幅を例示
する図である。
のエミッタ電極とベースとの距離、及びベース幅を例示
する図である。
１…酸化シリコン基板
２…シリコン
３…シリコン酸化膜
４…シリコン膜
５…シリコン酸化膜
６…パッド酸化膜
７…側壁のシリコン酸化膜
８…耐酸化性膜
９…酸化膜
10…拡散領域
11…イオン注入領域
Claims (3)
- 【請求項１】 酸化シリコン（３）により素子分離され
た基板表面の露出されたシリコン（２）の一部の上と、
それに隣接した酸化シリコン（３）の上に、ドーパント
のドープされたシリコン膜（４）及びシリコン酸化膜
（５）を順に重ねて所定の形状に形成し、加熱により上
記シリコン膜中のドーパントを下地のシリコン中へ拡散
させて拡散領域（10）を形成し、そして残された露出さ
れたままのシリコン表面を薄く酸化してパッド酸化膜
（６）を形成した後に、上記の前もって形成されたシリ
コン膜（４）及びシリコン酸化膜（５）の側壁に沿った
上記パッド酸化膜（６）上の領域のみにシリコン酸化膜
（７）及び耐酸化性膜（８）を順に形成し、この耐酸化
性膜（８）をマスクとして酸化を行って上記パッド酸化
膜（６）の領域のシリコンを更に酸化し、そして当該耐
酸化性膜（８）のみを選択的に除去し、更にその下のパ
ッド酸化膜を除去して、当該耐酸化性膜（８）の幅と同
等の幅のシリコン領域を露出させ、そしてこの領域に、
上記の前もって形成されたシリコン膜（４）及びシリコ
ン酸化膜（５）の側壁のシリコン酸化膜（７）を残した
ままイオン注入してイオン注入領域（11）を形成する工
程を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記耐酸化性膜（８）がシリコン窒化膜
又はシリコン酸化窒化膜である、請求項１記載の方法。 - 【請求項３】 前記拡散領域（10）がラテラルバイポー
ラトランジスタのエミッタ領域であり、前記イオン注入
領域（11）がラテラルバイポーラトランジスタのベース
領域である、請求項１又は２記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186271A JPH0529330A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186271A JPH0529330A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529330A true JPH0529330A (ja) | 1993-02-05 |
Family
ID=16185375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3186271A Withdrawn JPH0529330A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529330A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3211257A1 (de) * | 1981-03-26 | 1982-11-04 | Minolta Camera K.K., Osaka | Bildpositionsdetektor |
| US5501991A (en) * | 1994-07-13 | 1996-03-26 | Winbond Electronics Corporation | Process for making a bipolar junction transistor with a self-aligned base contact |
| US5612246A (en) * | 1995-05-30 | 1997-03-18 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor substrate having buck transistor and SOI transistor areas |
| US5780352A (en) * | 1995-10-23 | 1998-07-14 | Motorola, Inc. | Method of forming an isolation oxide for silicon-on-insulator technology |
-
1991
- 1991-07-25 JP JP3186271A patent/JPH0529330A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3211257A1 (de) * | 1981-03-26 | 1982-11-04 | Minolta Camera K.K., Osaka | Bildpositionsdetektor |
| US5501991A (en) * | 1994-07-13 | 1996-03-26 | Winbond Electronics Corporation | Process for making a bipolar junction transistor with a self-aligned base contact |
| US5525833A (en) * | 1994-07-13 | 1996-06-11 | Winbond Electronics Corporation | Process for making a bipolar junction transistor with a self-aligned base contact |
| US5612246A (en) * | 1995-05-30 | 1997-03-18 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor substrate having buck transistor and SOI transistor areas |
| US5780352A (en) * | 1995-10-23 | 1998-07-14 | Motorola, Inc. | Method of forming an isolation oxide for silicon-on-insulator technology |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| JPS6226590B2 (ja) | ||
| US4908324A (en) | Method of manufacturing bipolar transistor | |
| JPH0340501B2 (ja) | ||
| JPS5944789B2 (ja) | 自己整合型横方向バイポ−ラトランジスタの製造方法 | |
| US5109263A (en) | Semiconductor device with optimal distance between emitter and trench isolation | |
| JPH09116039A (ja) | ＢｉＣＭＯＳ装置の製造方法 | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
| US4882290A (en) | Semiconductor device and a method of manufacturing the same | |
| JPH0340436A (ja) | バイポーラ型半導体装置 | |
| JP2989207B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JP2674613B2 (ja) | 半導体装置の製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| JP3241150B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0272632A (ja) | 半導体装置の製造方法 | |
| JP3097749B2 (ja) | コンタクトの形成方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0564457B2 (ja) | ||
| JPH02148847A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |