JPH0529655A - 光半導体素子の駆動回路 - Google Patents
光半導体素子の駆動回路Info
- Publication number
- JPH0529655A JPH0529655A JP9209891A JP9209891A JPH0529655A JP H0529655 A JPH0529655 A JP H0529655A JP 9209891 A JP9209891 A JP 9209891A JP 9209891 A JP9209891 A JP 9209891A JP H0529655 A JPH0529655 A JP H0529655A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- optical semiconductor
- signal
- emitting diode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【構成】 制御入力信号Ｖinに基づいて、発光ダイオー
ド１をＯＮ／ＯＦＦする信号を出力する差動増幅回路２
と、上記差動増幅回路２の出力信号に基づいて、光半導
体素子を駆動する光信号を出力する発光ダイオード１
と、上記発光ダイオード１の両端に順方向のプリバイア
ス電圧ＶF1を印加するダイオード１１・１２、およびバ
イアス抵抗１３・１４を有するバイアス手段１０とを備
えている。 【効果】 これにより、高速、かつ、ジッタ量を抑えた
光半導体素子の駆動回路を実現することができる。
ド１をＯＮ／ＯＦＦする信号を出力する差動増幅回路２
と、上記差動増幅回路２の出力信号に基づいて、光半導
体素子を駆動する光信号を出力する発光ダイオード１
と、上記発光ダイオード１の両端に順方向のプリバイア
ス電圧ＶF1を印加するダイオード１１・１２、およびバ
イアス抵抗１３・１４を有するバイアス手段１０とを備
えている。 【効果】 これにより、高速、かつ、ジッタ量を抑えた
光半導体素子の駆動回路を実現することができる。
Description
【０００１】
【産業上の利用分野】本発明は、光半導体素子を高速
に、しかも、ジッタ量を抑えて駆動する光半導体素子の
駆動回路に関するものである。
に、しかも、ジッタ量を抑えて駆動する光半導体素子の
駆動回路に関するものである。
【０００２】
【従来の技術】従来、一般に、定電流の差動増幅回路に
よる駆動である光半導体素子の駆動回路は、図２に示す
ように、発光ダイオード２１、差動増幅回路２２、およ
び定電流回路２６から構成されている。これにより、制
御入力信号Ｖinに基づいて差動増幅回路２２を構成する
論理回路２３の各出力端子２３ａ・２３ｂからは、相互
にハイレベル／ローレベルの出力信号が出力される。そ
して、論理回路２３からの各出力信号に基づいて、差動
増幅回路２２を構成する各スイッチングトランジスタ２
４・２５が相互にＯＮ／ＯＦＦすることにより、発光ダ
イオード２１がＯＮ／ＯＦＦして光信号が伝送される。
よる駆動である光半導体素子の駆動回路は、図２に示す
ように、発光ダイオード２１、差動増幅回路２２、およ
び定電流回路２６から構成されている。これにより、制
御入力信号Ｖinに基づいて差動増幅回路２２を構成する
論理回路２３の各出力端子２３ａ・２３ｂからは、相互
にハイレベル／ローレベルの出力信号が出力される。そ
して、論理回路２３からの各出力信号に基づいて、差動
増幅回路２２を構成する各スイッチングトランジスタ２
４・２５が相互にＯＮ／ＯＦＦすることにより、発光ダ
イオード２１がＯＮ／ＯＦＦして光信号が伝送される。
【０００３】ここで、発光ダイオード２１がＯＮ状態の
時には、定電流回路２６の電流ＩO は、スイッチングト
ランジスタ２５を通して発光ダイオード２１の順方向電
流ＩF として流れる。一方、発光ダイオード２１がＯＦ
Ｆ状態の時には、定電流回路２６の電流ＩO は、スイッ
チングトランジスタ２４を通して電源電圧＋ＶCCより流
れる。
時には、定電流回路２６の電流ＩO は、スイッチングト
ランジスタ２５を通して発光ダイオード２１の順方向電
流ＩF として流れる。一方、発光ダイオード２１がＯＦ
Ｆ状態の時には、定電流回路２６の電流ＩO は、スイッ
チングトランジスタ２４を通して電源電圧＋ＶCCより流
れる。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
構成では、制御入力信号Ｖinの周波数が高い場合、即
ち、光半導体素子を高速に駆動する場合、入力信号Ｖin
の周波数の変化に伴って光のＯＮ時間、およびＯＦＦ時
間が変化する。また、上記従来の駆動回路では、光のＯ
Ｎ／ＯＦＦ、即ち、光の立ち上がり／立ち下がりは、差
動増幅回路２２の立ち上がり／立ち下がり時間による
が、光のＯＦＦ時には、発光ダイオード２１の順方向電
流ＩF が略０Ａとなると共に、スイッチングトランジス
タ２５のコレクタ電流が略０Ａとなるため、発光ダイオ
ード２１のカソード電位が高インピーダンスになり、駆
動周波数の変化に伴う光ＯＦＦ期間の変化が発光直前の
光ＯＦＦ状態の発光ダイオード２１の状態（バイアス電
圧・電流）に変化が生じ、光の立ち上がり、および遅延
時間が変化する。例えば、光信号の伝送を光ファイバデ
ータリンク等で行う際、従来の駆動回路では、入力信号
Ｖinに、高周波成分を含む周波数の異なる複数の信号か
らなるランダムな信号が入力されると、駆動回路の出力
は前述の遅延時間（立ち上がり／立ち下がりに要する時
間等）のバラツキ、即ち、ジッタ量が大きくなり、高
速、かつ正確な情報伝達が困難になるという問題を有し
ている。
構成では、制御入力信号Ｖinの周波数が高い場合、即
ち、光半導体素子を高速に駆動する場合、入力信号Ｖin
の周波数の変化に伴って光のＯＮ時間、およびＯＦＦ時
間が変化する。また、上記従来の駆動回路では、光のＯ
Ｎ／ＯＦＦ、即ち、光の立ち上がり／立ち下がりは、差
動増幅回路２２の立ち上がり／立ち下がり時間による
が、光のＯＦＦ時には、発光ダイオード２１の順方向電
流ＩF が略０Ａとなると共に、スイッチングトランジス
タ２５のコレクタ電流が略０Ａとなるため、発光ダイオ
ード２１のカソード電位が高インピーダンスになり、駆
動周波数の変化に伴う光ＯＦＦ期間の変化が発光直前の
光ＯＦＦ状態の発光ダイオード２１の状態（バイアス電
圧・電流）に変化が生じ、光の立ち上がり、および遅延
時間が変化する。例えば、光信号の伝送を光ファイバデ
ータリンク等で行う際、従来の駆動回路では、入力信号
Ｖinに、高周波成分を含む周波数の異なる複数の信号か
らなるランダムな信号が入力されると、駆動回路の出力
は前述の遅延時間（立ち上がり／立ち下がりに要する時
間等）のバラツキ、即ち、ジッタ量が大きくなり、高
速、かつ正確な情報伝達が困難になるという問題を有し
ている。
【０００５】
【課題を解決するための手段】本発明の光半導体素子の
駆動回路は、上記の課題を解決するために、以下の手段
を講じている。
駆動回路は、上記の課題を解決するために、以下の手段
を講じている。
【０００６】即ち、制御入力信号に基づいて、発光手段
をＯＮ／ＯＦＦする信号を出力する差動増幅回路と、上
記差動増幅回路の出力信号に基づいて、光半導体素子を
駆動する光信号を出力する発光手段と、上記発光手段の
両端に順方向のプリバイアス電圧を印加するダイオー
ド、および抵抗群を有するバイアス手段とを備えている
ことを特徴としている。
をＯＮ／ＯＦＦする信号を出力する差動増幅回路と、上
記差動増幅回路の出力信号に基づいて、光半導体素子を
駆動する光信号を出力する発光手段と、上記発光手段の
両端に順方向のプリバイアス電圧を印加するダイオー
ド、および抵抗群を有するバイアス手段とを備えている
ことを特徴としている。
【０００７】
【作用】上記の構成によれば、制御入力信号に基づいて
差動増幅回路は、スイッチングされる。そして、差動増
幅回路の出力の変化に応じて発光手段は、バイアス手段
により順方向にバイアスされているので、発光手段のス
イッチングの応答特性が改善され、高速なスイッチング
が行われる。従って、変化の激しい高周波成分を含む信
号に対しても、光半導体素子が高速に、しかも、確実に
駆動できる。
差動増幅回路は、スイッチングされる。そして、差動増
幅回路の出力の変化に応じて発光手段は、バイアス手段
により順方向にバイアスされているので、発光手段のス
イッチングの応答特性が改善され、高速なスイッチング
が行われる。従って、変化の激しい高周波成分を含む信
号に対しても、光半導体素子が高速に、しかも、確実に
駆動できる。
【０００８】
【実施例】本発明の一実施例について図１に基づいて説
明すれば、以下の通りである。
明すれば、以下の通りである。
【０００９】本実施例に係る光半導体素子の駆動回路
は、図１に示すように、発光手段としての発光ダイオー
ド１と、差動増幅回路２と、定電流回路６と、バイアス
手段１０とから構成されている。
は、図１に示すように、発光手段としての発光ダイオー
ド１と、差動増幅回路２と、定電流回路６と、バイアス
手段１０とから構成されている。
【００１０】上記発光ダイオード１は、アノードが電源
電圧＋ＶCCのプラス側に接続されており、カソードが差
動増幅回路２を構成する後述のスイッチングトランジス
タ５のコレクタに接続されている。
電圧＋ＶCCのプラス側に接続されており、カソードが差
動増幅回路２を構成する後述のスイッチングトランジス
タ５のコレクタに接続されている。
【００１１】上記差動増幅回路２は、ＴＴＬ（Transist
or-Transistor Logic)等からなる論理回路３と、ｎｐｎ
型のスイッチングトランジスタ４・５とからなり、論理
回路３の各出力端子３ａ・３ｂは、個々にスイッチング
トランジスタ４・５の各ベースに接続されている。スイ
ッチングトランジスタ４は、コレクタがバイアス手段１
０を構成する後述のダイオード１２のカソードに接続さ
れており、エミッタが定電流回路６に接続されている。
スイッチングトランジスタ５は、コレクタが前述のよう
に発光ダイオード１のカソードに接続されており、エミ
ッタが定電流回路６に接続されている。尚、上記定電流
回路６は、ＧＮＤ端子が接地されているものである。
or-Transistor Logic)等からなる論理回路３と、ｎｐｎ
型のスイッチングトランジスタ４・５とからなり、論理
回路３の各出力端子３ａ・３ｂは、個々にスイッチング
トランジスタ４・５の各ベースに接続されている。スイ
ッチングトランジスタ４は、コレクタがバイアス手段１
０を構成する後述のダイオード１２のカソードに接続さ
れており、エミッタが定電流回路６に接続されている。
スイッチングトランジスタ５は、コレクタが前述のよう
に発光ダイオード１のカソードに接続されており、エミ
ッタが定電流回路６に接続されている。尚、上記定電流
回路６は、ＧＮＤ端子が接地されているものである。
【００１２】そして、上記の差動増幅回路２を構成する
論理回路３は、入力端子からハイレベルの制御入力信号
Ｖinを入力すると、出力端子３ａからローレベルの出力
信号を出力すると共に、出力端子３ｂからハイレベルの
出力信号を出力する一方、入力端子からローレベルの制
御入力信号Ｖinを入力すると、出力端子３ａからハイレ
ベルの出力信号を出力すると共に、出力端子３ｂからロ
ーレベルの出力信号を出力するようになっている。
論理回路３は、入力端子からハイレベルの制御入力信号
Ｖinを入力すると、出力端子３ａからローレベルの出力
信号を出力すると共に、出力端子３ｂからハイレベルの
出力信号を出力する一方、入力端子からローレベルの制
御入力信号Ｖinを入力すると、出力端子３ａからハイレ
ベルの出力信号を出力すると共に、出力端子３ｂからロ
ーレベルの出力信号を出力するようになっている。
【００１３】上記バイアス手段１０は、ダイオード１１
・１２と、抵抗群としてのバイアス抵抗１３・１４とか
らなり、各ダイオード１１・１２は、ダイオード１１の
カソードとダイオード１２のアノードとを接続点として
直列に接続されている。また、ダイオード１１のアノー
ドは、電源電圧＋ＶCCに接続されており、ダイオード１
２のカソードは、前述のように差動増幅回路２を構成す
るスイッチングトランジスタ４のコレクタに接続されて
いる。一方、各バイアス抵抗１３・１４は、ダイオード
１２のアノードとカソードとの間に直列に接続されてお
り、各バイアス抵抗１３・１４間の接続点は、前述の発
光ダイオード１とスイッチングトランジスタ５との接続
点Ａに接続されている。
・１２と、抵抗群としてのバイアス抵抗１３・１４とか
らなり、各ダイオード１１・１２は、ダイオード１１の
カソードとダイオード１２のアノードとを接続点として
直列に接続されている。また、ダイオード１１のアノー
ドは、電源電圧＋ＶCCに接続されており、ダイオード１
２のカソードは、前述のように差動増幅回路２を構成す
るスイッチングトランジスタ４のコレクタに接続されて
いる。一方、各バイアス抵抗１３・１４は、ダイオード
１２のアノードとカソードとの間に直列に接続されてお
り、各バイアス抵抗１３・１４間の接続点は、前述の発
光ダイオード１とスイッチングトランジスタ５との接続
点Ａに接続されている。
【００１４】そして、上記のバイアス手段１０を構成す
るダイオード１１・１２、およびバイアス抵抗１３・１
４は、発光ダイオード１の光ＯＦＦ時に、出力インピー
ダンスを低く抑えながら、発光ダイオード１の両端に順
方向に一定のバイアス電圧を印加するようになってい
る。
るダイオード１１・１２、およびバイアス抵抗１３・１
４は、発光ダイオード１の光ＯＦＦ時に、出力インピー
ダンスを低く抑えながら、発光ダイオード１の両端に順
方向に一定のバイアス電圧を印加するようになってい
る。
【００１５】上記の構成により、制御入力信号Ｖinの変
化に伴う光半導体素子の駆動回路の各部の動作について
説明すると、以下の通りである。
化に伴う光半導体素子の駆動回路の各部の動作について
説明すると、以下の通りである。
【００１６】制御入力信号Ｖinがローレベルの場合に
は、差動増幅回路２を構成する論理回路３の出力端子３
ａからはハイレベルの出力信号が出力されて、スイッチ
ングトランジスタ４のベース電位はハイレベルとなる一
方、論理回路３の出力端子３ｂからはローレベルの出力
信号が出力されて、スイッチングトランジスタ５のベー
ス電位はローレベルとなる。このため、スイッチングト
ランジスタ４はＯＮ状態となる一方、スイッチングトラ
ンジスタ５はＯＦＦ状態となり、発光ダイオード１はＯ
ＦＦ状態となる。つまり、発光ダイオード１は光信号を
照射せず、光信号がＯＦＦ状態に対応する。
は、差動増幅回路２を構成する論理回路３の出力端子３
ａからはハイレベルの出力信号が出力されて、スイッチ
ングトランジスタ４のベース電位はハイレベルとなる一
方、論理回路３の出力端子３ｂからはローレベルの出力
信号が出力されて、スイッチングトランジスタ５のベー
ス電位はローレベルとなる。このため、スイッチングト
ランジスタ４はＯＮ状態となる一方、スイッチングトラ
ンジスタ５はＯＦＦ状態となり、発光ダイオード１はＯ
ＦＦ状態となる。つまり、発光ダイオード１は光信号を
照射せず、光信号がＯＦＦ状態に対応する。
【００１７】このとき、ダイオード１１・１２の各順方
向電圧をＶFDとすると、発光ダイオード１の両端に順方
向にかかるプリバイアス電圧ＶF1は、バイアス抵抗１３
とバイアス抵抗１４との分圧比で決まり、略次式（１）
で近似できる。尚、バイアス抵抗１３・１４の各抵抗値
は、それぞれＲ13・Ｒ14として示すものである。
向電圧をＶFDとすると、発光ダイオード１の両端に順方
向にかかるプリバイアス電圧ＶF1は、バイアス抵抗１３
とバイアス抵抗１４との分圧比で決まり、略次式（１）
で近似できる。尚、バイアス抵抗１３・１４の各抵抗値
は、それぞれＲ13・Ｒ14として示すものである。
【００１８】
【数１】
【００１９】従って、発光ダイオード１には上記の
（１）式で近似されるプリバイアス電圧ＶF1に相当する
プリバイアス電流ＩF1が流れる状態となるので、発光ダ
イオード１のスイッチング特性が高速化される。
（１）式で近似されるプリバイアス電圧ＶF1に相当する
プリバイアス電流ＩF1が流れる状態となるので、発光ダ
イオード１のスイッチング特性が高速化される。
【００２０】ここで、制御入力信号Ｖinがローレベルか
ら変化してハイレベルとなると、論理回路３の出力端子
３ａからはローレベルの出力信号が出力されて、スイッ
チングトランジスタ４のベース電位はハイレベルからロ
ーレベルへと変化する一方、論理回路３の出力端子３ｂ
からはハイレベルの出力信号が出力されて、スイッチン
グトランジスタ５のベース電位はローレベルからハイレ
ベルへと変化する。このため、スイッチングトランジス
タ４はＯＦＦ状態となる一方、スイッチングトランジス
タ５はＯＮ状態となり、発光ダイオード１は光信号を照
射するＯＮ状態となる。
ら変化してハイレベルとなると、論理回路３の出力端子
３ａからはローレベルの出力信号が出力されて、スイッ
チングトランジスタ４のベース電位はハイレベルからロ
ーレベルへと変化する一方、論理回路３の出力端子３ｂ
からはハイレベルの出力信号が出力されて、スイッチン
グトランジスタ５のベース電位はローレベルからハイレ
ベルへと変化する。このため、スイッチングトランジス
タ４はＯＦＦ状態となる一方、スイッチングトランジス
タ５はＯＮ状態となり、発光ダイオード１は光信号を照
射するＯＮ状態となる。
【００２１】このとき、発光ダイオード１の両端に順方
向にかかる順方向電圧をＶF2とし、ダイオード１１の順
方向電圧をＶFD2 とし、ダイオード１２の順方向電圧を
ＶFD3 とし、また、定電流回路６に流れる電流をＩO と
すると、発光ダイオード１に流れる順方向電流ＩF2は、
近似的に次式（２）により決まる。
向にかかる順方向電圧をＶF2とし、ダイオード１１の順
方向電圧をＶFD2 とし、ダイオード１２の順方向電圧を
ＶFD3 とし、また、定電流回路６に流れる電流をＩO と
すると、発光ダイオード１に流れる順方向電流ＩF2は、
近似的に次式（２）により決まる。
【００２２】
【数２】
【００２３】次に、制御入力信号Ｖinがハイレベルから
ローレベルへ変化すると、スイッチングトランジスタ４
がＯＮ状態となる一方、スイッチングトランジスタ５が
ＯＦＦ状態となり、これに伴って、発光ダイオード１は
ＯＦＦ状態となる。そして、前述のように光ＯＦＦ時に
は、発光ダイオード１と並列に、ダイオード１１・１
２、およびバイアス抵抗１３が接続された状態となり、
駆動回路の出力インピーダンスを低く設定できるので、
接合容量の大きい発光ダイオードを使用しても高速、か
つ、ジッタ量を抑えた汎用性のある光半導体素子の駆動
回路が実現できる。
ローレベルへ変化すると、スイッチングトランジスタ４
がＯＮ状態となる一方、スイッチングトランジスタ５が
ＯＦＦ状態となり、これに伴って、発光ダイオード１は
ＯＦＦ状態となる。そして、前述のように光ＯＦＦ時に
は、発光ダイオード１と並列に、ダイオード１１・１
２、およびバイアス抵抗１３が接続された状態となり、
駆動回路の出力インピーダンスを低く設定できるので、
接合容量の大きい発光ダイオードを使用しても高速、か
つ、ジッタ量を抑えた汎用性のある光半導体素子の駆動
回路が実現できる。
【００２４】
【発明の効果】本発明の光半導体素子の駆動回路は、以
上のように、制御入力信号に基づいて、発光手段をＯＮ
／ＯＦＦする信号を出力する差動増幅回路と、上記差動
増幅回路の出力信号に基づいて、光半導体素子を駆動す
る光信号を出力する発光手段と、上記発光手段の両端に
順方向のプリバイアス電圧を印加するダイオード、およ
び抵抗群を有するバイアス手段とを備えている構成であ
る。
上のように、制御入力信号に基づいて、発光手段をＯＮ
／ＯＦＦする信号を出力する差動増幅回路と、上記差動
増幅回路の出力信号に基づいて、光半導体素子を駆動す
る光信号を出力する発光手段と、上記発光手段の両端に
順方向のプリバイアス電圧を印加するダイオード、およ
び抵抗群を有するバイアス手段とを備えている構成であ
る。
【００２５】これにより、ダイオードと抵抗群とを有す
る簡素なバイアス手段を設けるだけで、高周波成分を含
む変化の激しい光信号に対しても、光半導体素子を高速
に、しかも、ジッタ量を抑えて駆動可能となる。
る簡素なバイアス手段を設けるだけで、高周波成分を含
む変化の激しい光信号に対しても、光半導体素子を高速
に、しかも、ジッタ量を抑えて駆動可能となる。
【００２６】また、Ｐ型基板を有する光半導体素子と本
発明に係る光半導体素子の駆動回路とを組み合わせる
と、電源電圧のフレームと同一フレーム上に光半導体素
子をダイボンディングすれば、光半導体素子の外部端子
として３ピンのワンパッケージに収納することができる
ので、装置をより小型化でき、コスト低減が可能となる
等の効果を併せて奏する。
発明に係る光半導体素子の駆動回路とを組み合わせる
と、電源電圧のフレームと同一フレーム上に光半導体素
子をダイボンディングすれば、光半導体素子の外部端子
として３ピンのワンパッケージに収納することができる
ので、装置をより小型化でき、コスト低減が可能となる
等の効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明の光半導体素子の駆動回路を示す回路図
である。
である。
【図２】従来例の光半導体素子の駆動回路を示す回路図
である。
である。
１ 発光ダイオード（発光手段） ２ 差動増幅回路 １０ バイアス手段 １１・１２ ダイオード １３・１４ バイアス抵抗（抵抗群） Ｖin 制御入力信号 ＶF1 プリバイアス電圧
Claims (1)
- 【特許請求の範囲】 【請求項１】制御入力信号に基づいて、発光手段をＯＮ
／ＯＦＦする信号を出力する差動増幅回路と、 上記差動増幅回路の出力信号に基づいて、光半導体素子
を駆動する光信号を出力する発光手段と、 上記発光手段の両端に順方向のプリバイアス電圧を印加
するダイオード、および抵抗群を有するバイアス手段と
を備えていることを特徴とする光半導体素子の駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209891A JP2738598B2 (ja) | 1991-04-23 | 1991-04-23 | 光半導体素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209891A JP2738598B2 (ja) | 1991-04-23 | 1991-04-23 | 光半導体素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529655A true JPH0529655A (ja) | 1993-02-05 |
| JP2738598B2 JP2738598B2 (ja) | 1998-04-08 |
Family
ID=14044974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9209891A Expired - Fee Related JP2738598B2 (ja) | 1991-04-23 | 1991-04-23 | 光半導体素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738598B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016121711A1 (de) | 2015-11-20 | 2017-05-24 | Fanuc Corporation | Werkzeugmaschine |
| JP2019047095A (ja) * | 2017-09-07 | 2019-03-22 | ローム株式会社 | 発光素子駆動装置、半導体装置、発光装置及び液晶表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205367A (ja) * | 1989-02-03 | 1990-08-15 | Sumitomo Electric Ind Ltd | 発光素子駆動回路 |
| JPH02272778A (ja) * | 1989-04-13 | 1990-11-07 | Sharp Corp | 光半導体素子の駆動回路 |
-
1991
- 1991-04-23 JP JP9209891A patent/JP2738598B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205367A (ja) * | 1989-02-03 | 1990-08-15 | Sumitomo Electric Ind Ltd | 発光素子駆動回路 |
| JPH02272778A (ja) * | 1989-04-13 | 1990-11-07 | Sharp Corp | 光半導体素子の駆動回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016121711A1 (de) | 2015-11-20 | 2017-05-24 | Fanuc Corporation | Werkzeugmaschine |
| JP2019047095A (ja) * | 2017-09-07 | 2019-03-22 | ローム株式会社 | 発光素子駆動装置、半導体装置、発光装置及び液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2738598B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140175A (en) | Light-emitting diode drive circuit with fast rise time and fall time | |
| US5329210A (en) | High-speed driver for an LED communication system or the like | |
| US5315606A (en) | Laser diode driving circuit | |
| US6587489B2 (en) | Electronic driver circuit for directly modulated semiconductor lasers | |
| US6483345B1 (en) | High speed level shift circuit for low voltage output | |
| JP2022531197A (ja) | ゲート電流再使用を伴うＧａＮレーザダイオード駆動ＦＥＴ | |
| US6778569B2 (en) | Optical source driver with improved input stage | |
| JP2738598B2 (ja) | 光半導体素子の駆動回路 | |
| JPS60178735A (ja) | 発光素子駆動回路 | |
| US6765942B2 (en) | Optoelectronic circuit and control circuit | |
| JPH11208017A (ja) | 発光素子駆動装置 | |
| JPH071803B2 (ja) | 光半導体素子の駆動回路 | |
| JP3215166B2 (ja) | 光半導体素子の駆動回路 | |
| JPH0537022A (ja) | 光半導体素子の駆動回路 | |
| KR100735504B1 (ko) | 자기 주사형 발광 소자 어레이의 구동 회로 | |
| JP3468566B2 (ja) | 光半導体素子の駆動回路 | |
| JPH02205367A (ja) | 発光素子駆動回路 | |
| JP2850659B2 (ja) | 半導体レーザ駆動回路 | |
| JPH05152662A (ja) | 半導体発光素子駆動回路 | |
| JP2910280B2 (ja) | レーザダイオード駆動回路 | |
| JPH1154800A (ja) | 発光ダイオード駆動回路 | |
| JPH06216410A (ja) | 発光素子ドライバ | |
| JP2825011B2 (ja) | 半導体集積回路装置 | |
| JPH06244483A (ja) | 半導体発光素子駆動回路 | |
| JP2003101127A (ja) | 半導体レーザ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |