JPH0529900A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0529900A JPH0529900A JP3182854A JP18285491A JPH0529900A JP H0529900 A JPH0529900 A JP H0529900A JP 3182854 A JP3182854 A JP 3182854A JP 18285491 A JP18285491 A JP 18285491A JP H0529900 A JPH0529900 A JP H0529900A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- output
- high impedance
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 入出力端子の入出力モード切替える際に、外
付け回路との間において生じる出力ショートを、未然に
防止する半導体集積回路を提供する。 【構成】 半導体集積回路１は、入出力端子５１に接続
される外付け回路１８に対応して、ＯＲ回路３、ＡＮＤ
回路４および５、インバータ６を含む入出力切替回路２
と、ＥＸＯＲ回路８、ＶDD／２以上のしきい値電圧を有
するハイトリップ・インバータ９、ＶDD／２以下のしき
い値電圧を有するロウトリップ・インバータ１０、同一
の高抵抗値を有する抵抗１１および１２を含むハイイン
ピーダンス検出回路７と、入出力切替要求回路１３と、
内部回路１４と、インバータ１５と、クロックド・イン
バータ１６および１７とを備えて構成される。
付け回路との間において生じる出力ショートを、未然に
防止する半導体集積回路を提供する。 【構成】 半導体集積回路１は、入出力端子５１に接続
される外付け回路１８に対応して、ＯＲ回路３、ＡＮＤ
回路４および５、インバータ６を含む入出力切替回路２
と、ＥＸＯＲ回路８、ＶDD／２以上のしきい値電圧を有
するハイトリップ・インバータ９、ＶDD／２以下のしき
い値電圧を有するロウトリップ・インバータ１０、同一
の高抵抗値を有する抵抗１１および１２を含むハイイン
ピーダンス検出回路７と、入出力切替要求回路１３と、
内部回路１４と、インバータ１５と、クロックド・イン
バータ１６および１７とを備えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関す
る。
る。
【０００２】
【従来の技術】従来の半導体集積回路における、入出力
端子の入出力切替回路周辺部のブロック図を図３に示
す。図３に示されるように、入出力端子５６に接続され
る外付け回路４６に対応して、半導体集積回路４０は、
インバータ４１、クロックド・インバータ４２および４
３、入出力切替回路４４および内部回路４５を備えて構
成されており、半導体集積回路４０に含まれる入出力切
替回路４４により、入出力端子５６に接続される外付け
回路４６の状態の如何に関わらず、入出力端子５６の入
出力モードが切替えられているのが一般である。
端子の入出力切替回路周辺部のブロック図を図３に示
す。図３に示されるように、入出力端子５６に接続され
る外付け回路４６に対応して、半導体集積回路４０は、
インバータ４１、クロックド・インバータ４２および４
３、入出力切替回路４４および内部回路４５を備えて構
成されており、半導体集積回路４０に含まれる入出力切
替回路４４により、入出力端子５６に接続される外付け
回路４６の状態の如何に関わらず、入出力端子５６の入
出力モードが切替えられているのが一般である。
【０００３】入出力端子５６が出力モードに設定された
場合には、入出力切替回路４４より出力される入出力切
替信号１１６の値が“Ｈ”レベルになり、出力用のクロ
ックド・インバータ４２はオンの状態となり、入力用の
クロックド・インバータ４３はオフの状態となって、内
部回路４５より出力される信号１１７は、入出力端子５
６を介して外付け回路４６に出力される。
場合には、入出力切替回路４４より出力される入出力切
替信号１１６の値が“Ｈ”レベルになり、出力用のクロ
ックド・インバータ４２はオンの状態となり、入力用の
クロックド・インバータ４３はオフの状態となって、内
部回路４５より出力される信号１１７は、入出力端子５
６を介して外付け回路４６に出力される。
【０００４】同様に、入出力端子５６が入力モードに設
定された場合には、入出力切替回路４４より出力される
入出力切替信号１１６の値が“Ｌ”レベルとなり、入力
用のクロックド・インバータ４３はオンの状態となり、
出力用のクロックド・インバータ４２はオフの状態とな
って、外付け回路４６より出力される信号１１５は、入
出力端子５６を介して、入力信号１１８として内部回路
４５に入力される。
定された場合には、入出力切替回路４４より出力される
入出力切替信号１１６の値が“Ｌ”レベルとなり、入力
用のクロックド・インバータ４３はオンの状態となり、
出力用のクロックド・インバータ４２はオフの状態とな
って、外付け回路４６より出力される信号１１５は、入
出力端子５６を介して、入力信号１１８として内部回路
４５に入力される。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
集積回路の入出力切替回路においては、入出力端子に接
続されている外付け回路の状態の如何に関わらず、入出
力端子の入出力モードを切替えることが可能である。こ
のために、仮に、入出力端子に接続されている外付け回
路が出力状態にある時に、当該入出力端子が出力モード
に設定されてしまうような場合には、外付け回路と入出
力端子とにおいて、出力ショート状態が発生するという
欠点がある。
集積回路の入出力切替回路においては、入出力端子に接
続されている外付け回路の状態の如何に関わらず、入出
力端子の入出力モードを切替えることが可能である。こ
のために、仮に、入出力端子に接続されている外付け回
路が出力状態にある時に、当該入出力端子が出力モード
に設定されてしまうような場合には、外付け回路と入出
力端子とにおいて、出力ショート状態が発生するという
欠点がある。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
は、入出力端子がハイインピーダンス状態にある時に、
所定のハイインピーダンス検出信号を出力するハイイン
ピーダンス検出回路と、前記入出力端子の入出力モード
を切替えるための入出力切替要求信号を出力する入出力
切替要求回路と、前記ハイインピーダンス検出信号が入
力されない状態においては、前記入出力切替要求信号を
受けて、入出力切替信号として、前記入出力端子の入出
力モードを切替えるための制御信号を出力し、前記ハイ
インピーダンス検出信号が入力される状態においては、
前記入出力切替信号として、当該入出力端子を入力モー
ドから出力モードに切替えることを禁止する制御信号を
出力する入出力切替禁止回路とを、少なくとも備えて構
成される。
は、入出力端子がハイインピーダンス状態にある時に、
所定のハイインピーダンス検出信号を出力するハイイン
ピーダンス検出回路と、前記入出力端子の入出力モード
を切替えるための入出力切替要求信号を出力する入出力
切替要求回路と、前記ハイインピーダンス検出信号が入
力されない状態においては、前記入出力切替要求信号を
受けて、入出力切替信号として、前記入出力端子の入出
力モードを切替えるための制御信号を出力し、前記ハイ
インピーダンス検出信号が入力される状態においては、
前記入出力切替信号として、当該入出力端子を入力モー
ドから出力モードに切替えることを禁止する制御信号を
出力する入出力切替禁止回路とを、少なくとも備えて構
成される。
【０００７】なお、前記ハイインピーダンス検出回路
は、電源電圧と接地電位間の電圧を分圧する同一抵抗値
の二つの抵抗と、前記二つの抵抗による分圧点の電位を
共通入力とするハイトリップ・インバータならびにロウ
トリップ・インバータと、前記ハイトリップ・インバー
タならびにロウトリップ・インバータの出力を入力とす
るＥＸＯＲ回路とを備え、前記分圧点が前記入出力端子
に接続されて、当該入出力端子がハイインピーダンス状
態にある時には、前記ＥＸＯＲ回路より、所定のハイイ
ンピーダンス検出信号を出力するように構成してもよ
い。
は、電源電圧と接地電位間の電圧を分圧する同一抵抗値
の二つの抵抗と、前記二つの抵抗による分圧点の電位を
共通入力とするハイトリップ・インバータならびにロウ
トリップ・インバータと、前記ハイトリップ・インバー
タならびにロウトリップ・インバータの出力を入力とす
るＥＸＯＲ回路とを備え、前記分圧点が前記入出力端子
に接続されて、当該入出力端子がハイインピーダンス状
態にある時には、前記ＥＸＯＲ回路より、所定のハイイ
ンピーダンス検出信号を出力するように構成してもよ
い。
【０００８】また、前記ハイインピーダンス検出回路
は、電源電圧と接地電位間の電圧を分圧する同一抵抗値
の三つの抵抗と、電源電圧と接地電位間の電圧を分圧す
る同一抵抗値の二つの抵抗と、前記三つの抵抗による分
圧点の電位を、それぞれ個別に正相入力端子に入力する
とともに、前記二つの抵抗による分圧点の電位を逆相入
力端子に共通入力する一対のコンパレータと、これらの
一対のコンパレータの出力を入力とするＥＸＯＲ回路と
を備え、前記二つの抵抗による分圧点が前記入出力端子
に接続されて、当該入出力端子がハイインピーダンス状
態にある時には、前記ＥＸＯＲ回路より、所定のハイイ
ンピーダンス検出信号を出力するように構成してもよ
い。
は、電源電圧と接地電位間の電圧を分圧する同一抵抗値
の三つの抵抗と、電源電圧と接地電位間の電圧を分圧す
る同一抵抗値の二つの抵抗と、前記三つの抵抗による分
圧点の電位を、それぞれ個別に正相入力端子に入力する
とともに、前記二つの抵抗による分圧点の電位を逆相入
力端子に共通入力する一対のコンパレータと、これらの
一対のコンパレータの出力を入力とするＥＸＯＲ回路と
を備え、前記二つの抵抗による分圧点が前記入出力端子
に接続されて、当該入出力端子がハイインピーダンス状
態にある時には、前記ＥＸＯＲ回路より、所定のハイイ
ンピーダンス検出信号を出力するように構成してもよ
い。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の第１の実施例を示すブロッ
ク図である。図１に示されるように、本実施例の半導体
集積回路１は、、入出力端子５１に接続される外付け回
路１８に対応して、ＯＲ回路３、ＡＮＤ回路４および
５、インバータ６を含む入出力切替回路２と、ＥＸＯＲ
回路８、ＶDD／２以上のしきい値電圧を有するハイトリ
ップ・インバータ９、ＶDD／２以下のしきい値電圧を有
するロウトリップ・インバータ１０、同一の高抵抗値を
有する抵抗１１および１２を含むハイインピーダンス検
出回路７と、入出力切替要求回路１３と、内部回路１４
と、インバータ１５と、クロックド・インバータ１６お
よび１７とを備えて構成される。
ク図である。図１に示されるように、本実施例の半導体
集積回路１は、、入出力端子５１に接続される外付け回
路１８に対応して、ＯＲ回路３、ＡＮＤ回路４および
５、インバータ６を含む入出力切替回路２と、ＥＸＯＲ
回路８、ＶDD／２以上のしきい値電圧を有するハイトリ
ップ・インバータ９、ＶDD／２以下のしきい値電圧を有
するロウトリップ・インバータ１０、同一の高抵抗値を
有する抵抗１１および１２を含むハイインピーダンス検
出回路７と、入出力切替要求回路１３と、内部回路１４
と、インバータ１５と、クロックド・インバータ１６お
よび１７とを備えて構成される。
【００１１】図１において、入出力端子５１に接続され
ている外付け回路１８および出力用のクロックド・イン
バータ１６がハイインピーダンス状態にある時には、信
号１０１の電位は、電源端子５２から供給される電圧を
ＶDDとする時、抵抗１１および１２によりＶDD／２に分
圧され、ハイトリップ・インバータ９およびロウトリッ
プ・インバータ１０に入力される。従って、ハイトリッ
プ・インバータ９からは“Ｈ”レベルが出力され、ロウ
トリップ・インバータ１０からは“Ｌ”レベルが出力さ
れる。他方、入出力端子５１に接続されている外付け回
路１８および出力用のクロックド・インバータ１６から
“Ｈ”レベルまたは“Ｌ”レベルが出力されている場合
には、信号１０１の電位としては、そのままの“Ｈ”レ
ベルまたは“Ｌ”レベルが保持されて、ハイトリップ・
インバータ９およびロウトリップ・インバータ１０に入
力される。この場合、信号１０１が“Ｌ”レベルの時に
は、ハイトリップ・インバータ９およびロウトリップ・
インバータ１０からは、共に“Ｈ”レベルが出力され、
従って、ＥＸＯＲ回路８の出力信号１０２は“Ｌ”レベ
ルとなる。信号１０１が“Ｈ”レベルの時においても、
ハイトリップ・インバータ９およびロウトリップ・イン
バータ１０からは、共に“Ｌ”レベルが出力されため、
ＥＸＯＲ回路８の出力信号１０２は同様に“Ｌ”レベル
となる。
ている外付け回路１８および出力用のクロックド・イン
バータ１６がハイインピーダンス状態にある時には、信
号１０１の電位は、電源端子５２から供給される電圧を
ＶDDとする時、抵抗１１および１２によりＶDD／２に分
圧され、ハイトリップ・インバータ９およびロウトリッ
プ・インバータ１０に入力される。従って、ハイトリッ
プ・インバータ９からは“Ｈ”レベルが出力され、ロウ
トリップ・インバータ１０からは“Ｌ”レベルが出力さ
れる。他方、入出力端子５１に接続されている外付け回
路１８および出力用のクロックド・インバータ１６から
“Ｈ”レベルまたは“Ｌ”レベルが出力されている場合
には、信号１０１の電位としては、そのままの“Ｈ”レ
ベルまたは“Ｌ”レベルが保持されて、ハイトリップ・
インバータ９およびロウトリップ・インバータ１０に入
力される。この場合、信号１０１が“Ｌ”レベルの時に
は、ハイトリップ・インバータ９およびロウトリップ・
インバータ１０からは、共に“Ｈ”レベルが出力され、
従って、ＥＸＯＲ回路８の出力信号１０２は“Ｌ”レベ
ルとなる。信号１０１が“Ｈ”レベルの時においても、
ハイトリップ・インバータ９およびロウトリップ・イン
バータ１０からは、共に“Ｌ”レベルが出力されため、
ＥＸＯＲ回路８の出力信号１０２は同様に“Ｌ”レベル
となる。
【００１２】入出力切替禁止制御回路２は、入出力端子
５１を入力モードから出力モードに切替える際に、ハイ
インピーダンス検出回路７の出力信号１０２によって、
モード切替えを禁止するか、または許可するかを制御す
る回路であり、入力モード時においては、入出力切替要
求回路１３より出力される入出力切替要求信号１０３が
“Ｌ”レベルであるため、ＡＮＤ回路５から出力される
入出力切替信号１０４も“Ｌ”レベルである。従って、
出力用のクロックド・インバータ１６はオフ状態とな
り、また、インバータ１５を介して、入力用のクロック
ド・インバータ１７はオン状態となっており、入出力端
子５１に接続される外付け回路１８より入力される信号
が、信号１０１として内部回路１４に入力される。
５１を入力モードから出力モードに切替える際に、ハイ
インピーダンス検出回路７の出力信号１０２によって、
モード切替えを禁止するか、または許可するかを制御す
る回路であり、入力モード時においては、入出力切替要
求回路１３より出力される入出力切替要求信号１０３が
“Ｌ”レベルであるため、ＡＮＤ回路５から出力される
入出力切替信号１０４も“Ｌ”レベルである。従って、
出力用のクロックド・インバータ１６はオフ状態とな
り、また、インバータ１５を介して、入力用のクロック
ド・インバータ１７はオン状態となっており、入出力端
子５１に接続される外付け回路１８より入力される信号
が、信号１０１として内部回路１４に入力される。
【００１３】また、ＯＲ回路３より出力される信号１０
５としては、ＡＮＤ回路５より出力される入出力切替信
号１０４が“Ｌ”レベルであるため、ハイインピーダン
ス検出回路７の出力信号１０２が出力されるが、信号１
０１がハイインピーダンス状態にある時においては、
“Ｈ”レベルとなり、それ以外の時においては“Ｈ”レ
ベルとなる。
５としては、ＡＮＤ回路５より出力される入出力切替信
号１０４が“Ｌ”レベルであるため、ハイインピーダン
ス検出回路７の出力信号１０２が出力されるが、信号１
０１がハイインピーダンス状態にある時においては、
“Ｈ”レベルとなり、それ以外の時においては“Ｈ”レ
ベルとなる。
【００１４】次に、入力モードから出力モードに切替え
るために、入出力切替要求信号１０３として“Ｈ”レベ
ルが出力されると、この場合には、信号１０１がハイイ
ンピーダンス状態にある時には、入出力切替禁止回路２
に含まれるＯＲ回路３より出力される信号１０５は
“Ｈ”レベルであるため、ＡＮＤ回路５から出力される
入出力切替信号１０４も“Ｈ”レベルとなり、出力用の
クロックド・インバータ１６がオン状態となり、入力用
のクロックド・インバータ１７がオフ状態となる。他
方、信号１０１が、外付け回路１８により“Ｈ”レベル
または“Ｌ”レベルに設定されている場合には、信号１
０５が“Ｌ”レベルであるため、ＡＮＤ回路５から出力
される入出力切替信号１０４も“Ｌ”レベルのままとな
り、入力モードが保持される。但し、信号１０１がハイ
インピーダンス状態になると、入出力切替信号１０４が
“Ｈ”レベルに変わり、出力モードに転換される。
るために、入出力切替要求信号１０３として“Ｈ”レベ
ルが出力されると、この場合には、信号１０１がハイイ
ンピーダンス状態にある時には、入出力切替禁止回路２
に含まれるＯＲ回路３より出力される信号１０５は
“Ｈ”レベルであるため、ＡＮＤ回路５から出力される
入出力切替信号１０４も“Ｈ”レベルとなり、出力用の
クロックド・インバータ１６がオン状態となり、入力用
のクロックド・インバータ１７がオフ状態となる。他
方、信号１０１が、外付け回路１８により“Ｈ”レベル
または“Ｌ”レベルに設定されている場合には、信号１
０５が“Ｌ”レベルであるため、ＡＮＤ回路５から出力
される入出力切替信号１０４も“Ｌ”レベルのままとな
り、入力モードが保持される。但し、信号１０１がハイ
インピーダンス状態になると、入出力切替信号１０４が
“Ｈ”レベルに変わり、出力モードに転換される。
【００１５】出力モード時においては、出力用のクロッ
クド・インバータ１６はオン状態となり、内部回路１４
からの出力信号１０６は、クロックド・インバータ１６
を経由してハイインピーダンス検出回路７に入力される
が、入出力切替信号１０４が“Ｈ”レベルであるため、
ＯＲ回路３の出力１０５のレベルは“Ｈ”レベルのまま
固定となる。次に、出力モードから入力モードに切替え
る時には、信号１０５の“Ｈ”レベルに対応して、入出
力切替要求信号１０３は“Ｌ”レベルであるために、入
出力切替信号１０４は“Ｌ”レベルとなり、動作モード
は入力モードに切替えられる。
クド・インバータ１６はオン状態となり、内部回路１４
からの出力信号１０６は、クロックド・インバータ１６
を経由してハイインピーダンス検出回路７に入力される
が、入出力切替信号１０４が“Ｈ”レベルであるため、
ＯＲ回路３の出力１０５のレベルは“Ｈ”レベルのまま
固定となる。次に、出力モードから入力モードに切替え
る時には、信号１０５の“Ｈ”レベルに対応して、入出
力切替要求信号１０３は“Ｌ”レベルであるために、入
出力切替信号１０４は“Ｌ”レベルとなり、動作モード
は入力モードに切替えられる。
【００１６】次に、本発明の第２の実施例について説明
する。図２は第２の実施例を示すブロック図である。図
１に示されるように、本実施例の半導体集積回路１は、
入出力端子５３に接続される外付け回路３９に対応し
て、ＯＲ回路２１、ＡＮＤ回路２２および２３、インバ
ータ２４を含む入出力切替回路２０と、ＥＸＯＲ回路２
６、コンパレータ２７および２８、同一の高抵抗値を有
する抵抗２９、３０および３１、同じく同一の高抵抗値
を有する抵抗３２および３３とを含むハイインピーダン
ス検出回路２５と、入出力切替要求回路３４と、内部回
路３５と、インバータ３６と、クロックド・インバータ
３７および３８とを備えて構成される。
する。図２は第２の実施例を示すブロック図である。図
１に示されるように、本実施例の半導体集積回路１は、
入出力端子５３に接続される外付け回路３９に対応し
て、ＯＲ回路２１、ＡＮＤ回路２２および２３、インバ
ータ２４を含む入出力切替回路２０と、ＥＸＯＲ回路２
６、コンパレータ２７および２８、同一の高抵抗値を有
する抵抗２９、３０および３１、同じく同一の高抵抗値
を有する抵抗３２および３３とを含むハイインピーダン
ス検出回路２５と、入出力切替要求回路３４と、内部回
路３５と、インバータ３６と、クロックド・インバータ
３７および３８とを備えて構成される。
【００１７】本実施例は、前述の第１の実施例における
ハイインピーダンス検出回路７を、コンパレータを用い
たハイインピーダンス検出回路２５に置換えて構成した
ものである。ハイインピーダンス検出回路２５において
は、同一の高抵抗値を有する抵抗２９、３０および３１
とコンパレータ２７および２８により、信号１０８の電
位がＶDD／３〜２ＶDD／３の時、即ち、ハイインピーダ
ンスの時には、ＥＸＯＲ回路２６より出力される信号１
０９が“Ｈ”レベルとして出力され、また、ハイインピ
ーダンス状態以外の時には、信号１０９は“Ｌ”レベル
の信号として出力される。このハイインピーダンス検出
回路２５以外の他の回路については、前述の第１の実施
例の場合と同一であり、その動作の説明は省略する。
ハイインピーダンス検出回路７を、コンパレータを用い
たハイインピーダンス検出回路２５に置換えて構成した
ものである。ハイインピーダンス検出回路２５において
は、同一の高抵抗値を有する抵抗２９、３０および３１
とコンパレータ２７および２８により、信号１０８の電
位がＶDD／３〜２ＶDD／３の時、即ち、ハイインピーダ
ンスの時には、ＥＸＯＲ回路２６より出力される信号１
０９が“Ｈ”レベルとして出力され、また、ハイインピ
ーダンス状態以外の時には、信号１０９は“Ｌ”レベル
の信号として出力される。このハイインピーダンス検出
回路２５以外の他の回路については、前述の第１の実施
例の場合と同一であり、その動作の説明は省略する。
【００１８】なお、この第２の実施例においては、ハイ
インピーダンス検出回路２５に含まれる高抵抗値の抵抗
２９、３０および３１の抵抗値を変えることにより、入
出力端子５３がハイインピーダンスの時に設定される信
号１０８の電位の検出範囲を、０〜ＶDDの間において、
任意に設定することができるという利点がある。
インピーダンス検出回路２５に含まれる高抵抗値の抵抗
２９、３０および３１の抵抗値を変えることにより、入
出力端子５３がハイインピーダンスの時に設定される信
号１０８の電位の検出範囲を、０〜ＶDDの間において、
任意に設定することができるという利点がある。
【００１９】
【発明の効果】以上説明したように、本発明は、入出力
端子に対応するハイインピーダンス検出回路を設けて、
当該入出力端子に接続される外付け回路の状態を検出
し、入出力端子がハイインピーダンス状態の場合を除い
ては、入出力端子を入力モードから出力モードに切替え
ることを禁止することにより、外付け回路と入出力端子
とにおける出力ショートが排除されるという効果があ
る。
端子に対応するハイインピーダンス検出回路を設けて、
当該入出力端子に接続される外付け回路の状態を検出
し、入出力端子がハイインピーダンス状態の場合を除い
ては、入出力端子を入力モードから出力モードに切替え
ることを禁止することにより、外付け回路と入出力端子
とにおける出力ショートが排除されるという効果があ
る。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】従来例を示すブロック図である。
１、１９、４０ 半導体集積回路
２、２０ 入出力切替禁止回路
３、２１ ＯＲ回路
４、５、２２、２３ ＡＮＤ回路
６、１５、２４、３６、４１ インバータ
７、２５ ハイインピーダンス検出回路
８、２６ ＥＸＯＲ回路
９ ハイトリップ・インバータ
１０ ロウトリップ・インバータ
１１、１２、２９〜３３ 抵抗
１６、１７、３７、３８、４２、４３ クロックド・
インバータ
インバータ
Claims (3)
- 【請求項１】 入出力端子がハイインピーダンス状態に
ある時に、所定のハイインピーダンス検出信号を出力す
るハイインピーダンス検出回路と、 前記入出力端子の入出力モードを切替えるための入出力
切替要求信号を出力する入出力切替要求回路と、 前記ハイインピーダンス検出信号が入力されない状態に
おいては、前記入出力切替要求信号を受けて、入出力切
替信号として、前記入出力端子の入出力モードを切替え
るための制御信号を出力し、前記ハイインピーダンス検
出信号が入力される状態においては、前記入出力切替信
号として、当該入出力端子を入力モードから出力モード
に切替えることを禁止する制御信号を出力する入出力切
替禁止回路と、 を、少なくとも備えることを特徴とする半導体集積回
路。 - 【請求項２】 前記ハイインピーダンス検出回路が、電
源電圧と接地電位間の電圧を分圧する同一抵抗値の二つ
の抵抗と、前記二つの抵抗による分圧点の電位を共通入
力とするハイトリップ・インバータならびにロウトリッ
プ・インバータと、前記ハイトリップ・インバータなら
びにロウトリップ・インバータの出力を入力とするＥＸ
ＯＲ回路とを備え、前記分圧点が前記入出力端子に接続
されて、当該入出力端子がハイインピーダンス状態にあ
る時には、前記ＥＸＯＲ回路より、所定のハイインピー
ダンス検出信号を出力する請求項１記載の半導体集積回
路。 - 【請求項３】 前記ハイインピーダンス検出回路が、電
源電圧と接地電位間の電圧を分圧する同一抵抗値の三つ
の抵抗と、電源電圧と接地電位間の電圧を分圧する同一
抵抗値の二つの抵抗と、前記三つの抵抗による分圧点の
電位を、それぞれ個別に正相入力端子に入力するととも
に、前記二つの抵抗による分圧点の電位を逆相入力端子
に共通入力する一対のコンパレータと、これらの一対の
コンパレータの出力を入力とするＥＸＯＲ回路とを備
え、前記二つの抵抗による分圧点が前記入出力端子に接
続されて、当該入出力端子がハイインピーダンス状態に
ある時には、前記ＥＸＯＲ回路より、所定のハイインピ
ーダンス検出信号を出力する請求項１記載の半導体集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182854A JPH0529900A (ja) | 1991-07-24 | 1991-07-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182854A JPH0529900A (ja) | 1991-07-24 | 1991-07-24 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529900A true JPH0529900A (ja) | 1993-02-05 |
Family
ID=16125619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3182854A Pending JPH0529900A (ja) | 1991-07-24 | 1991-07-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529900A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8349529B2 (en) | 2009-05-12 | 2013-01-08 | Ricoh Company, Ltd. | Electrophotographic photoconductor, and electrophotographic method, electrophotographic apparatus and process cartridge containing the electrophotographic photoconductor |
| JP2015211068A (ja) * | 2014-04-24 | 2015-11-24 | ローム株式会社 | 半導体装置 |
-
1991
- 1991-07-24 JP JP3182854A patent/JPH0529900A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8349529B2 (en) | 2009-05-12 | 2013-01-08 | Ricoh Company, Ltd. | Electrophotographic photoconductor, and electrophotographic method, electrophotographic apparatus and process cartridge containing the electrophotographic photoconductor |
| JP2015211068A (ja) * | 2014-04-24 | 2015-11-24 | ローム株式会社 | 半導体装置 |
| US10008284B2 (en) | 2014-04-24 | 2018-06-26 | Rohm Co., Ltd. | Semiconductor device including an interface arranged to perform external data communications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771357A (en) | Power driver having short circuit protection | |
| US6304088B1 (en) | Voltage monitor circuit with adjustable hysteresis using a single comparator | |
| US4750079A (en) | Low side switch integrated circuit | |
| JPH1117457A (ja) | 高速スタートアップ特性を備えた電子装置 | |
| JPH05300726A (ja) | 電力トランジスタをターン・オン及びターン・オフさせる回路 | |
| US4453092A (en) | Comparator circuit having reduced input bias current | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| US6480039B1 (en) | Input buffer of an integrated semiconductor circuit | |
| USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
| USRE33941E (en) | Power driver having short circuit protection | |
| US5296760A (en) | Voltage translator | |
| JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
| JP3650214B2 (ja) | 電圧検出回路 | |
| JPH01253315A (ja) | 双方向バッファ | |
| CN115589046A (zh) | 一种快速过流保护电路 | |
| CN114089226A (zh) | 具有防静电损伤和可控过流保护功能的有源负载检测电路 | |
| US7203051B2 (en) | Apparatus for controlling power and signal of electronic equipment with controlling unit and subordinate unit | |
| JP4058581B2 (ja) | 二次電池の過電流検出回路 | |
| JPS6119536Y2 (ja) | ||
| JPS6027223A (ja) | ドライバ回路 | |
| JPH08292227A (ja) | 終端回路 | |
| JP3331006B2 (ja) | 検波回路 | |
| SU1741220A1 (ru) | Двухтактный усилитель мощности | |
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| JPH0453346B2 (ja) |