JPH0453346B2 - - Google Patents
Info
- Publication number
- JPH0453346B2 JPH0453346B2 JP18095685A JP18095685A JPH0453346B2 JP H0453346 B2 JPH0453346 B2 JP H0453346B2 JP 18095685 A JP18095685 A JP 18095685A JP 18095685 A JP18095685 A JP 18095685A JP H0453346 B2 JPH0453346 B2 JP H0453346B2
- Authority
- JP
- Japan
- Prior art keywords
- cmp
- line
- circuit
- current
- vth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
〔概要〕
給電回路からＡ線、Ｂ線に供給される電流をそ
れぞれ独立に検出し、それぞれの電流が閾値以上
か否か比較し、又検出した電流の和が閾値以上か
否か比較し、それぞれの比較出力の論理和を監視
信号として、同相ノイズのレベルが大きい場合で
も誤にりなく加入者のオフフツクの検出を可能と
するものである。
れぞれ独立に検出し、それぞれの電流が閾値以上
か否か比較し、又検出した電流の和が閾値以上か
否か比較し、それぞれの比較出力の論理和を監視
信号として、同相ノイズのレベルが大きい場合で
も誤にりなく加入者のオフフツクの検出を可能と
するものである。
本発明は、交換機の加入者回路に於いて、回線
状態を監視する監視回路に関するものである。
状態を監視する監視回路に関するものである。
加入者のオンフツク、オフフツクを検出する為
に、Ａ線、Ｂ線の給電電流を検出する監視回路が
用いられている。この監視回路は、ノイズの影響
を受けることなく、確実に加入者のオンフツク、
オフフツクを検出できることが要望されている。
に、Ａ線、Ｂ線の給電電流を検出する監視回路が
用いられている。この監視回路は、ノイズの影響
を受けることなく、確実に加入者のオンフツク、
オフフツクを検出できることが要望されている。
従来の監視回路として、例えば、第３図に示す
構成が知られている。同図に於いて、Qa，Qbは
Ａ線、Ｂ線に電流IA，IBを供給する為のトランジ
スタ、BC1，BC2はトランジスタQa，Qbを制御
する為の給電制御回路（Ｂ制御）、CMP1，CMP2
は比較回路、Re1，Re2は抵抗Vth，〓Vthは閾値
電圧、RL1は回線負荷抵抗（加入者側の抵抗）、
VBBは、例えば、−48Vの電池電源電圧、SCNA，
SCNBは図示を省略した走査回路へ加える監視信
号である。
構成が知られている。同図に於いて、Qa，Qbは
Ａ線、Ｂ線に電流IA，IBを供給する為のトランジ
スタ、BC1，BC2はトランジスタQa，Qbを制御
する為の給電制御回路（Ｂ制御）、CMP1，CMP2
は比較回路、Re1，Re2は抵抗Vth，〓Vthは閾値
電圧、RL1は回線負荷抵抗（加入者側の抵抗）、
VBBは、例えば、−48Vの電池電源電圧、SCNA，
SCNBは図示を省略した走査回路へ加える監視信
号である。
トランジスタQa，Qbと抵抗Re1，Re2と給電制
御回路BC1，BC2とにより、回線負荷抵抗RLに所
定の電流を供給する給電回路を構成し、抵抗
Re1，Re2の電圧は、Ａ線、Ｂ線に流れる電流IA，
IBに比例例したものとなる。従つて、比較回路
CMP1，CMP2に於いて閾値電圧Vth，〓Vth（但
し、絶対値は等しく、極性が反対、即ち｜Vth｜
＝｜〓Vth｜の関係）と比較することにより、加
入者のオフフツクによるループ電流であるか否か
を監視することができる。即ち、監視回路
SCNA，SCNBの何れか一方のみの場合は、加入
者線の地絡や混触による場合であり、監視信号
SCNA，SCNBの両方が出力された場合に、加入
者オフフツクと判定することができる。
御回路BC1，BC2とにより、回線負荷抵抗RLに所
定の電流を供給する給電回路を構成し、抵抗
Re1，Re2の電圧は、Ａ線、Ｂ線に流れる電流IA，
IBに比例例したものとなる。従つて、比較回路
CMP1，CMP2に於いて閾値電圧Vth，〓Vth（但
し、絶対値は等しく、極性が反対、即ち｜Vth｜
＝｜〓Vth｜の関係）と比較することにより、加
入者のオフフツクによるループ電流であるか否か
を監視することができる。即ち、監視回路
SCNA，SCNBの何れか一方のみの場合は、加入
者線の地絡や混触による場合であり、監視信号
SCNA，SCNBの両方が出力された場合に、加入
者オフフツクと判定することができる。
又Ａ線，Ｂ線に流れる電流の和を検出し、一定
値以上の場合にオフフツクと判定する監視回路も
知られている。
値以上の場合にオフフツクと判定する監視回路も
知られている。
第３図に示すように、Ａ線，Ｂ線を独立的に監
視する場合、同相ノイズのレベルが大きいと、Ｂ
線側の電流IBがノイズの成分によつて打ち消され
て減少した時に、Ｂ線側の電流IBがノイズ成分と
の和によつて閾値以下となることがあり、その場
合に、比較回路CMP2から監視信号SCNBの出力
が停止される。そして、同相ノイズの極性が反転
した時に、Ａ線側の電流IAが減少し、Ａ線側の電
流IAが閾値以下となつて、比較回路CMP1からら
監視信号SCNAの出力が停止される。即ち、監視
信号SCNA，SCNBが交互に繰り返して出力が停
止される欠点があつた。
視する場合、同相ノイズのレベルが大きいと、Ｂ
線側の電流IBがノイズの成分によつて打ち消され
て減少した時に、Ｂ線側の電流IBがノイズ成分と
の和によつて閾値以下となることがあり、その場
合に、比較回路CMP2から監視信号SCNBの出力
が停止される。そして、同相ノイズの極性が反転
した時に、Ａ線側の電流IAが減少し、Ａ線側の電
流IAが閾値以下となつて、比較回路CMP1からら
監視信号SCNAの出力が停止される。即ち、監視
信号SCNA，SCNBが交互に繰り返して出力が停
止される欠点があつた。
又Ａ線，Ｂ線に流れる電流の和を検出し、前述
の同相ノイズを御する従来の監視回路に於いて
は、地絡等により一方の電流が増大した時にも、
一定値以上の電流となるから、加入者のオフフツ
クとして検出し、異常状態を検出できない欠点が
あつた。
の同相ノイズを御する従来の監視回路に於いて
は、地絡等により一方の電流が増大した時にも、
一定値以上の電流となるから、加入者のオフフツ
クとして検出し、異常状態を検出できない欠点が
あつた。
本発明は、前述の従来の欠点を改善し、同相ノ
イズによる影響を受けるとなく、且つＡ線，Ｂ線
を独立的に監視できる監視回路を提供することを
目的とするものである。
イズによる影響を受けるとなく、且つＡ線，Ｂ線
を独立的に監視できる監視回路を提供することを
目的とするものである。
本発明の監視回路は、第１図を参照して説明明
すると、給電制御回路BC1，BC2によつて制御さ
れるトランジスタQa，QbによりＡ線，Ｂ線を介
して回線負荷抵抗RLに電流IA，IBを供給する。そ
して、Ａ線，Ｂ線にそれぞれ流れる電流を検出す
る抵抗Re1，Re2等による第１及び第２の電流検
出手段と、この第１及び第２の電流検出手段によ
つて検出されたそれぞれの電流と閾値Vth1，
Vth2とを比較する第１及び第２の比較回路
CMP1、CMP2と、第１及び第２の比較回路
CMP1，CMP2と、第１及び第２の電流検出手段
によつて検出された電流の和を加算回路ADD等
によつて求めて閾値Vth3と比較する第３の比較
回路CMP3と、これら第１，第２，第３の比較回
路CMP1，CMP2，CMP3のそれぞれの比較出を
加えて、正常オフフツク時に第１及び第２の監視
信号SCNA，SCNBを同時に出力し、地絡時に、
第１及び第２の監視信号SCNA，SCNBの一方の
地絡側の監視信号のみを出力するゲート回路G1，
G2，Ｇ等からなる論理回路とを備えたものであ
る。
すると、給電制御回路BC1，BC2によつて制御さ
れるトランジスタQa，QbによりＡ線，Ｂ線を介
して回線負荷抵抗RLに電流IA，IBを供給する。そ
して、Ａ線，Ｂ線にそれぞれ流れる電流を検出す
る抵抗Re1，Re2等による第１及び第２の電流検
出手段と、この第１及び第２の電流検出手段によ
つて検出されたそれぞれの電流と閾値Vth1，
Vth2とを比較する第１及び第２の比較回路
CMP1、CMP2と、第１及び第２の比較回路
CMP1，CMP2と、第１及び第２の電流検出手段
によつて検出された電流の和を加算回路ADD等
によつて求めて閾値Vth3と比較する第３の比較
回路CMP3と、これら第１，第２，第３の比較回
路CMP1，CMP2，CMP3のそれぞれの比較出を
加えて、正常オフフツク時に第１及び第２の監視
信号SCNA，SCNBを同時に出力し、地絡時に、
第１及び第２の監視信号SCNA，SCNBの一方の
地絡側の監視信号のみを出力するゲート回路G1，
G2，Ｇ等からなる論理回路とを備えたものであ
る。
加入者の正常オフフツクの場合は、Ａ線，Ｂ線
に流れる電流IA，IBはほぼ平衡しておりり、検出
された電流値は、閾値Vth1，Vth2以上の値とな
る。又検出された電流の加算回路ADD等による
値も閾値Vth3以上の値となる。従つて、論理回
路をゲート回路G1，G2により構成した場合、第
１，第２の監視信号SCNA，SCNBが同時に出力
される。
に流れる電流IA，IBはほぼ平衡しておりり、検出
された電流値は、閾値Vth1，Vth2以上の値とな
る。又検出された電流の加算回路ADD等による
値も閾値Vth3以上の値となる。従つて、論理回
路をゲート回路G1，G2により構成した場合、第
１，第２の監視信号SCNA，SCNBが同時に出力
される。
又加入者のオフフツク状態に於いて、レベルの
大きい同相のノイズが加えられた時、Ａ線，Ｂ線
に流れる電流IA，IBが変動するが、その和はほぼ
一定であるから、その和の値は、閾値Vth3以上
を維持し、又閾値Vth1，Vth2は比較的小さい値
であるから、Ａ線，Ｂ線の電流IA，IBも閾値
Vth1，Vth2以上を維持し、従つて、第１，第２
の監視信号SCNA，SCNBが交互に出力されるよ
うなことはなく、安定した監視信号SCNA，
SCNBが出力される。
大きい同相のノイズが加えられた時、Ａ線，Ｂ線
に流れる電流IA，IBが変動するが、その和はほぼ
一定であるから、その和の値は、閾値Vth3以上
を維持し、又閾値Vth1，Vth2は比較的小さい値
であるから、Ａ線，Ｂ線の電流IA，IBも閾値
Vth1，Vth2以上を維持し、従つて、第１，第２
の監視信号SCNA，SCNBが交互に出力されるよ
うなことはなく、安定した監視信号SCNA，
SCNBが出力される。
又例えば、Ａ線の地絡時は、Ａ線に流れる電流
のみが大きくなり、閾値Vth1を超えることにな
るが、加入者がオンフツク状態ではＢ線に流れる
電流は無視できる程度となり、閾値Vth2以下と
なる。又Ａ線，Ｂ線に流れる電流の和が閾値
Vth3を超えた場合、地絡側の第１の監視信号
SCNAのみが出力され、第２の監視信号SCNBは
出力されない。従つて、Ａ線のみに大きな電流が
流れる障害が発生したとを識別できる。又Ｂ線地
絡時には、第２の監視信号SCNBのみが出力さ
れ、Ｂ線のみに大きな電流が流れる障害が発生し
たことを識別できる。
のみが大きくなり、閾値Vth1を超えることにな
るが、加入者がオンフツク状態ではＢ線に流れる
電流は無視できる程度となり、閾値Vth2以下と
なる。又Ａ線，Ｂ線に流れる電流の和が閾値
Vth3を超えた場合、地絡側の第１の監視信号
SCNAのみが出力され、第２の監視信号SCNBは
出力されない。従つて、Ａ線のみに大きな電流が
流れる障害が発生したとを識別できる。又Ｂ線地
絡時には、第２の監視信号SCNBのみが出力さ
れ、Ｂ線のみに大きな電流が流れる障害が発生し
たことを識別できる。
以下図面を参照して本発明の実施例について詳
細に説明する。
細に説明する。
第２図は本発明の実施例の要部回路図であり、
第１図と同一符号は同一部分を示し、Ｍ１〜Ｍ３
はミラー回路、Ｑ１〜Ｑ７はトランジスタ、VEE
は電源電圧、CI1，CI2は定電流源、Rc1〜Rc3及
びRs1〜Rs3は抵抗である。Ａ線，Ｂ線に電流を
供給するトランジスタQa，Qbを制御する給電制
御回路BC1，BC2Bは図示を省略しており、又ミ
ラー回路Ｍ１〜Ｍ３は電流比を１とした場合につ
いて説明する。
第１図と同一符号は同一部分を示し、Ｍ１〜Ｍ３
はミラー回路、Ｑ１〜Ｑ７はトランジスタ、VEE
は電源電圧、CI1，CI2は定電流源、Rc1〜Rc3及
びRs1〜Rs3は抵抗である。Ａ線，Ｂ線に電流を
供給するトランジスタQa，Qbを制御する給電制
御回路BC1，BC2Bは図示を省略しており、又ミ
ラー回路Ｍ１〜Ｍ３は電流比を１とした場合につ
いて説明する。
トランジスタQa，Qbのエミツタに接続された
トランジスタQ1，Q4は、定電流源CI1，CI2に接
続されていることにより、高インピーダンスで抵
抗Re1，Re2に接続されることになる。又トラン
ジスタQ1のエミツタにベースが接続されたトラ
ンジスタQ2，Q3のエミツタ電位は抵抗Re1の電位
と等しくなり、抵抗Rc1，Rc2によつて電流に変
換される。又トランジスタQ4のエミツタにベー
スが接続されたトランジスタQ5のエミツタ電位
は、抵抗Re2の電位と等しくなり、抵抗Re2の電
圧は抵抗Rc3によつて電流に変換される。
トランジスタQ1，Q4は、定電流源CI1，CI2に接
続されていることにより、高インピーダンスで抵
抗Re1，Re2に接続されることになる。又トラン
ジスタQ1のエミツタにベースが接続されたトラ
ンジスタQ2，Q3のエミツタ電位は抵抗Re1の電位
と等しくなり、抵抗Rc1，Rc2によつて電流に変
換される。又トランジスタQ4のエミツタにベー
スが接続されたトランジスタQ5のエミツタ電位
は、抵抗Re2の電位と等しくなり、抵抗Re2の電
圧は抵抗Rc3によつて電流に変換される。
この抵抗Rc3よつて変換された電流はミラー回
路Ｍ１の入力端子に流れ込み、その電流と等しい
電流がミラー回路Ｍ１の第１の出力端子に抵抗
Rs2を介して流れ込み、その抵抗Rs2によつて電
圧に変換される。又ミラー回路Ｍ１の第２の出力
端子流れ込む電流は抵抗Rs3に流れ、又この抵抗
Rs3には抵抗Rc1によつて変換された電流も流れ
るから、この抵抗Rs3によつてＡ線，Ｂ線に流れ
る電流の和に対応する電圧に変換されることにな
る。従つて、抵抗Rs3にワイヤードオア接続され
た構成が、第１図の加算回路ADDに相当し、抵
抗Re1，Re2の電圧を電流に変換した後、再び電
圧に変換する為のトランジスタQ1〜Q5、ミラー
回路Ｍ１、抵抗Rc1〜Rc3等からなる構成が、第
１及び第２の電流検出手段を構成することにな
る。
路Ｍ１の入力端子に流れ込み、その電流と等しい
電流がミラー回路Ｍ１の第１の出力端子に抵抗
Rs2を介して流れ込み、その抵抗Rs2によつて電
圧に変換される。又ミラー回路Ｍ１の第２の出力
端子流れ込む電流は抵抗Rs3に流れ、又この抵抗
Rs3には抵抗Rc1によつて変換された電流も流れ
るから、この抵抗Rs3によつてＡ線，Ｂ線に流れ
る電流の和に対応する電圧に変換されることにな
る。従つて、抵抗Rs3にワイヤードオア接続され
た構成が、第１図の加算回路ADDに相当し、抵
抗Re1，Re2の電圧を電流に変換した後、再び電
圧に変換する為のトランジスタQ1〜Q5、ミラー
回路Ｍ１、抵抗Rc1〜Rc3等からなる構成が、第
１及び第２の電流検出手段を構成することにな
る。
抵抗Rc2によつて変換された電流が、第１の比
較回路CMP1に接続された抵抗抗Rs1に流れて電
圧に変換され、閾値Vth1と比較される。又ミラ
ー回路Ｍ１の第１の出力端子の電流が、第２の比
較回路CMP2に接続された抵抗Rs2に流れて電圧
に変換され、閾値Vth2と比較される。又抵抗Rs3
によつて変換された電圧は、第３の比較回路
CMP3により閾値Vth3と比較される。この実施例
に於いて、電圧VBBの極性は負であり、従つて、
閾値Vth1，Vth2，Vth3の極性も負である。そし
て、加入者がオンフツク状態で、Ａ線，Ｂ線に電
流が流れていない場合、抵抗Rs1，Rs2，Rs3にも
電流が流れないので、比較回路CMP1，CMP2の
＋端子はアース電位の0Vとなり、一端子に加え
られる閾値Vth1A，Vth2より高い電位であるか
ら、比較回路CMP1，CMP2の出力はハイレベル
となり、トランジスタQ6，Q7はオンとなる。
較回路CMP1に接続された抵抗抗Rs1に流れて電
圧に変換され、閾値Vth1と比較される。又ミラ
ー回路Ｍ１の第１の出力端子の電流が、第２の比
較回路CMP2に接続された抵抗Rs2に流れて電圧
に変換され、閾値Vth2と比較される。又抵抗Rs3
によつて変換された電圧は、第３の比較回路
CMP3により閾値Vth3と比較される。この実施例
に於いて、電圧VBBの極性は負であり、従つて、
閾値Vth1，Vth2，Vth3の極性も負である。そし
て、加入者がオンフツク状態で、Ａ線，Ｂ線に電
流が流れていない場合、抵抗Rs1，Rs2，Rs3にも
電流が流れないので、比較回路CMP1，CMP2の
＋端子はアース電位の0Vとなり、一端子に加え
られる閾値Vth1A，Vth2より高い電位であるか
ら、比較回路CMP1，CMP2の出力はハイレベル
となり、トランジスタQ6，Q7はオンとなる。
又Ａ線とＢ線とに電流が流れると、抵抗Rs1，
Rs2によつて変換された電圧より、比較回路
CMP1，CMP2の＋端子は、閾値Vth1，Vth2より
低い電位となり、比較回路CMP1，CMP2の出力
はローレベルとなる。従つて、トランジスタQ6，
Q7はオフとなる。その時、抵抗Rs3による電圧に
よつて、比較回路CMP3の−端子の電位が、閾値
Vth3より低くなると、その出力はハイレベルと
なり、ミラー回路Ｍ２，Ｍ３に電流が流れ、監視
信号SCNA，SCNBが出力される。
Rs2によつて変換された電圧より、比較回路
CMP1，CMP2の＋端子は、閾値Vth1，Vth2より
低い電位となり、比較回路CMP1，CMP2の出力
はローレベルとなる。従つて、トランジスタQ6，
Q7はオフとなる。その時、抵抗Rs3による電圧に
よつて、比較回路CMP3の−端子の電位が、閾値
Vth3より低くなると、その出力はハイレベルと
なり、ミラー回路Ｍ２，Ｍ３に電流が流れ、監視
信号SCNA，SCNBが出力される。
従つて、ミラー回路Ｍ２，Ｍ３とトランジスタ
Q6，Q7とからなる構成が、第１図のゲート回路
G1，G2からなる論理回路に対応するが、比較回
路CMP1，CMP2，CMP3の出力条件が第１図の
場合と異なるから、比較回路Ｍ２，Ｍ３とトラン
ジスタQ6，Q7とからなる論理回路は、インヒビ
ツトゲートとして作用することになる。
Q6，Q7とからなる構成が、第１図のゲート回路
G1，G2からなる論理回路に対応するが、比較回
路CMP1，CMP2，CMP3の出力条件が第１図の
場合と異なるから、比較回路Ｍ２，Ｍ３とトラン
ジスタQ6，Q7とからなる論理回路は、インヒビ
ツトゲートとして作用することになる。
前述のように、第１，第２の比較回路CMP1，
CMP2の閾値Vth1，Vth2は比較的小さい値であ
り、加入者のオフフツク状態に於ける回線負荷抵
抗RLが比較的大きい値の場合でも、Ａ線，Ｂ線
に流れる電流の値が閾値Vth1，Vth2より大きく
なり、比較回路CMP1，CMP2の出力によつてト
ランジスタQ6，Q7はオフ状態となる。その時、
Ａ線，Ｂ線に流れる電流の和の値が閾値Vth3よ
り大きくなると、第３の比較回路CMP3からミラ
ー回路Ｍ２，Ｍ３の入力端子に電流が流れるとに
なり、ミラー回路Ｍ２，Ｍ３の出力端子から監視
信号SCNA，SCNBが出力される。
CMP2の閾値Vth1，Vth2は比較的小さい値であ
り、加入者のオフフツク状態に於ける回線負荷抵
抗RLが比較的大きい値の場合でも、Ａ線，Ｂ線
に流れる電流の値が閾値Vth1，Vth2より大きく
なり、比較回路CMP1，CMP2の出力によつてト
ランジスタQ6，Q7はオフ状態となる。その時、
Ａ線，Ｂ線に流れる電流の和の値が閾値Vth3よ
り大きくなると、第３の比較回路CMP3からミラ
ー回路Ｍ２，Ｍ３の入力端子に電流が流れるとに
なり、ミラー回路Ｍ２，Ｍ３の出力端子から監視
信号SCNA，SCNBが出力される。
又Ａ線地絡の場合に、Ａ線に流れる電流が非常
に大きくなつて、第１の比較回路CMP1の出力に
よつてトランジスタQ6がオフ状態となり、且つ
第３の比較回路CMP3の出力電流がミラー回路Ｍ
２，Ｍ３の入力端子に加えられたとすると、ミラ
ー回路Ｍ２から監視信号SCNAが出力されるが、
トランジスタQ7がオン状態であるから、比較回
路CMP3の出力電流はそのトランジスタQ7に流れ
て、ミラー回路Ｍ３の入力端子には流れないこと
になる。従つて、監視信号SCNBは出力されない
ことになる。
に大きくなつて、第１の比較回路CMP1の出力に
よつてトランジスタQ6がオフ状態となり、且つ
第３の比較回路CMP3の出力電流がミラー回路Ｍ
２，Ｍ３の入力端子に加えられたとすると、ミラ
ー回路Ｍ２から監視信号SCNAが出力されるが、
トランジスタQ7がオン状態であるから、比較回
路CMP3の出力電流はそのトランジスタQ7に流れ
て、ミラー回路Ｍ３の入力端子には流れないこと
になる。従つて、監視信号SCNBは出力されない
ことになる。
又同相ノイズのレベルが大きい時には、Ａ線，
Ｂ線の電流の和はほぼ一定であるから、第３の比
較回路CMP3からミラー回路Ｍ２，Ｍ３の入力端
子に電流が供給されれ、その時、Ａ線，Ｂ線の電
流が閾値Vth1，Vth2以下に減少しなければ、ト
ランジスタQ6，Q7はオフ状態を維持するので、
連続して監視信号SCNA，SCNBが出力される。
従つて、前述のように、トランジスタQ6，Q7、
ミラー回路Ｍ２，Ｍ３とから構成された論理回路
は、第１及び第２の比較回路CMP1，CMP2の出
力が“０”の時に、第３の比較回路CMP3の出力
を、第１，第２の監視信号SCNA，SCNBとして
出力するインヒビツトゲートの作用を行うことに
なる。
Ｂ線の電流の和はほぼ一定であるから、第３の比
較回路CMP3からミラー回路Ｍ２，Ｍ３の入力端
子に電流が供給されれ、その時、Ａ線，Ｂ線の電
流が閾値Vth1，Vth2以下に減少しなければ、ト
ランジスタQ6，Q7はオフ状態を維持するので、
連続して監視信号SCNA，SCNBが出力される。
従つて、前述のように、トランジスタQ6，Q7、
ミラー回路Ｍ２，Ｍ３とから構成された論理回路
は、第１及び第２の比較回路CMP1，CMP2の出
力が“０”の時に、第３の比較回路CMP3の出力
を、第１，第２の監視信号SCNA，SCNBとして
出力するインヒビツトゲートの作用を行うことに
なる。
前述のように、論理回路は、第１図に於いては
アンド回路としてのゲート回路G1，G2により構
成した場合を示し、又第２図に於いてはインヒビ
ツトゲートの作用を行う構成を示すものである。
即ち、論理回路は、加入者が正常おオフフツクの
時に、第１，第２の監視信号のSCNA，SCNBが
同時に出力され、Ａ線，Ｂ線の何れかの地絡等に
よる大きな電流が一方にのみ流れる場合は、その
地絡等による側の監視信号のみが出力される構成
とするものである。
アンド回路としてのゲート回路G1，G2により構
成した場合を示し、又第２図に於いてはインヒビ
ツトゲートの作用を行う構成を示すものである。
即ち、論理回路は、加入者が正常おオフフツクの
時に、第１，第２の監視信号のSCNA，SCNBが
同時に出力され、Ａ線，Ｂ線の何れかの地絡等に
よる大きな電流が一方にのみ流れる場合は、その
地絡等による側の監視信号のみが出力される構成
とするものである。
以上説明したように、本発明は、Ａ線，Ｂ線に
流れる電流を抵抗Re1，Re2等からなる第１，第
２の電流検出手段によつて検出し、検出された電
流をそれぞれ閾値Vth1，Vth2と第１，第２の比
較回路CMP1，CMP2に於いて比較し、且つ検出
された電流の和と閾値Vth3とを第３の比較回路
CMP3に於いて比較し、第１，第２，第３の比較
回路CMP1，CMP2，CMP3の比較出力を論理回
路に加え、加入者が正常なオフフツク状態の時
に、論理回路から第１，第２の監視信号SCNA，
SCNBが同時に出力されることにより、オフフツ
ク検出を行うことができ、又Ａ線，Ｂ線の何れか
一方に地絡等による大きな電流が流れた場合は、
その地絡等による側の監視信号のみが論理回路か
ら出力されるので、Ａ線，Ｂ線を独立的に監視す
ることができる。又同相ノイズにより第１，第２
の監視信号SCNA，SCNBがが交互に出力される
ようなことがなく、従つて、加入者のオンフツ
ク、オフフツク，を安定に検出できる利点があ
る。
流れる電流を抵抗Re1，Re2等からなる第１，第
２の電流検出手段によつて検出し、検出された電
流をそれぞれ閾値Vth1，Vth2と第１，第２の比
較回路CMP1，CMP2に於いて比較し、且つ検出
された電流の和と閾値Vth3とを第３の比較回路
CMP3に於いて比較し、第１，第２，第３の比較
回路CMP1，CMP2，CMP3の比較出力を論理回
路に加え、加入者が正常なオフフツク状態の時
に、論理回路から第１，第２の監視信号SCNA，
SCNBが同時に出力されることにより、オフフツ
ク検出を行うことができ、又Ａ線，Ｂ線の何れか
一方に地絡等による大きな電流が流れた場合は、
その地絡等による側の監視信号のみが論理回路か
ら出力されるので、Ａ線，Ｂ線を独立的に監視す
ることができる。又同相ノイズにより第１，第２
の監視信号SCNA，SCNBがが交互に出力される
ようなことがなく、従つて、加入者のオンフツ
ク、オフフツク，を安定に検出できる利点があ
る。
第１図は本発明の原理説明図、第２図は本発明
の実施例の要部回路図、第３図は従来例の要部回
路図である。 CMP1，CMP2，CMP3Cは第１乃至第３の比較
回路、Qa，Qbは給電を行う為のトランジスタ、
Re1，Re2は電流検出部を構成する抵抗、BC1，
BC2は給電制御回路、ADDは加算回路、Vth1，
Vth2，Vth3は閾値、G1，G2はゲート回路、
SCNA，SCNBは監視信号、CI1，CI2は定電流
源、Ｍ１，Ｍ２，Ｍ３はミラー回路、Q1〜Q7は
トランジスタ、Rc1〜Rc3，Rs1〜Rs3は抵抗、RL
は回線負荷抵抗である。
の実施例の要部回路図、第３図は従来例の要部回
路図である。 CMP1，CMP2，CMP3Cは第１乃至第３の比較
回路、Qa，Qbは給電を行う為のトランジスタ、
Re1，Re2は電流検出部を構成する抵抗、BC1，
BC2は給電制御回路、ADDは加算回路、Vth1，
Vth2，Vth3は閾値、G1，G2はゲート回路、
SCNA，SCNBは監視信号、CI1，CI2は定電流
源、Ｍ１，Ｍ２，Ｍ３はミラー回路、Q1〜Q7は
トランジスタ、Rc1〜Rc3，Rs1〜Rs3は抵抗、RL
は回線負荷抵抗である。
Claims (1)
- 【特許請求の範囲】 １ Ａ線、Ｂ線にそれぞれ流れる電流を検出する
第１及び第２の電流検出手段と、 該第１及び第２の電流検出手段によつて検出さ
れたそれぞれの電流値と第１及び第２の閾値とを
比較する第１及び第２の比較回路（CMP1、
CMP2）と、 前記第１及び第２の電流検出手段によつて検出
された電流値の和と前記第１及び第２の閾値より
大きい値の第３の閾値とを比較する第３の比較回
路（CMP3）と、 前記第１の比較回路（CMP1）と前記第３の比
較回路（CMP3）との比較出力の論理積に相当す
る出力を第１の監視信号（SCNA）とし、前記第
２の比較回路（CMP2）と前記第３の比較回路
（CMP3）との比較出力の論理積に相当する出力
を第２の監視信号（SCNB）とし、正常オフフツ
ク時に前記第１，第２の監視信号（SCNA、
SCNB）を同時に出力し、地絡時に前記第１，第
２の監視信号（SCNA、SCNB）の中の地絡側に
対応する監視信号のみを出力する論理回路と を備えたことを特徴とする監視回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60180956A JPS6242655A (ja) | 1985-08-20 | 1985-08-20 | 監視回路 |
| CA000516222A CA1260170A (en) | 1985-08-20 | 1986-08-19 | Subscriber line interface circuit |
| US06/897,914 US4827505A (en) | 1985-08-20 | 1986-08-19 | Subscriber line interface circuit |
| AU61585/86A AU574277B2 (en) | 1985-08-20 | 1986-08-19 | Subscriber line interface circuit |
| KR8606880A KR900001135B1 (en) | 1985-08-20 | 1986-08-20 | Subscriber line interface circuit |
| DE8686111530T DE3687153T2 (de) | 1985-08-20 | 1986-08-20 | Teilnehmerschnittstellenschaltung. |
| EP86111530A EP0212632B1 (en) | 1985-08-20 | 1986-08-20 | Subscriber line interface circuit |
| CN86105137A CN1003032B (zh) | 1985-08-20 | 1986-08-20 | 用户线接口电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60180956A JPS6242655A (ja) | 1985-08-20 | 1985-08-20 | 監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6242655A JPS6242655A (ja) | 1987-02-24 |
| JPH0453346B2 true JPH0453346B2 (ja) | 1992-08-26 |
Family
ID=16092212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60180956A Granted JPS6242655A (ja) | 1985-08-20 | 1985-08-20 | 監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242655A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166657A (ja) * | 1987-12-22 | 1989-06-30 | Fujitsu Ltd | ループ・地絡監視回路 |
| JPH01284144A (ja) * | 1988-05-11 | 1989-11-15 | Nec Corp | 加入者線の地絡検出表示方式 |
-
1985
- 1985-08-20 JP JP60180956A patent/JPS6242655A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6242655A (ja) | 1987-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253056A (en) | Ground fault detector for DC power supply | |
| JPH07198760A (ja) | 低電圧コンパレータ回路 | |
| JP3157960B2 (ja) | 極性検出回路 | |
| JP3384834B2 (ja) | ターンオン制御回路 | |
| JPH08263152A (ja) | 安定化電源回路 | |
| JPH0453346B2 (ja) | ||
| JPH0843455A (ja) | 絶対値回路 | |
| JPH077545A (ja) | 加入者回路 | |
| JPH04238272A (ja) | 漏洩電流検知機能を備えた電力供給回路 | |
| JP3659741B2 (ja) | 出力トランジスタの保護回路 | |
| JPH10163896A (ja) | パルス幅検出機能を有する受信スケルチ回路 | |
| EP0177219A2 (en) | Origination scan circuit | |
| JPS6049417A (ja) | 過電流検出回路 | |
| JPH0431613Y2 (ja) | ||
| JPH0361393B2 (ja) | ||
| JPH01223360A (ja) | 電圧監視回路 | |
| JP2974586B2 (ja) | 加入者回線監視回路 | |
| JPH05276739A (ja) | シリーズレギュレータの保護回路 | |
| JPH0491466A (ja) | 半導体記憶装置 | |
| JP2916180B2 (ja) | 加入者線ループ監視方式 | |
| JP3798718B2 (ja) | 過電流検出回路 | |
| SU1091124A1 (ru) | Устройство дл допускового контрол напр жений | |
| JPS62160815A (ja) | 入力断検出回路付き増幅器 | |
| JPS645339B2 (ja) | ||
| JPS58218658A (ja) | 電流検出回路 |