JPH05299846A - Wiring board manufacturing method - Google Patents

Wiring board manufacturing method

Info

Publication number
JPH05299846A
JPH05299846A JP4128186A JP12818692A JPH05299846A JP H05299846 A JPH05299846 A JP H05299846A JP 4128186 A JP4128186 A JP 4128186A JP 12818692 A JP12818692 A JP 12818692A JP H05299846 A JPH05299846 A JP H05299846A
Authority
JP
Japan
Prior art keywords
metal
insulating layer
layer
wiring
photosensitive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4128186A
Other languages
Japanese (ja)
Inventor
Kazuhiro Kikko
和宏 橘高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP4128186A priority Critical patent/JPH05299846A/en
Publication of JPH05299846A publication Critical patent/JPH05299846A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Organic Insulating Materials (AREA)
  • Chemically Coating (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 金属配線を無電解メッキを施して形成するこ
とにより、安価で且つ小型の装置による簡単な操作で、
金属配線の寸法を精度良く形成する。 【構成】 Si基板本体上に、感光性ポリイミドの絶縁層
を積層する。次にプラズマ中にて絶縁層の表面を粗面化
する。その表面に第2層目の絶縁層を塗布し、配線パタ
ーンをUV露光して現像及びエッチングを施す。次に、
無電解銅メッキ処理を行い、金属層を形成する。この後
洗浄により、第2層目の絶縁層の表面に付着した金属を
除去し、表面にアッシングを施して粗面化する。感光性
ポリイミドの絶縁膜を塗布し、UV露光を行いビアホー
ルパターンを形成する。現像,エッチングによりビアホ
ールを形成し、無電解銅メッキ処理を行ってビアホール
に金属層を形成する。その後アッシングを行って、絶縁
層表面及び金属層表面を粗面化する。この表面に、感光
性ポリイミドの絶縁層を積層する。以降、この工程を繰
り返し多層薄膜を形成する。
(57) [Abstract] [Purpose] By forming the metal wiring by electroless plating, it is possible to perform an easy operation with an inexpensive and small device.
Accurately form the dimensions of metal wiring. [Structure] An insulating layer of photosensitive polyimide is laminated on a Si substrate body. Next, the surface of the insulating layer is roughened in plasma. A second insulating layer is applied on the surface, and the wiring pattern is exposed to UV to be developed and etched. next,
Electroless copper plating is performed to form a metal layer. By the subsequent cleaning, the metal attached to the surface of the second insulating layer is removed, and the surface is ashed to roughen it. An insulating film of photosensitive polyimide is applied and UV exposure is performed to form a via hole pattern. A via hole is formed by development and etching, and electroless copper plating is performed to form a metal layer in the via hole. Then, ashing is performed to roughen the surface of the insulating layer and the surface of the metal layer. An insulating layer of photosensitive polyimide is laminated on this surface. Thereafter, this process is repeated to form a multilayer thin film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は配線基板、より詳細には
パソコン,ワープロ等、電子機器に搭載される電子部品
の多層配線基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board, and more particularly to a method for manufacturing a multilayer wiring board for electronic components mounted on electronic equipment such as personal computers and word processors.

【0002】[0002]

【従来の技術】従来、多層配線基板を製造するには、セ
ラミック又はSi基板上に絶縁層を積層し、その表面に蒸
着・スパッタ法等により金属薄膜を形成して、更にその
上にレジストを塗布し、マスクを用いて露光現像して不
必要な部分をエッチングにより除去した後、レジストを
剥離して第1層目の金属配線を形成する。そしてその表
面に絶縁層を積層してビアホールを形成してから、再び
金属薄膜を形成し、エッチングにより第2層目の金属配
線を形成する、という工程を繰り返す。
2. Description of the Related Art Conventionally, in order to manufacture a multilayer wiring board, an insulating layer is laminated on a ceramic or Si substrate, a metal thin film is formed on the surface by a vapor deposition / sputtering method, and a resist is further formed thereon. After coating, exposing and developing using a mask to remove unnecessary portions by etching, the resist is peeled off to form a first-layer metal wiring. Then, the process of laminating an insulating layer on the surface to form a via hole, forming a metal thin film again, and forming a second-layer metal wiring by etching is repeated.

【0003】図5,図6,図7,図8は、従来方法によ
り、絶縁層上に多層配線を形成する段階における配線基
板の模式的断面図である。図5(a) に示すようにSi基板
本体11上に絶縁層となるポリイミド21を積層し、キュア
を行う。その上に配線となる金属層41を蒸着法又はスパ
ッタ法により形成し、そしてネガ型のレジスト層51をそ
の表面に積層する。次に図5(b) に示すように、マスク
61を用いて、この上方から1層目の配線パターンを露光
し、現像して、図5(c) に示すようにレジスト層4及び
金属層41にエッチングを施す。レジスト層51を剥離した
後、図5(d) に示すようにポリイミド21を積層し、1層
目の金属配線が形成される。
5, FIG. 6, FIG. 7, and FIG. 8 are schematic cross-sectional views of a wiring board at the stage of forming a multilayer wiring on an insulating layer by a conventional method. As shown in FIG. 5 (a), a polyimide 21 serving as an insulating layer is laminated on the Si substrate body 11 and cured. A metal layer 41 to be wiring is formed thereon by a vapor deposition method or a sputtering method, and a negative resist layer 51 is laminated on the surface thereof. Next, as shown in Fig. 5 (b), the mask
Using 61, the wiring pattern of the first layer is exposed and developed from above, and the resist layer 4 and the metal layer 41 are etched as shown in FIG. 5C. After the resist layer 51 is peeled off, the polyimide 21 is laminated as shown in FIG. 5 (d) to form the first-layer metal wiring.

【0004】図6(e) に示すようにポリイミド21の表面
に金属層41を蒸着法又はスパッタにより形成し、ポジ型
のレジスト層51を積層する。次に図6(f) に示すように
この上方からマスク62を用いて露光し、現像して、図6
(g) に示すようにレジスト層51及び金属層41にエッチン
グを施し、図6(h) に示すようにレジスト層51を剥離す
る。その後図7(i) に示すように金属層41をマスクとし
てポリイミド21をエッチングしてビアホール72,72 …を
形成し、図7(j) に示すようにマスクとして用いた金属
層41を剥離し、キュアを行って、メッキ工程にてビアホ
ール72,72 …に金属層41を埋める。
As shown in FIG. 6 (e), a metal layer 41 is formed on the surface of the polyimide 21 by vapor deposition or sputtering, and a positive resist layer 51 is laminated. Next, as shown in FIG. 6 (f), a mask 62 is used to expose from above and develop,
The resist layer 51 and the metal layer 41 are etched as shown in (g), and the resist layer 51 is peeled off as shown in FIG. 6 (h). After that, as shown in FIG. 7 (i), the polyimide 21 is etched using the metal layer 41 as a mask to form via holes 72, 72 ... And the metal layer 41 used as the mask is peeled off as shown in FIG. 7 (j). , And the via layer 72 is filled with the metal layer 41 in a plating process.

【0005】次に、図7(k) に示すように金属層41を蒸
着法又はスパッタ法により形成し、その表面にネガ型の
レジスト層51を積層し、図8(l) に示すようにマスク63
を用いてこの上方から2層目の配線パターンを露光し、
現像する。そして、図8(m)に示すようにレジスト層51
及び金属層41をエッチングして、2層目の金属配線を形
成する。そして図8(n) に示すようにレジスト層51を剥
離し、図8(o) に示すように、この上にポリイミド21を
積層して多層配線基板が製造される。
Next, as shown in FIG. 7 (k), a metal layer 41 is formed by an evaporation method or a sputtering method, and a negative resist layer 51 is laminated on the surface thereof, and as shown in FIG. 8 (l). Mask 63
Exposing the second layer wiring pattern from above using
develop. Then, as shown in FIG. 8 (m), the resist layer 51
Then, the metal layer 41 is etched to form a second-layer metal wiring. Then, the resist layer 51 is peeled off as shown in FIG. 8 (n), and the polyimide 21 is laminated thereon as shown in FIG. 8 (o) to manufacture a multilayer wiring board.

【0006】[0006]

【発明が解決しようとする課題】以上の如く多層配線基
板における金属配線の形成は、蒸着法、スパッタ法が主
に用いられ、これらに使用される装置は大型且つ高価で
あり、またチャンバ内を真空状態にする等、その操作方
法が複雑である場合が多い。
As described above, the vapor deposition method and the sputtering method are mainly used for forming the metal wiring in the multilayer wiring board, and the apparatus used for these is large and expensive, and the inside of the chamber is In many cases, the operation method is complicated, such as a vacuum state.

【0007】また、上述したように金属薄膜をエッチン
グすることにより金属配線を形成する場合は、その金属
配線の仕上がり幅寸法が所望する寸法よりも縮小される
傾向にあり、十数ミクロン幅以下の金属配線を形成する
ときには、断線する可能性があるという問題があった。
Further, when the metal wiring is formed by etching the metal thin film as described above, the finished width dimension of the metal wiring tends to be smaller than a desired dimension, and the width is less than ten and several microns. When forming the metal wiring, there is a problem that there is a possibility of disconnection.

【0008】本発明は、かかる事情に鑑みてなされたも
のであり、金属配線を無電解メッキを施して形成するこ
とにより、小型で且つ安価な装置による簡単な操作で、
金属配線の寸法を精度良く形成する、配線基板の製造方
法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and by forming the metal wiring by electroless plating, it is possible to perform a simple operation with a small and inexpensive device.
It is an object of the present invention to provide a method for manufacturing a wiring board, in which the dimensions of metal wiring are accurately formed.

【0009】[0009]

【課題を解決するための手段】本発明に係る配線基板の
製造方法は、基板上に第1の感光性樹脂を積層し、該第
1の感光性樹脂の表面にプラズマ処理を施す工程と、前
記第1の感光性樹脂の上に第2の感光性樹脂を積層し、
配線パターンに基づいた開口部を前記第2の感光性樹脂
に、前記第1の感光性樹脂のプラズマ処理された面を露
出させて形成する工程と、無電解メッキにより前記開口
部に金属配線を形成する工程とを備えることを特徴とす
る。
A method of manufacturing a wiring board according to the present invention comprises a step of laminating a first photosensitive resin on a substrate and subjecting the surface of the first photosensitive resin to plasma treatment. Laminating a second photosensitive resin on the first photosensitive resin,
A step of forming an opening based on the wiring pattern in the second photosensitive resin by exposing the plasma-treated surface of the first photosensitive resin; and a metal wiring in the opening by electroless plating. And a forming step.

【0010】[0010]

【作用】本発明の配線基板の製造方法では、無電解メッ
キにより金属配線を形成している。従来の金属薄膜をエ
ッチングして形成する方法に比較して、無電解メッキで
は、安価で且つ小型の装置で簡単な操作法により、寸法
精度良く金属配線が形成される。
In the method of manufacturing a wiring board of the present invention, the metal wiring is formed by electroless plating. Compared with the conventional method of forming a metal thin film by etching, in the electroless plating, the metal wiring is formed with high dimensional accuracy by an inexpensive and small device and a simple operation method.

【0011】また、無電解メッキにより金属配線を形成
する場合には、その接着性に問題があると考えられてい
る。通常の無電解メッキにより感光性薄膜表面にNi, C
u, Ag等の金属を析出させる場合には、この析出物の核
となる物質, 例えばNa+ 等が、未処理の感光性樹脂表面
に付着し難く、形成された金属薄膜が無電解メッキの洗
浄工程中に流されるほど接着力は小さい。しかしなが
ら、本発明では金属配線が形成される感光性樹脂の表面
がプラズマ処理により粗面化されているため、析出物の
核となる物質が付着し易くなり、接着力は大きくなる。
また、同様に感光性樹脂同士の接着力も大きくなる。
Further, when the metal wiring is formed by electroless plating, it is considered that there is a problem in its adhesiveness. Ni, C on the surface of the photosensitive thin film by normal electroless plating
When depositing a metal such as u or Ag, it is difficult for the substance that serves as the nucleus of this deposit, such as Na + , to adhere to the surface of the untreated photosensitive resin, and the formed metal thin film does not undergo electroless plating. The less adhesive it is washed away during the washing process. However, in the present invention, since the surface of the photosensitive resin on which the metal wiring is formed is roughened by the plasma treatment, the substance that becomes the nucleus of the precipitate is likely to adhere, and the adhesive force is increased.
Similarly, the adhesive force between the photosensitive resins also increases.

【0012】[0012]

【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図1は本発明により、感光性樹脂
上に多層配線を形成する手順を示したフローチャートで
あり、図2,図3,図4はその段階における模式的断面
図である。なお、図2,図3,図4に示す(a) ,(b) …
の模式的断面図は、図1(a) ,(b) …の工程に対応させ
ている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments thereof. FIG. 1 is a flow chart showing a procedure for forming a multilayer wiring on a photosensitive resin according to the present invention, and FIGS. 2, 3 and 4 are schematic sectional views at that stage. Note that (a), (b) shown in FIGS. 2, 3, and 4 ...
The schematic cross-sectional view of FIG. 1 corresponds to the steps of FIGS.

【0013】図2(a) に示すように、40×40×0.4mm の
サイズのSi基板本体11上に、感光性ポリイミドの絶縁層
31を積層する。この感光性ポリイミドはネガ型であるフ
ォトニース“UR−3840”(東レ株式会社製)を使用
し、1.5cm3のフォトニース“UR−3840”はスピンコー
ト( 500r.p.m.×30min.続いて 4000r.p.m. ×30min.以
下同条件)により、5μm厚に塗布される。そして、プ
リキュア工程(N2 雰囲気,80℃×2hour,以下同条
件),UV露光(g線:波長405nm ×30sec.,以下同条
件),キュア工程( 140℃×30min.続いて 300℃×30mi
n., 以下同条件)を行い、絶縁層31を硬化する。
As shown in FIG. 2 (a), an insulating layer of photosensitive polyimide is formed on a Si substrate main body 11 having a size of 40 × 40 × 0.4 mm.
31 is laminated. This photosensitive polyimide uses a negative type Photo Nice "UR-3840" (manufactured by Toray Industries, Inc.), and a 1.5 cm 3 photo Nice "UR-3840" is spin coated (500r.pm × 30min. .pm × 30 min. (the same conditions below) to apply a thickness of 5 μm. And pre-cure process (N 2 atmosphere, 80 ° C x 2hour, same condition below), UV exposure (g line: wavelength 405nm x 30sec., Same condition below), cure process (140 ° C x 30min.
n., and the same conditions below) are performed to cure the insulating layer 31.

【0014】次に、アッシング( 600mtorr, 2.1 l/mi
n. O2 雰囲気,RF 400W,30min.,以下同条件)を行
い、CO2 プラズマ中にて、図2(b) に示すように絶縁
層31の表面を粗面化する。アッシング工程では、絶縁層
31表面から 0.2〜0.7 μmの深さで凹凸を形成する。こ
れより浅い場合は金属配線が付着し難く、またこれより
深い場合は付着させた金属配線が断線又はショートする
恐れがあるためである。そして図2(c) に示すように、
粗面化した絶縁層21の表面に、スピンコートにより同じ
感光性ポリイミド,フォトニース“UR−3840”(東レ
株式会社製)の第2層目の絶縁層32を5μm 塗布し、プ
リキュアを行う。
Next, ashing (600mtorr, 2.1 l / mi
n. O 2 atmosphere, RF 400 W, 30 min., the same conditions are applied), and the surface of the insulating layer 31 is roughened in CO 2 plasma as shown in FIG. 2 (b). Insulating layer in the ashing process
31 Asperities are formed at a depth of 0.2 to 0.7 μm from the surface. This is because if it is shallower than this, it is difficult to attach the metal wiring, and if it is deeper than this, the attached metal wiring may be broken or short-circuited. Then, as shown in FIG. 2 (c),
A second insulating layer 32 of the same photosensitive polyimide, Photo Nice "UR-3840" (manufactured by Toray Industries, Inc.) is applied to the surface of the roughened insulating layer 21 by spin coating to a thickness of 5 .mu.m and pre-cured.

【0015】このように形成した絶縁層32に、図3(d)
に示すように、その上方からマスク64を用いて配線パタ
ーンをUV露光し、図3(e) に示すように現像及びエッ
チング(25℃×3min.)を施す。更にキュアを行って、
絶縁層32を硬化する。このようにして形成された開口部
71,71 …の底面部には、図2(b) に示すアッシング工程
により粗面化された表面が露出している。
The insulating layer 32 formed in this manner has a structure shown in FIG.
As shown in FIG. 3, the wiring pattern is UV exposed from above using a mask 64, and development and etching (25 ° C. × 3 min.) Are performed as shown in FIG. 3 (e). Further cure,
The insulating layer 32 is cured. The opening formed in this way
The surface roughened by the ashing process shown in FIG. 2B is exposed at the bottom surface of 71, 71 ....

【0016】次に、無電解銅メッキ処理を行い、図3
(f) に示すように、開口部71,71 …に金属層42,42 …を
形成する。無電解銅メッキ処理は表1に示す条件にて行
われる。この後洗浄により、第2層目の絶縁層32,32 …
の表面に付着した金属を除去し、絶縁層32,32 …の表
面及び金属層42,42 …の表面にアッシングを施して粗面
化し、第1層目配線が形成される。
Next, an electroless copper plating process is performed, and the process shown in FIG.
As shown in (f), metal layers 42, 42 ... Are formed in the openings 71, 71. The electroless copper plating treatment is performed under the conditions shown in Table 1. By the subsequent cleaning, the second insulating layers 32, 32 ...
The metal adhering to the surfaces of the insulating layers 32, 32 ... And the surfaces of the metal layers 42, 42 ... Are ashed and roughened to form the first-layer wiring.

【0017】[0017]

【表1】 [Table 1]

【0018】図3(g) に示すように、更にこの表面に、
感光性ポリイミドの絶縁膜33を塗布する。この感光性ポ
リイミドはポジ型であるフォトニース“DV−505 ”
(東レ株式会社製)を使用する。そしてその上方からマ
スク65を用いてUV露光を行いビアホールパターンを形
成する。次に現像,エッチングにより図4(h) に示すよ
うに、ビアホール72,72 …を形成する。
As shown in FIG. 3 (g), further on this surface,
An insulating film 33 of photosensitive polyimide is applied. This photosensitive polyimide is a positive type Photo Nice "DV-505"
(Manufactured by Toray Industries, Inc.) is used. Then, UV exposure is carried out from above using the mask 65 to form a via hole pattern. Next, via holes 72, 72 ... Are formed by development and etching, as shown in FIG.

【0019】図4(i) に示すように、無電解銅メッキ処
理を行ってビアホール72,72 …に金属層43,43 …を形成
し、洗浄により絶縁層33,33 …表面の金属を除去する。
その後アッシングを行って、絶縁層33,33 …表面及び金
属層43,43 …表面を粗面化する。この表面に、図4(j)
に示すように感光性ポリイミドの絶縁層34を積層する。
As shown in FIG. 4 (i), electroless copper plating is performed to form metal layers 43, 43 ... In the via holes 72, 72 .... And the metal on the insulating layers 33, 33. To do.
After that, ashing is performed to roughen the surfaces of the insulating layers 33, 33 ... And the metal layers 43, 43. On this surface, Fig. 4 (j)
An insulating layer 34 of photosensitive polyimide is laminated as shown in FIG.

【0020】以降、図3(d) ,図3(e) ,図3(f) と同
工程を施す。即ち配線パターンの露光を行い、開口部を
形成し、ここに無電解銅メッキ処理により第2層目配線
を形成して、その表面にアッシングを施す。そして図4
(k) に示すように感光性ポリイミドの絶縁層35を積層
し、多層配線基板が製造される。
Thereafter, the same steps as those shown in FIGS. 3D, 3E, and 3F are performed. That is, the wiring pattern is exposed to form an opening, a second layer wiring is formed on the opening by electroless copper plating, and the surface is ashed. And Figure 4
As shown in (k), the insulating layer 35 of photosensitive polyimide is laminated to manufacture a multilayer wiring board.

【0021】このようにして形成された多層配線基板に
ついて、同層間及び異層間配線の導通チェックを行い、
断線又はショートを起こさないことが確認できた。
The multi-layer wiring board thus formed is checked for continuity between same-layer wiring and different-layer wiring,
It was confirmed that no disconnection or short circuit occurred.

【0022】なお、本実施例においては、感光性樹脂に
フォトニース“UR−3840"(東レ株式会社製) を使用し
ているが、" プロミド412 "(チバガイキ株式会社製) 又
は“PL1045"(日立化成工業株式会社製) 等を使用して
も良い。
In this embodiment, Photonice "UR-3840" (manufactured by Toray Industries, Inc.) is used as the photosensitive resin, but "Promide 412" (manufactured by Ciba Gaiki Co., Ltd.) or "PL1045" ( Hitachi Chemical Co., Ltd.) or the like may be used.

【0023】[0023]

【発明の効果】以上のように、本発明の配線基板の製造
方法においては、無電解メッキにより金属配線を形成す
るため、寸法精度良く、小型で且つ安価な装置にて簡易
な操作で形成できる。また、プラズマ処理を施した感光
性樹脂表面に金属配線を形成しているので、感光性樹脂
及び金属配線の接着力が大きい等、本発明は優れた効果
を奏する。
As described above, in the method of manufacturing a wiring board according to the present invention, since the metal wiring is formed by electroless plating, it can be formed by a simple operation with a small and inexpensive device with high dimensional accuracy. .. Further, since the metal wiring is formed on the surface of the photosensitive resin that has been subjected to the plasma treatment, the present invention exhibits excellent effects such as a large adhesive force between the photosensitive resin and the metal wiring.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明により、感光性樹脂上に多層配線を形成
する手順を示したフローチャートである。
FIG. 1 is a flowchart showing a procedure for forming a multilayer wiring on a photosensitive resin according to the present invention.

【図2】本発明により、感光性樹脂上に多層配線を形成
する段階における配線基板の模式的断面図である。
FIG. 2 is a schematic cross-sectional view of a wiring board at a stage of forming a multilayer wiring on a photosensitive resin according to the present invention.

【図3】本発明により、感光性樹脂上に多層配線を形成
する段階における配線基板の模式的断面図である。
FIG. 3 is a schematic cross-sectional view of a wiring board at a stage of forming multilayer wiring on a photosensitive resin according to the present invention.

【図4】本発明により、感光性樹脂上に多層配線を形成
する段階における配線基板の模式的断面図である。
FIG. 4 is a schematic cross-sectional view of a wiring board at a stage of forming a multilayer wiring on a photosensitive resin according to the present invention.

【図5】従来方法により、絶縁層上に多層配線を形成す
る段階における配線基板の模式的断面図である。
FIG. 5 is a schematic cross-sectional view of a wiring board at a stage of forming a multilayer wiring on an insulating layer by a conventional method.

【図6】従来方法により、絶縁層上に多層配線を形成す
る段階における配線基板の模式的断面図である。
FIG. 6 is a schematic cross-sectional view of a wiring board at a stage of forming a multilayer wiring on an insulating layer by a conventional method.

【図7】従来方法により、絶縁層上に多層配線を形成す
る段階における配線基板の模式的断面図である。
FIG. 7 is a schematic cross-sectional view of a wiring board at a stage of forming a multilayer wiring on an insulating layer by a conventional method.

【図8】従来方法により、絶縁層上に多層配線を形成す
る段階における配線基板の模式的断面図である。
FIG. 8 is a schematic cross-sectional view of a wiring board at a stage of forming a multilayer wiring on an insulating layer by a conventional method.

【符号の説明】[Explanation of symbols]

11 基板本体 21,33,34,35 絶縁層 31 第1の絶縁層 32 第2の絶縁層 41,42,43 金属層 51 レジスト層 61,62,63,64,65 マスク 71 開口部 72 ビアホール 11 Substrate body 21,33,34,35 Insulation layer 31 First insulation layer 32 Second insulation layer 41,42,43 Metal layer 51 Resist layer 61,62,63,64,65 Mask 71 Opening 72 Via hole

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/18 D 7511−4E ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H05K 3/18 D 7511-4E

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 基板上に第1の感光性樹脂を積層し、該
第1の感光性樹脂の表面にプラズマ処理を施す工程と、
前記第1の感光性樹脂の上に第2の感光性樹脂を積層
し、配線パターンに基づいた開口部を前記第2の感光性
樹脂に、前記第1の感光性樹脂のプラズマ処理された面
を露出させて形成する工程と、無電解メッキにより前記
開口部に金属配線を形成する工程とを備えることを特徴
とする配線基板の製造方法。
1. A step of laminating a first photosensitive resin on a substrate and subjecting the surface of the first photosensitive resin to plasma treatment,
A second photosensitive resin is laminated on the first photosensitive resin, and an opening based on a wiring pattern is formed on the second photosensitive resin by a plasma-treated surface of the first photosensitive resin. And a step of forming a metal wiring in the opening by electroless plating, the method of manufacturing a wiring board.
JP4128186A 1992-04-20 1992-04-20 Wiring board manufacturing method Pending JPH05299846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4128186A JPH05299846A (en) 1992-04-20 1992-04-20 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4128186A JPH05299846A (en) 1992-04-20 1992-04-20 Wiring board manufacturing method

Publications (1)

Publication Number Publication Date
JPH05299846A true JPH05299846A (en) 1993-11-12

Family

ID=14978572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4128186A Pending JPH05299846A (en) 1992-04-20 1992-04-20 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JPH05299846A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE44251E1 (en) 1996-09-12 2013-06-04 Ibiden Co., Ltd. Circuit board for mounting electronic parts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE44251E1 (en) 1996-09-12 2013-06-04 Ibiden Co., Ltd. Circuit board for mounting electronic parts

Similar Documents

Publication Publication Date Title
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
US4921777A (en) Method for manufacture of multilayer printed circuit boards
JPH0432295A (en) Manufacture of multilayer wiring board
KR100777994B1 (en) Printed Circuit Board Forming Method With Embedded Devices With Strict Tolerance
CN100442951C (en) Method of manufacturing printed circuit boards with integral plated resistors
JP2002525882A (en) Manufacturing method of multilayer circuit
WO1988005252A1 (en) Method for the manufacture of multilayer printed circuit boards
JPH05327224A (en) Manufacture of multilayer wiring board and multi-layer wiring board manufactured by the manufacture
JPS6337694A (en) Manufacture of circuit board
JPH06260763A (en) Manufacture of multilayer wiring board
JPH0745948A (en) Multilayer wiring board and its manufacture
JPH05121402A (en) Method for forming patterned thin film on substrate
JPH0537151A (en) Thin film multilayer circuit formation method
JPH0563340A (en) Manufacture of wiring board provided with functional element
JP2002124765A (en) Manufacturing method for printed wiring board
JPH06252529A (en) Manufacture of printed wiring board
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
JPH06310853A (en) Manufacture of printed-wiring board
JPH0823166A (en) Method for manufacturing multilayer wiring board
JPH0864930A (en) Manufacturing method of printed wiring board
JP2002266097A (en) Electroplating method and electroplating apparatus
JPS5830190A (en) Method of producing printed board
JPH0715139A (en) Method for manufacturing multilayer wiring board
CN120358678A (en) IC carrier plate and preparation method thereof
JPH03225894A (en) Manufacture of printed wiring board