JPH0530730A - 基板電圧発生回路 - Google Patents
基板電圧発生回路Info
- Publication number
- JPH0530730A JPH0530730A JP3202583A JP20258391A JPH0530730A JP H0530730 A JPH0530730 A JP H0530730A JP 3202583 A JP3202583 A JP 3202583A JP 20258391 A JP20258391 A JP 20258391A JP H0530730 A JPH0530730 A JP H0530730A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charge pump
- substrate voltage
- binary counter
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 基板電圧発生回路の消費電流を低減する。
【構成】 チャージポンプ回路を駆動するパルス発生回
路として信号周期が可変できるバイナリカウンタ回路を
設けるとともに、該バイナリカウンタ回路のカウンタ周
期をリセットするバイナリカウンタ制御回路を設ける。
路として信号周期が可変できるバイナリカウンタ回路を
設けるとともに、該バイナリカウンタ回路のカウンタ周
期をリセットするバイナリカウンタ制御回路を設ける。
Description
【０００１】
【産業上の利用分野】この発明は、半導体ダイナミック
ＲＡＭ等に使用される基板電圧発生回路に関するもので
ある。
ＲＡＭ等に使用される基板電圧発生回路に関するもので
ある。
【０００２】
【従来の技術】図４は、従来の基板電圧発生回路のブロ
ック図であり、図において、１１はパルス発生回路とし
てのリングオシレータ回路、１２はリングオシレータ回
路１１の出力信号を受けて基板電位を発生するチャージ
ポンプ回路、１３は基板である。
ック図であり、図において、１１はパルス発生回路とし
てのリングオシレータ回路、１２はリングオシレータ回
路１１の出力信号を受けて基板電位を発生するチャージ
ポンプ回路、１３は基板である。
【０００３】次に上記基板電圧発生回路の動作を図５を
用いて説明する。リングオシレータ回路１１から図５
(a) に示すような一定周期のパルス信号が出力し、該パ
ルス信号がチャージポンプ回路１２に入力されて、該チ
ャージポンプ回路１２が駆動する。そして、該チャージ
ポンプ回路１２からは図５(b)に示す出力波形のチャー
ジポンプ出力信号が出力し、該チャージポンプ出力信号
が基板１３に伝わって、基板電圧が発生する。
用いて説明する。リングオシレータ回路１１から図５
(a) に示すような一定周期のパルス信号が出力し、該パ
ルス信号がチャージポンプ回路１２に入力されて、該チ
ャージポンプ回路１２が駆動する。そして、該チャージ
ポンプ回路１２からは図５(b)に示す出力波形のチャー
ジポンプ出力信号が出力し、該チャージポンプ出力信号
が基板１３に伝わって、基板電圧が発生する。
【０００４】
【発明が解決しようとする課題】従来の基板電圧発生回
路は、上記のように、一定周期のパルス信号を発生する
リングオシレータ回路１１をパルス発生回路として用
い、該リングオシレータ回路１１から発生する一定周期
のパルス信号によってチャージポンプ回路１２を駆動し
ていたため、リングオシレータ回路１１の貫通電流が大
きく、基板電圧発生時に回路全体の消費電流が大きくな
るという問題点があった。この発明は上記のような問題
点を解消するためになされたもので、基板電圧発生時の
消費電流を低減できる基板電圧発生回路を得ることを目
的とする。
路は、上記のように、一定周期のパルス信号を発生する
リングオシレータ回路１１をパルス発生回路として用
い、該リングオシレータ回路１１から発生する一定周期
のパルス信号によってチャージポンプ回路１２を駆動し
ていたため、リングオシレータ回路１１の貫通電流が大
きく、基板電圧発生時に回路全体の消費電流が大きくな
るという問題点があった。この発明は上記のような問題
点を解消するためになされたもので、基板電圧発生時の
消費電流を低減できる基板電圧発生回路を得ることを目
的とする。
【０００５】
【課題を解決するための手段】この発明にかかる基板電
圧発生回路は、チャージホンプ回路の駆動を制御するパ
ルス発生回路としてバイナリカウンタ回路を設けて、パ
ルス信号の周期を可変できるようにし、基板電圧レベル
が小さくならない範囲内でパルス信号の周期を長くする
ようにしたものである。
圧発生回路は、チャージホンプ回路の駆動を制御するパ
ルス発生回路としてバイナリカウンタ回路を設けて、パ
ルス信号の周期を可変できるようにし、基板電圧レベル
が小さくならない範囲内でパルス信号の周期を長くする
ようにしたものである。
【０００６】
【作用】この発明においては、パルス発生回路から出力
されるパルス信号の周期が徐々に長くなり、パルス発生
回路の単位時間当たりの貫通電流が減少して、チャージ
ホンプ回路の駆動時間が短縮し、基板電圧発生時の回路
における消費電流が低減する。
されるパルス信号の周期が徐々に長くなり、パルス発生
回路の単位時間当たりの貫通電流が減少して、チャージ
ホンプ回路の駆動時間が短縮し、基板電圧発生時の回路
における消費電流が低減する。
【０００７】
【実施例】以下、本発明の一実施例を図について説明す
る。図１はこの発明の一実施例による基板電圧発生回路
の回路図であり、図において、１は基板７の電位レベル
を検出するデテクタ回路、２はパルス発生回路として使
用するバイナリカウンタ回路、３は基板７における基板
電位を発生するチャージポンプ回路、７は基板、４，
５，６，８は信号線である。
る。図１はこの発明の一実施例による基板電圧発生回路
の回路図であり、図において、１は基板７の電位レベル
を検出するデテクタ回路、２はパルス発生回路として使
用するバイナリカウンタ回路、３は基板７における基板
電位を発生するチャージポンプ回路、７は基板、４，
５，６，８は信号線である。
【０００８】次に、上記基板電圧発生回路の動作につい
て図２を用いて説明する。バイナリカウンタ回路２から
は、図２(a) に示すようなパルス周期が次第に長くなる
カウンタ出力信号が出力され、該カウンタ出力信号がチ
ャージポンプ回路３に入力されて、チャージポンプ回路
３が駆動する。そして、該チャージポンプ回路３からは
図２(b) に示すような出力波形のチャージポンプ出力信
号が出力し、このチャージポンプ出力信号が基板７に入
力されて、基板電圧が発生する。この時、バイナリカウ
ンタ回路２から出力されるカウンタ出力信号のパルス周
期が次第に長くなるため、バイナリカウンタ回路２の貫
通電流が減少し、チャージポンプ回路３の駆動する時間
が短くなって、回路全体の消費電流が減少する。
て図２を用いて説明する。バイナリカウンタ回路２から
は、図２(a) に示すようなパルス周期が次第に長くなる
カウンタ出力信号が出力され、該カウンタ出力信号がチ
ャージポンプ回路３に入力されて、チャージポンプ回路
３が駆動する。そして、該チャージポンプ回路３からは
図２(b) に示すような出力波形のチャージポンプ出力信
号が出力し、このチャージポンプ出力信号が基板７に入
力されて、基板電圧が発生する。この時、バイナリカウ
ンタ回路２から出力されるカウンタ出力信号のパルス周
期が次第に長くなるため、バイナリカウンタ回路２の貫
通電流が減少し、チャージポンプ回路３の駆動する時間
が短くなって、回路全体の消費電流が減少する。
【０００９】一方、バイナリカウンタ回路２から出力す
るカウンタ出力信号のパルス周期が長くなりすぎた場合
は、回路全体の消費電流は減少するものの、単位時間当
たりにチャージポンプ回路３を駆動する回数が減り、基
板電圧レベルが小さくなりすぎてしまう（図２(b) 中の
点線Ａのレベルに近づく）。この場合は、デテクタ回路
１によって、チャージポンプ回路３からの出力信号の電
位レベルを判定し、図２(c) に示すタイミングでバイナ
リカウンタ回路２にリセット信号を出力する。これによ
って、バイナリカウンタ回路２から発生するパルス信号
の周期がもとの短い状態に戻され、その結果、チャージ
ポンプ回路３の出力信号の電位レベル（基板における電
圧レベル）が元の状態に戻される。そして、上記の一連
の動作が繰り返され、消費電流を抑えながら安定した基
板電圧が発生する。
るカウンタ出力信号のパルス周期が長くなりすぎた場合
は、回路全体の消費電流は減少するものの、単位時間当
たりにチャージポンプ回路３を駆動する回数が減り、基
板電圧レベルが小さくなりすぎてしまう（図２(b) 中の
点線Ａのレベルに近づく）。この場合は、デテクタ回路
１によって、チャージポンプ回路３からの出力信号の電
位レベルを判定し、図２(c) に示すタイミングでバイナ
リカウンタ回路２にリセット信号を出力する。これによ
って、バイナリカウンタ回路２から発生するパルス信号
の周期がもとの短い状態に戻され、その結果、チャージ
ポンプ回路３の出力信号の電位レベル（基板における電
圧レベル）が元の状態に戻される。そして、上記の一連
の動作が繰り返され、消費電流を抑えながら安定した基
板電圧が発生する。
【００１０】このような本実施例の基板電圧発生回路で
は、パルス発生回路をバイナリカウンタ回路２とし、該
バイナリカウンタ回路２からのカウンタ出力信号によっ
てチャージポンプ回路３を駆動し、更に、デテクタ回路
１によってチャージポンプ回路３からのチャージポンプ
出力レベルを判定し、該出力レベルが小さくなった時
に、バイナリカウンタ回路２のカウンタ周期を元の状態
にもどすようにしたので、発生する基板電圧のレベルが
大きく変動しない範囲内で、チャージポンプ回路３を駆
動させるパルス信号の発生周期を長くすることができ、
その結果、バイナリカウンタ回路２の貫通電流が減少
し、更に、チャージポンプ回路３の単位時間当たりの駆
動時間が少なくなるため、基板発生回路全体の消費電流
を低減することができる。
は、パルス発生回路をバイナリカウンタ回路２とし、該
バイナリカウンタ回路２からのカウンタ出力信号によっ
てチャージポンプ回路３を駆動し、更に、デテクタ回路
１によってチャージポンプ回路３からのチャージポンプ
出力レベルを判定し、該出力レベルが小さくなった時
に、バイナリカウンタ回路２のカウンタ周期を元の状態
にもどすようにしたので、発生する基板電圧のレベルが
大きく変動しない範囲内で、チャージポンプ回路３を駆
動させるパルス信号の発生周期を長くすることができ、
その結果、バイナリカウンタ回路２の貫通電流が減少
し、更に、チャージポンプ回路３の単位時間当たりの駆
動時間が少なくなるため、基板発生回路全体の消費電流
を低減することができる。
【００１１】尚、上記実施例ではバイナリカウンタ回路
のカウンタ周期をリセットするバイナリカウンタ制御回
路として、デテクタ回路１を使用したが、図２に示すよ
うにタイマ回路９を使用し、基板電圧の電圧レベル（チ
ャージポンプ回路の出力電位レベル）に関係なく、ある
一定時間がくるとバイナリカウンタ回路がもとの周期に
リセットされるようにしても上記実施例と同様の効果を
得ることができる。
のカウンタ周期をリセットするバイナリカウンタ制御回
路として、デテクタ回路１を使用したが、図２に示すよ
うにタイマ回路９を使用し、基板電圧の電圧レベル（チ
ャージポンプ回路の出力電位レベル）に関係なく、ある
一定時間がくるとバイナリカウンタ回路がもとの周期に
リセットされるようにしても上記実施例と同様の効果を
得ることができる。
【００１２】
【発明の効果】以上のように、この発明にかかる基板電
圧発生回路によれば、チャージポンプ回路の駆動時間を
決定するパルス発生回路としてバイナリカウンタ回路を
使用し、上記チャージポンプ回路のチャージポンプ出力
レベル（基板電圧レベル）に基づいて上記バイナリカウ
ンタ回路のカウンタ周期をリセットするバイナリカウン
タ制御回路を設けたので、基板電圧が大きく変動しない
範囲でチャージポンプ回路を駆動するパルス信号の周期
を長くすることができ、回路全体の消費電流を少なく
し、安定した基板電圧を発生できる効果がある。
圧発生回路によれば、チャージポンプ回路の駆動時間を
決定するパルス発生回路としてバイナリカウンタ回路を
使用し、上記チャージポンプ回路のチャージポンプ出力
レベル（基板電圧レベル）に基づいて上記バイナリカウ
ンタ回路のカウンタ周期をリセットするバイナリカウン
タ制御回路を設けたので、基板電圧が大きく変動しない
範囲でチャージポンプ回路を駆動するパルス信号の周期
を長くすることができ、回路全体の消費電流を少なく
し、安定した基板電圧を発生できる効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例による基板電圧発生回路を
示すブロック図である。
示すブロック図である。
【図２】図１に示す基板電圧発生回路におけるチャージ
ポンプ回路，バイナリカウンタ回路，デテクタ回路のそ
れぞれの出力信号波形を示す図である。
ポンプ回路，バイナリカウンタ回路，デテクタ回路のそ
れぞれの出力信号波形を示す図である。
【図３】この発明の一実施例による基板電圧発生回路を
示すブロック図である。
示すブロック図である。
【図４】従来の基板電位発生回路のブロック図である。
【図５】図４に示す基板電位発生回路におけるチャージ
ポンプ回路，リングオシレータ回路のそれぞれの出力信
号波形を示す図である。
ポンプ回路，リングオシレータ回路のそれぞれの出力信
号波形を示す図である。
１ デテクタ回路 ２ バイナリカウンタ回路 ３ チャージポンプ回路 ４ 信号線 ５ 信号線 ６ 信号線 ７ 基板 ８ 信号線 ９ タイマ １１ リングオシレータ回路 １２ チャージポンプ回路 １３ 基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/096 Ｄ 6959−5Ｊ
Claims (1)
- 【特許請求の範囲】 【請求項１】 基板に対して基板電圧発生信号を出力す
るチャージポンプ回路と、 上記チャージポンプ回路に向けてパルス信号を発生し、
上記チャージポンプ回路の駆動制御を行うバイナリカウ
ンタ回路と、 上記チャージポンプ回路からの出力信号の電位レベルを
判定し、上記バイナリカウンタ回路にカウンタリセット
信号を送るバイナリカウンタ制御回路とを備えたことを
特徴とする基板電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3202583A JPH0530730A (ja) | 1991-07-15 | 1991-07-15 | 基板電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3202583A JPH0530730A (ja) | 1991-07-15 | 1991-07-15 | 基板電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0530730A true JPH0530730A (ja) | 1993-02-05 |
Family
ID=16459891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3202583A Pending JPH0530730A (ja) | 1991-07-15 | 1991-07-15 | 基板電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0530730A (ja) |
-
1991
- 1991-07-15 JP JP3202583A patent/JPH0530730A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363031B2 (en) | Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit | |
| US5293628A (en) | Data processing system which generates a waveform with improved pulse width resolution | |
| KR19990077628A (ko) | 피드백펄스발생기 | |
| US4396909A (en) | Frequency generating circuit | |
| US5099180A (en) | Ultrasonic motor driving circuit | |
| JPH0530730A (ja) | 基板電圧発生回路 | |
| KR960039328A (ko) | 지연 시간 제어 회로 | |
| JPH0668518B2 (ja) | デジタル・ピ−ク保持回路 | |
| JP2003047242A (ja) | スイッチング電源装置 | |
| US20040083248A1 (en) | Method for generating random number and random number generator | |
| US4800334A (en) | Method of analyzing the voltage induced in an exciter coil of a stepping motor | |
| KR0154730B1 (ko) | 비동기 램용 클럭펄스 발생기 | |
| US5408134A (en) | Sub-step pulse generating circuit using the period of a step pulse | |
| JPH07129272A (ja) | クロック速度制御回路 | |
| KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| JPH11205105A (ja) | Ｐｗｍ波形発生装置 | |
| JP3270554B2 (ja) | 計測機器 | |
| JP2995804B2 (ja) | スイッチングレギュレータのソフトスタート回路 | |
| JP2990779B2 (ja) | マイコンによる信号波形発生回路 | |
| JP2674864B2 (ja) | スイッチング電源 | |
| JP2681324B2 (ja) | 放電加工装置 | |
| JPH0212752Y2 (ja) | ||
| JPH02125515A (ja) | クロック発生回路 | |
| KR970008366B1 (ko) | 스테핑모터 제어회로 | |
| JPH07202702A (ja) | ディジタル−アナログ変換回路 |