JPH07202702A - ディジタル−アナログ変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 ディジタル−アナログ変換回路の応答性と安
定性とを両立させる。 【構成】 パルス信号生成回路２１が、入力されたディ
ジタル値に応じたＰＷＭ信号を所定周期で生成する。第
１のピーク・ホールド回路２２は、ＰＷＭ信号の１パル
スが充電用入力端子に入力されると、当該ＰＷＭ信号を
電源として充電し、充電電圧のピーク・ホールドを行
う。そして、次の１パルスが放電用入力端子に入力され
ると、放電を行う。この充電およびピーク・ホールドと
その放電とを交互に繰り返す。第２のピーク・ホールド
回路２３も、ＰＷＭ信号の充電およびピーク・ホールド
とその放電とを交互に繰り返すが、そのタイミングは第
１のピーク・ホールド回路２２と逆になっている。スイ
ッチ回路２４は、前記第１のピーク・ホールド回路２２
の出力電圧と前記第２のピーク・ホールド回路２３の出
力電圧のうちホールドされた方を選択し、アナログ電圧
として出力する。 【効果】 高精度のディジタル−アナログ変換回路を得
ることが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル−アナロ
グ変換回路に関し、さらに詳しくは、応答性と安定性と
を両立させ得るディジタル−アナログ変換回路に関す
る。

【０００２】

【従来の技術】図７は、従来のディジタル−アナログ変
換回路の一例の構成ブロック図である。このディジタル
−アナログ変換回路５０は、ＰＷＭ回路２１により、一
定の周期と，一定の振幅と，入力されたディジタル値に
応じたパルス幅とを持つパルス信号を生成し、そのパル
ス信号をＬＰＦ回路５２で平滑化し、アナログ電圧を出
力するものである。

【０００３】

【発明が解決しようとする課題】上記従来のディジタル
−アナログ変換回路５０では、ＬＰＦ回路５２の時定数
の設定が難しく、応答性と安定性とを両立させることが
困難な問題点がある。すなわち、パルス信号の周期τに
対するＬＰＦ回路５２の時定数を小さくすると、応答性
は良くなるが、図８に示すように、パルス信号の周期τ
でアナログ電圧が変動してしまう。一方、パルス信号の
周期τに対するＬＰＦ回路５２の時定数を大きくする
と、安定性は良くなるが、図９に実線で示すように、ア
ナログ電圧の応答性が悪くなる（なお、点線は応答性が
良い場合を示す）。そこで、この発明の目的は、応答性
と安定性とを両立させ得るディジタル−アナログ変換回
路を提供することにある。

【０００４】

【課題を解決するための手段】この発明のディジタル−
アナログ変換回路は、入力されたディジタル値に応じた
振幅・時間積のパルス信号を所定期間ごとに生成するパ
ルス信号生成回路と、前記所定期間ごとに前記パルス信
号の充電およびピーク・ホールドと放電とを交互に繰り
返す第１のピーク・ホールド回路と、その第１のピーク
・ホールド回路の充放電のタイミングと逆のタイミング
で前記パルス信号の充電およびピーク・ホールドと放電
とを交互に繰り返す第２のピーク・ホールド回路と、前
記第１のピーク・ホールド回路の出力電圧および前記第
２のピーク・ホールド回路の出力電圧のうちホールドさ
れた方を交互に選んでアナログ電圧を出力するスイッチ
回路とを具備してなることを構成上の特徴とするもので
ある。

【０００５】上記構成において、パルス信号生成回路と
しては、ＰＷＭ回路やＰＡＭ回路のような時分割型のＤ
／Ａ変換器や，積分型のＤ／Ａ変換器などを用いること
が出来る。

【０００６】

【作用】この発明のディジタル−アナログ変換回路で
は、パルス信号生成回路が、入力されたディジタル値に
応じた振幅・時間積のパルス信号を所定周期で生成し、
第１のピーク・ホールド回路および第２のピーク・ホー
ルド回路へ入力する。第１のピーク・ホールド回路は、
パルス信号が入力されると、当該パルス信号を電源とし
て充電し、充電電圧のピーク・ホールドを行う。そし
て、次にパルス信号が入力されると、放電を行う。この
ように、パルス信号の入力を契機として、パルス信号の
充電およびピーク・ホールドと、その放電とを交互に繰
り返す。一方、第２のピーク・ホールド回路も、パルス
信号の入力を契機として、パルス信号の充電およびピー
ク・ホールドと、その放電とを交互に繰り返す。ただ
し、そのタイミングは、第１のピーク・ホールド回路と
逆になっている。そして、スイッチ回路は、前記第１の
ピーク・ホールド回路のホールド電圧と、前記第２のピ
ーク・ホールド回路のホールド電圧のうちのホールドし
た方を選択し、アナログ電圧として出力する。

【０００７】さて、パルス信号の生成周期τに対するピ
ーク・ホールド回路の充電時定数を小さくすると、応答
性が良くなる。ただし、従来の技術で説明した理由によ
り、１つのピーク・ホールド回路だけでは、安定性は悪
くなる。ところが、逆のタイミングで動作する２つのピ
ーク・ホールド回路を使用し、ホールドしたホールド電
圧の方を選択して出力するから、見掛け上、アナログ電
圧は安定したものとなる。従って、応答性と安定性とを
両立させることが出来る。

【０００８】

【実施例】以下、図に示す実施例によりこの発明をさら
に詳細に説明する。なお、これによりこの発明が限定さ
れるものではない。図１は、この発明のディジタル−ア
ナログ変換回路の一実施例のブロック図である。このデ
ィジタル−アナログ変換回路２０は、入力されたディジ
タル値に応じた振幅・時間積のパルス信号を所定周期で
生成するパルス信号生成回路２１と、充電用入力端子に
入力されたパルス信号（図３のエ）を電源として充電し
ピーク・ホールドを行うと共にその次に放電用入力端子
にパルス信号（図３のキ）が入力されると放電を行うこ
とを繰り返す第１のピーク・ホールド回路２２と、その
第１のピーク・ホールド回路２２とは逆相のタイミング
で前記充電およびピーク・ホールドとその放電とを繰り
返す第２のピーク・ホールド回路２３と、前記第１のピ
ーク・ホールド回路２２のホールド電圧と前記第２のピ
ーク・ホールド回路２３のホールド電圧のうちのホール
ドした方を選択しアナログ電圧として出力するスイッチ
回路２４と、前記第１のピーク・ホールド回路２２，第
２のピーク・ホールド回路２３およびスイッチ回路２４
の作動を制御する制御回路２５とを具備して構成されて
いる。

【０００９】図２は、前記ディジタル−アナログ変換回
路２０の詳細な回路例である。パルス信号生成回路２１
は、ＰＷＭ回路２１により構成される。第１のピーク・
ホールド回路２２は、ＡＮＤ回路Ｇ１と、充電用抵抗Ｒ
１と、ダイオードＤ１と、コンデンサＣ１と、放電用ト
ランジスタＴ１とにより構成される。第２のピーク・ホ
ールド回路２３は、ＡＮＤ回路Ｇ２と、充電用抵抗Ｒ２
と、ダイオードＤ２と、コンデンサＣ２と、放電用トラ
ンジスタＴ２とにより構成される。スイッチ回路２４
は、２つのアナログスイッチＡＳ１，ＡＳ２により構成
される。制御回路２５は、２つのフリップフロップ２５
１，２５６と、２つのＮＯＴ回路２５２，２５５と、２
つのＡＮＤ回路２５３，２５４とにより構成される。

【００１０】次に、前記ディジタル−アナログ変換回路
２０の動作を説明する。まず、パルス信号生成回路２１
は、図３のアに示すように、一定の周期τと，一定の振
幅Ａと，入力されたディジタル値に応じたパルス幅Ｗと
を持つパルス信号ＰＷＭを生成する。フリップフロップ
２５１は、クロック信号により出力を反転するように接
続されており、パルス信号ＰＷＭをクロック信号として
入力されているので、図３のイ，ウに示すように、ＦＦ
信号１Ｑ，nｏt１Ｑを出力する。

【００１１】ＡＮＤ回路Ｇ１には、パルス信号ＰＷＭお
よびＦＦ信号１Ｑが入力される。そこで、ＡＮＤ回路Ｇ
１は、図３のエに示すように、パルス信号ＰＷＭの１つ
飛びのパルスを出力する。このパルスは、抵抗Ｒ１，ダ
イオードＤ１を介してコンデンサＣ１を充電する。ＡＮ
Ｄ回路Ｇ２には、パルス信号ＰＷＭおよびＦＦ信号nｏt
１Ｑが入力される。そこで、ＡＮＤ回路Ｇ２は、図３の
オに示すように、パルス信号ＰＷＭの１つ飛びのパルス
を出力する。このパルスは、図３のエとは逆相である。
そして、このパルスは、抵抗Ｒ２，ダイオードＤ２を介
してコンデンサＣ２を充電する。

【００１２】ＮＯＴ回路２５２は、図３のカに示すよう
に、パルス信号ＰＷＭを反転した反転パルス信号nｏtＰ
ＷＭを出力する。

【００１３】ＡＮＤ回路２５３には、反転パルス信号n
ｏtＰＷＭおよびＦＦ信号nｏt１Ｑが入力される。そこ
で、ＡＮＤ回路２５３は、図３のキに示すように、図３
のエのパルスの立上がりから図３のオのパルスの立下が
りまでＬで、図３のオのパルスの立下がりから図３のエ
のパルスの立上がりまでＨのパルスを出力する。このパ
ルスは、Ｌのとき放電用トランジスタＴ１をオフさせ、
Ｈのとき放電用トランジスタＴ１をオンさせる。従っ
て、放電用トランジスタＴ１は、コンデンサＣ１の充電
開始時からコンデンサＣ２の充電終了時まで、オフであ
る。また、コンデンサＣ２の充電終了時からコンデンサ
Ｃ１の充電開始時まで、オンであり、この間にコンデン
サＣ１を放電させる。そこで、コンデンサＣ１の電圧Ｖ
１は、図４の（ａ）に示すように変化する。

【００１４】ＡＮＤ回路２５４には、反転パルス信号n
ｏtＰＷＭおよびＦＦ信号１Ｑが入力される。そこで、
ＡＮＤ回路２５４は、図３のクに示すように、図３のエ
のパルスの立下がりから図３のオのパルスの立上がりま
でＨで、図３のオのパルスの立上がりから図３のエのパ
ルスの立下がりまでＬのパルスを出力する。このパルス
は、Ｈのとき放電用トランジスタＴ２をオンさせ、Ｌの
とき放電用トランジスタＴ２をオフさせる。従って、放
電用トランジスタＴ２は、コンデンサＣ２の充電開始時
からコンデンサＣ１の充電終了時まで、オフである。ま
た、コンデンサＣ１の充電終了時からコンデンサＣ２の
充電開始時まで、オンであり、この間にコンデンサＣ２
を放電させる。そこで、コンデンサＣ２の電圧Ｖ２は、
図４の（ｂ）に示すように変化する。

【００１５】ＮＯＴ回路２５５は、図３のケに示すよう
に、図３のキのパルスを反転したパルスを出力する。

【００１６】フリップフロップ２５６は、図３のケのパ
ルスのＬによりクリアされ、図３のクのパルスの立上が
りによりＨになるように接続されているので、図３の
コ，サに示すように、ＦＦ信号２Ｑ，nｏt２Ｑを出力す
る。アナログスイッチＡＳ１は、ＦＦ信号２ＱがＨのと
きオンとなり、Ｌのときオフになる。アナログスイッチ
ＡＳ２は、ＦＦ信号nｏt２ＱがＨのときオンとなり、Ｌ
のときオフになる。従って、出力されるアナログ電圧
は、図４の（ｃ）に示す太線のように、電圧Ｖ１，Ｖ２
のホールドした方を選択した電圧信号となる。

【００１７】以上のディジタル−アナログ変換回路２０
によれば、パルス信号ＰＷＭの周期τに対するピーク・
ホールド回路２２，２３の時定数（Ｒ１＊Ｃ１，Ｒ２＊
Ｃ２）を小さくして良好な応答性を得られると共に、電
圧Ｖ１，Ｖ２の安定した方を選択して出力するから良好
な安定性をも得られる。すなわち、図５に示すように、
パルス信号の周期τでアナログ電圧が変動することがな
く、また、図６に示すように、入力されたディジタル値
の変化が急な場合でも、出力されるアナログ電圧の応答
性が良くなる。

【００１８】

【発明の効果】この発明のディジタル−アナログ変換回
路によれば、応答性と安定性とを両立させることが出来
る。従って、高精度のディジタル−アナログ変換回路を
得ることが出来る。

【図面の簡単な説明】

【図１】この発明のディジタル−アナログ変換回路の一
実施例のブロック図である。

【図２】図１のディジタル−アナログ変換回路の詳細回
路図である。

【図３】図２の回路の各部の波形図である。

【図４】ホールド電圧とアナログ電圧の関係の説明図で
ある。

【図５】パルス信号周期程度の短い期間で見たアナログ
電圧の変化のグラフである。

【図６】パルス信号の周期より十分長い期間で見たアナ
ログ電圧の変化のグラフである。

【図７】従来のディジタル−アナログ変換回路の一例の
ブロック図である。

【図８】パルス信号周期程度の短い期間で見たアナログ
電圧の変化のグラフである。

【図９】パルス信号の周期より十分長い期間で見たアナ
ログ電圧の変化のグラフである。

【符号の説明】

２０ ディジタル−アナログ変換回路 ２１ アナログ信号生成回路 ２２ 第１のピーク・ホールド回路 ２３ 第２のピーク・ホールド回路 ２４ スイッチ回路 ２５ 制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力されたディジタル値に応じた振幅・
   時間積のパルス信号を所定期間ごとに生成するパルス信
   号生成回路と、前記所定期間ごとに前記パルス信号の充
   電およびピーク・ホールドと放電とを交互に繰り返す第
   １のピーク・ホールド回路と、その第１のピーク・ホー
   ルド回路の充放電のタイミングと逆のタイミングで前記
   パルス信号の充電およびピーク・ホールドと放電とを交
   互に繰り返す第２のピーク・ホールド回路と、前記第１
   のピーク・ホールド回路の出力電圧および前記第２のピ
   ーク・ホールド回路の出力電圧のうちホールドされた方
   を交互に選んでアナログ電圧を出力するスイッチ回路と
   を具備してなることを特徴とするディジタル−アナログ
   変換回路。