JPH05308576A - ビデオ信号処理方式 - Google Patents
ビデオ信号処理方式Info
- Publication number
- JPH05308576A JPH05308576A JP4134446A JP13444692A JPH05308576A JP H05308576 A JPH05308576 A JP H05308576A JP 4134446 A JP4134446 A JP 4134446A JP 13444692 A JP13444692 A JP 13444692A JP H05308576 A JPH05308576 A JP H05308576A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output signal
- signal processing
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 撮像素子の水平多画素を同時に読み出し１線
化処理するビデオ信号処理方式において、信号処理回路
の特性バラツキに基づく縦筋成分を抑圧する。 【構成】 １線化出力信号を入力信号として帯域通過フ
ィルタ11に入力し、該帯域通過フィルタ11の出力信号
を、入力信号を入力した遅延回路12の出力信号から減算
回路13で減算処理する。そして帯域通過フィルタ11の出
力信号をクリスプニング回路14に入力し低振幅成分を抑
圧した出力信号と、減算回路13の出力信号を入力した遅
延回路15の出力信号とを加算回路16で加算処理する。こ
れにより信号処理回路の特性バラツキに基づく縦筋成分
を抑圧した出力信号が得られる。
化処理するビデオ信号処理方式において、信号処理回路
の特性バラツキに基づく縦筋成分を抑圧する。 【構成】 １線化出力信号を入力信号として帯域通過フ
ィルタ11に入力し、該帯域通過フィルタ11の出力信号
を、入力信号を入力した遅延回路12の出力信号から減算
回路13で減算処理する。そして帯域通過フィルタ11の出
力信号をクリスプニング回路14に入力し低振幅成分を抑
圧した出力信号と、減算回路13の出力信号を入力した遅
延回路15の出力信号とを加算回路16で加算処理する。こ
れにより信号処理回路の特性バラツキに基づく縦筋成分
を抑圧した出力信号が得られる。
Description
【０００１】
【産業上の利用分野】この発明は、撮像素子の複数個の
水平画素を同時に複数の読み出し線に独立して読み出
し、信号処理したのち１線化処理するビデオ信号処理方
式に関する。
水平画素を同時に複数の読み出し線に独立して読み出
し、信号処理したのち１線化処理するビデオ信号処理方
式に関する。
【０００２】
【従来の技術】従来、撮像素子からの画像信号の読み出
し方式として、読み出し周波数を低減化するために、水
平方向に配列されているＮ個の画素を同時に且つ独立に
読み出し、信号処理したのち１線化処理する水平Ｎ画素
同時読み出し方式がある。次に、かかる読み出し方式に
おける信号処理装置の構成例を、図７に基づいて説明す
る。図において、１は撮像素子、２-1，２-2，・・・ ２-N
は信号読み出し線、３-1，３-2，・・・ ３-Nは各信号読み
出し線に設けられた増幅回路、４はスイッチ回路などか
らなる１線化回路である。
し方式として、読み出し周波数を低減化するために、水
平方向に配列されているＮ個の画素を同時に且つ独立に
読み出し、信号処理したのち１線化処理する水平Ｎ画素
同時読み出し方式がある。次に、かかる読み出し方式に
おける信号処理装置の構成例を、図７に基づいて説明す
る。図において、１は撮像素子、２-1，２-2，・・・ ２-N
は信号読み出し線、３-1，３-2，・・・ ３-Nは各信号読み
出し線に設けられた増幅回路、４はスイッチ回路などか
らなる１線化回路である。
【０００３】次に、このように構成されている信号処理
回路の動作について説明する。撮像素子１から水平Ｎ画
素を同時に読み出し、各読み出し線２-1，２-2，・・・ ２
-Nに出力された信号ＳＩＧ１，ＳＩＧ２，・・・ ＳＩＧＮ
は、増幅回路３-1，３-2，・・・ ３-Nで適当な信号処理を
されたのち、１線化回路４でパラレル−シリアル変換が
行われ１線化される。
回路の動作について説明する。撮像素子１から水平Ｎ画
素を同時に読み出し、各読み出し線２-1，２-2，・・・ ２
-Nに出力された信号ＳＩＧ１，ＳＩＧ２，・・・ ＳＩＧＮ
は、増幅回路３-1，３-2，・・・ ３-Nで適当な信号処理を
されたのち、１線化回路４でパラレル−シリアル変換が
行われ１線化される。
【０００４】
【発明が解決しようとする課題】ところで、上記信号処
理回路において用いられる増幅回路３-1，３-2，・・・ ３
-Nの回路構成は、撮像素子がＣＣＤの場合は、ＣＤＳ回
路，クランプ回路，増幅器等で構成され、ＣＭＤ等の電
流読み出しタイプの撮像素子の場合には、Ｉ−Ｖ変換回
路，クランプ回路，増幅器等で構成される。しかし、こ
の増幅回路３-1，３-2，・・・ ３-NのＤＣ並びにＡＣ特性
を均一に保つことは非常に困難で、若干の特性誤差が生
ずる。
理回路において用いられる増幅回路３-1，３-2，・・・ ３
-Nの回路構成は、撮像素子がＣＣＤの場合は、ＣＤＳ回
路，クランプ回路，増幅器等で構成され、ＣＭＤ等の電
流読み出しタイプの撮像素子の場合には、Ｉ−Ｖ変換回
路，クランプ回路，増幅器等で構成される。しかし、こ
の増幅回路３-1，３-2，・・・ ３-NのＤＣ並びにＡＣ特性
を均一に保つことは非常に困難で、若干の特性誤差が生
ずる。
【０００５】例えば、均一な平坦な被写体を撮像した場
合、増幅回路３-1，３-2，・・・ ３-Nにおいて回路のゲイ
ン誤差があると、図８に示すように、１線化した出力信
号には１画素毎の段差が生ずる。ここでｆCKは、撮像素
子からＮ画素を同時に読み出すときのクロック周波数で
はなく、１画素ずつ点順次に読み出したときのクロック
周波数である。したがってＮ画素同時読み出しを行う
と、各読み出し線２-1，２-2，・・・ ２-Nの信号ＳＩＧ
１，ＳＩＧ２，・・・ ＳＩＧＮの読み出し周波数はｆCK／
Ｎになるが、１線化した後のデータレートはｆCKにな
る。図８に示す１線化した信号の１画素毎の段差は、モ
ニタ画面上では縦筋のノイズとなって現れるが、この縦
筋の周波数成分は、図９に示すように、（１／Ｎ）×ｍ
×ｆCK（ｍは１以上の整数）である。
合、増幅回路３-1，３-2，・・・ ３-Nにおいて回路のゲイ
ン誤差があると、図８に示すように、１線化した出力信
号には１画素毎の段差が生ずる。ここでｆCKは、撮像素
子からＮ画素を同時に読み出すときのクロック周波数で
はなく、１画素ずつ点順次に読み出したときのクロック
周波数である。したがってＮ画素同時読み出しを行う
と、各読み出し線２-1，２-2，・・・ ２-Nの信号ＳＩＧ
１，ＳＩＧ２，・・・ ＳＩＧＮの読み出し周波数はｆCK／
Ｎになるが、１線化した後のデータレートはｆCKにな
る。図８に示す１線化した信号の１画素毎の段差は、モ
ニタ画面上では縦筋のノイズとなって現れるが、この縦
筋の周波数成分は、図９に示すように、（１／Ｎ）×ｍ
×ｆCK（ｍは１以上の整数）である。
【０００６】本発明は、従来の水平多画素同時読み出し
１線化処理装置における上記問題点を解消するためにな
されたもので、増幅回路の特性バラツキによる縦筋成分
を抑圧できるようにしたビデオ信号処理方式を提供する
ことを目的とする。
１線化処理装置における上記問題点を解消するためにな
されたもので、増幅回路の特性バラツキによる縦筋成分
を抑圧できるようにしたビデオ信号処理方式を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、画素をマトリクス状に配列して
なる撮像素子の水平方向に配列されたＮ個（Ｎ＝２以
上）の画素を、Ｎ個の読み出し線で同時に独立に読み出
し、それぞれ信号処理したのち１線化処理するビデオ信
号処理方式において、前記１線化処理した信号から、
（１／Ｎ）×ｍ×ｆCK（ｍは１以上の整数、ｆCKは点順
次読み出し周波数）を中心周波数とする帯域通過フィル
タによって、（１／Ｎ）×ｍ×ｆCKの周波数成分を抜き
取り、前記１線化処理信号から前記帯域通過フィルタの
出力信号を減算した信号に、前記帯域通過フィルタの出
力信号の低振幅成分を抑圧した信号を加算して出力する
ものである。
決するため、本発明は、画素をマトリクス状に配列して
なる撮像素子の水平方向に配列されたＮ個（Ｎ＝２以
上）の画素を、Ｎ個の読み出し線で同時に独立に読み出
し、それぞれ信号処理したのち１線化処理するビデオ信
号処理方式において、前記１線化処理した信号から、
（１／Ｎ）×ｍ×ｆCK（ｍは１以上の整数、ｆCKは点順
次読み出し周波数）を中心周波数とする帯域通過フィル
タによって、（１／Ｎ）×ｍ×ｆCKの周波数成分を抜き
取り、前記１線化処理信号から前記帯域通過フィルタの
出力信号を減算した信号に、前記帯域通過フィルタの出
力信号の低振幅成分を抑圧した信号を加算して出力する
ものである。
【０００８】このように１線化処理信号を帯域通過フィ
ルタに通すことにより、信号の周波数成分の他に信号処
理回路の回路特性のバラツキによる交流成分が得られる
が、低振幅成分を抑圧することにより、回路特性のバラ
ツキによる平坦部の交流成分は抑圧され、平坦部の縦筋
が抑圧される。そして視覚的には平坦部の縦筋が最も目
立つので、縦筋の殆ど目立たない画像が得られる。
ルタに通すことにより、信号の周波数成分の他に信号処
理回路の回路特性のバラツキによる交流成分が得られる
が、低振幅成分を抑圧することにより、回路特性のバラ
ツキによる平坦部の交流成分は抑圧され、平坦部の縦筋
が抑圧される。そして視覚的には平坦部の縦筋が最も目
立つので、縦筋の殆ど目立たない画像が得られる。
【０００９】
【実施例】次に実施例について説明する。図１は、本発
明のビデオ信号処理方式の実施例を説明するためのビデ
オ信号処理装置のブロック構成図であり、図７に示した
従来の信号処理装置と同一又は対応する部分には同一符
号を付して示している。本発明は、１線化出力信号にお
ける前記図９に示した周波数成分をもつ縦筋を抑圧する
ための抑圧回路５を、１線化回路４の後段に設けるもの
で、抑圧回路５の構成例を図２に示す。図２において、
11は図３に示すように（１／Ｎ）×ｍ×ｆCKを中心周波
数とする帯域通過フィルタで、１線化処理信号から（１
／Ｎ）×ｍ×ｆCKの周波数成分を抜き取るためのもので
あり、12は遅延回路で、帯域通過フィルタ11で生ずる遅
延時間と同一時間信号を遅延させるものである。13は減
算回路で、遅延回路12を通過した１線化信号から帯域通
過フィルタ11の出力信号を減算するものである。
明のビデオ信号処理方式の実施例を説明するためのビデ
オ信号処理装置のブロック構成図であり、図７に示した
従来の信号処理装置と同一又は対応する部分には同一符
号を付して示している。本発明は、１線化出力信号にお
ける前記図９に示した周波数成分をもつ縦筋を抑圧する
ための抑圧回路５を、１線化回路４の後段に設けるもの
で、抑圧回路５の構成例を図２に示す。図２において、
11は図３に示すように（１／Ｎ）×ｍ×ｆCKを中心周波
数とする帯域通過フィルタで、１線化処理信号から（１
／Ｎ）×ｍ×ｆCKの周波数成分を抜き取るためのもので
あり、12は遅延回路で、帯域通過フィルタ11で生ずる遅
延時間と同一時間信号を遅延させるものである。13は減
算回路で、遅延回路12を通過した１線化信号から帯域通
過フィルタ11の出力信号を減算するものである。
【００１０】14は、図４に示す入出力特性をもつクリス
プニング回路で、帯域通過フィルタ11の出力信号の低振
幅成分を抑圧するものである。15は遅延回路で、クリス
プニング回路14で生ずる遅延時間と同一時間、減算回路
13の出力信号を遅延させるものである。16はクリスプニ
ング回路14の出力信号と遅延回路15の出力信号とを加算
して、抑圧回路５の出力信号を出力する加算回路であ
る。
プニング回路で、帯域通過フィルタ11の出力信号の低振
幅成分を抑圧するものである。15は遅延回路で、クリス
プニング回路14で生ずる遅延時間と同一時間、減算回路
13の出力信号を遅延させるものである。16はクリスプニ
ング回路14の出力信号と遅延回路15の出力信号とを加算
して、抑圧回路５の出力信号を出力する加算回路であ
る。
【００１１】次に、このように構成されている抑圧回路
５の動作を、図５に示す信号波形図を参照しながら説明
する。説明を簡略にするため、帯域通過フィルタ11及び
クリスプニング回路14の遅延時間は０とし、４画素同時
読み出し撮像素子を例にとって説明する。まず図５の
（Ａ）に示すような波形特性の被写体を撮像したとす
る。１線化回路４の出力は理想的には前記図５の（Ａ）
に示す波形と一致すればよい。しかしながら、増幅回路
３-1，３-2，・・・ ３-4の回路利得にバラツキがあるた
め、１線化出力波形は図５の（Ｂ）に示すような波形と
なる。ここでは、増幅回路３-1，３-3には＋Ｋ％、増幅
回路３-2，３-4には−Ｋ％、平均利得より誤差があるも
のとして示している。したがって図５の（Ｂ）におい
て、±Ｋ％の回路利得誤差によって平坦部で±Ｖ1 の交
流成分が生ずるものとする。なお図５の（Ｂ）におい
て、波線は理想波形を示している。
５の動作を、図５に示す信号波形図を参照しながら説明
する。説明を簡略にするため、帯域通過フィルタ11及び
クリスプニング回路14の遅延時間は０とし、４画素同時
読み出し撮像素子を例にとって説明する。まず図５の
（Ａ）に示すような波形特性の被写体を撮像したとす
る。１線化回路４の出力は理想的には前記図５の（Ａ）
に示す波形と一致すればよい。しかしながら、増幅回路
３-1，３-2，・・・ ３-4の回路利得にバラツキがあるた
め、１線化出力波形は図５の（Ｂ）に示すような波形と
なる。ここでは、増幅回路３-1，３-3には＋Ｋ％、増幅
回路３-2，３-4には−Ｋ％、平均利得より誤差があるも
のとして示している。したがって図５の（Ｂ）におい
て、±Ｋ％の回路利得誤差によって平坦部で±Ｖ1 の交
流成分が生ずるものとする。なお図５の（Ｂ）におい
て、波線は理想波形を示している。
【００１２】このような１線化出力を入力信号とした帯
域通過フィルタ11の出力信号には、図５の（Ｃ）に示す
ような交流成分が現れる。このフィルタ出力を減算回路
13によって入力信号から減算することにより、図５の
（Ｄ）に示す減算回路出力信号が得られる。前記帯域通
過フィルタ11の出力信号には、入力信号の図３に示す周
波数成分の他に回路利得のバラツキによる交流成分が得
られる。
域通過フィルタ11の出力信号には、図５の（Ｃ）に示す
ような交流成分が現れる。このフィルタ出力を減算回路
13によって入力信号から減算することにより、図５の
（Ｄ）に示す減算回路出力信号が得られる。前記帯域通
過フィルタ11の出力信号には、入力信号の図３に示す周
波数成分の他に回路利得のバラツキによる交流成分が得
られる。
【００１３】この帯域通過フィルタ11の出力信号をクリ
スプニング回路14に通すと、図４に示した特性により、
図５の（Ｃ）に示したフィルタ出力信号におけるＶ1 成
分は抑圧され、図５の（Ｅ）に示すように、平坦部のバ
ラツキによる交流成分が抑圧されたクリスプニング回路
出力信号が得られる。次いで、加算回路16において、こ
のクリスプニング回路出力信号を遅延回路15の出力信号
に加算することにより、加算回路16より図５の（Ｆ）に
示すような抑圧回路５の出力信号が得られる。
スプニング回路14に通すと、図４に示した特性により、
図５の（Ｃ）に示したフィルタ出力信号におけるＶ1 成
分は抑圧され、図５の（Ｅ）に示すように、平坦部のバ
ラツキによる交流成分が抑圧されたクリスプニング回路
出力信号が得られる。次いで、加算回路16において、こ
のクリスプニング回路出力信号を遅延回路15の出力信号
に加算することにより、加算回路16より図５の（Ｆ）に
示すような抑圧回路５の出力信号が得られる。
【００１４】図５の（Ｆ）に示した加算回路出力信号波
形と図５の（Ａ）に示した被写体信号波形とを比較する
と、絵柄の縦筋部分には波線で示す誤差が残っているも
のの、平坦な部分の誤差は除去されていることがわか
る。すなわち、平坦な被写体において増幅回路のバラツ
キによる縦筋が抑圧される。そして視覚的には平坦部の
縦筋が最も目立つので、この抑圧回路の縦筋抑圧効果は
十分といえる。
形と図５の（Ａ）に示した被写体信号波形とを比較する
と、絵柄の縦筋部分には波線で示す誤差が残っているも
のの、平坦な部分の誤差は除去されていることがわか
る。すなわち、平坦な被写体において増幅回路のバラツ
キによる縦筋が抑圧される。そして視覚的には平坦部の
縦筋が最も目立つので、この抑圧回路の縦筋抑圧効果は
十分といえる。
【００１５】上記図２に示した抑圧回路においては、ク
リスプニング回路14の図４に示した入出力特性における
抑圧振幅Ｖ1 を固定したものを示したが、増幅回路の回
路利得のバラツキによる交流成分は、信号レベルによっ
て変化する。図６は、これに対応するための抑圧回路を
示すブロック構成図である。この抑圧回路では、クリス
プニングレベル制御回路17を設け、入力信号レベルによ
ってクリスプニング回路14の抑圧振幅Ｖ1 を制御するよ
うにしている。
リスプニング回路14の図４に示した入出力特性における
抑圧振幅Ｖ1 を固定したものを示したが、増幅回路の回
路利得のバラツキによる交流成分は、信号レベルによっ
て変化する。図６は、これに対応するための抑圧回路を
示すブロック構成図である。この抑圧回路では、クリス
プニングレベル制御回路17を設け、入力信号レベルによ
ってクリスプニング回路14の抑圧振幅Ｖ1 を制御するよ
うにしている。
【００１６】なお、信号の縦筋成分に比べ増幅回路の回
路特性のバラツキによる縦筋の成分は低レベルであるの
で、クリスプニング回路によって、増幅回路の回路特性
のバラツキによる縦筋は抑圧されるが、信号の縦筋成分
への影響は小さく問題は生じない。
路特性のバラツキによる縦筋の成分は低レベルであるの
で、クリスプニング回路によって、増幅回路の回路特性
のバラツキによる縦筋は抑圧されるが、信号の縦筋成分
への影響は小さく問題は生じない。
【００１７】
【発明の効果】以上、実施例に基づいて説明したよう
に、本発明によれば、複数個の水平画素を同時に複数の
読み出し線に読み出して１線化処理するビデオ信号処理
方式において、信号処理回路の回路特性のバラツキによ
る平坦部の交流成分は抑圧され縦筋を除去でき、縦筋の
殆ど目立たない画像を得ることができる。
に、本発明によれば、複数個の水平画素を同時に複数の
読み出し線に読み出して１線化処理するビデオ信号処理
方式において、信号処理回路の回路特性のバラツキによ
る平坦部の交流成分は抑圧され縦筋を除去でき、縦筋の
殆ど目立たない画像を得ることができる。
【図１】本発明に係るビデオ信号処理方式の実施例を説
明するためのビデオ信号処理装置を示すブロック構成図
である。
明するためのビデオ信号処理装置を示すブロック構成図
である。
【図２】図１における抑圧回路の構成例を示すブロック
構成図である。
構成図である。
【図３】図２における帯域通過フィルタの特性を示す図
である。
である。
【図４】図２におけるクリスプニング回路の入出力特性
を示す図である。
を示す図である。
【図５】図２に示した抑圧回路の動作を説明するための
信号波形図である。
信号波形図である。
【図６】抑圧回路の他の構成例を示すブロック構成図で
ある。
ある。
【図７】従来の水平Ｎ画素同時読み出し１線化処理を行
うビデオ信号処理装置を示すブロック構成図である。
うビデオ信号処理装置を示すブロック構成図である。
【図８】図７に示した装置の動作を説明するための信号
波形図である。
波形図である。
【図９】縦筋の周波数成分を示す図である。
１ 撮像素子 ２-1，・・・ ２-N 読み出し線 ３-1，・・・ ３-N 増幅回路 ４ １線化回路 ５ 抑圧回路 11 帯域通過フィルタ 12，15 遅延回路 13 減算回路 14 クリスプニング回路 16 加算回路 17 クリスプニングレベル制御回路
Claims (1)
- 【請求項１】 画素をマトリクス状に配列してなる撮像
素子の水平方向に配列されたＮ個（Ｎ＝２以上）の画素
を、Ｎ個の読み出し線で同時に独立に読み出し、それぞ
れ信号処理したのち１線化処理するビデオ信号処理方式
において、前記１線化処理した信号から、（１／Ｎ）×
ｍ×ｆCK（ｍは１以上の整数、ｆCKは点順次読み出し周
波数）を中心周波数とする帯域通過フィルタによって、
（１／Ｎ）×ｍ×ｆCKの周波数成分を抜き取り、前記１
線化処理信号から前記帯域通過フィルタの出力信号を減
算した信号に、前記帯域通過フィルタの出力信号の低振
幅成分を抑圧した信号を加算し、前記１線化処理に基づ
く平坦画像部分の縦筋成分を抑圧するようにしたことを
特徴とするビデオ信号処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134446A JPH05308576A (ja) | 1992-04-28 | 1992-04-28 | ビデオ信号処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134446A JPH05308576A (ja) | 1992-04-28 | 1992-04-28 | ビデオ信号処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308576A true JPH05308576A (ja) | 1993-11-19 |
Family
ID=15128547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4134446A Withdrawn JPH05308576A (ja) | 1992-04-28 | 1992-04-28 | ビデオ信号処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308576A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004350265A (ja) * | 2003-04-28 | 2004-12-09 | Olympus Corp | 撮像装置 |
| US8089540B2 (en) | 2005-10-26 | 2012-01-03 | Thomson Licensing | Method for acquiring data by means of an image sensor |
-
1992
- 1992-04-28 JP JP4134446A patent/JPH05308576A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004350265A (ja) * | 2003-04-28 | 2004-12-09 | Olympus Corp | 撮像装置 |
| US8089540B2 (en) | 2005-10-26 | 2012-01-03 | Thomson Licensing | Method for acquiring data by means of an image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4223340A (en) | Image detail improvement in a vertical detail enhancement system | |
| US4176373A (en) | Signal processing for discrete-sample-type-color-video signal | |
| JPS6359266A (ja) | 画像再生方法および装置 | |
| JP2005012692A (ja) | 画像信号処理装置 | |
| JP4305071B2 (ja) | 信号補正方法 | |
| JP3044501B2 (ja) | 映像信号処理方法および装置 | |
| JP2009021756A (ja) | ノイズ除去回路、ノイズ除去方法、撮像装置、プログラム | |
| US6201582B1 (en) | Circuit for moiré suppression | |
| JP4358462B2 (ja) | ノイズ除去回路 | |
| JP2004064192A (ja) | 撮像装置 | |
| JPH05308576A (ja) | ビデオ信号処理方式 | |
| JP3196354B2 (ja) | 輪郭補正回路及び撮像装置 | |
| JPH03220889A (ja) | 動き情報信号検出回路 | |
| JP3647052B2 (ja) | 撮像装置 | |
| JP3106831B2 (ja) | 映像信号処理装置 | |
| US7250967B2 (en) | Apparatus for modifying reproduction frequency band of video signal | |
| JP3733182B2 (ja) | 撮像装置および縦縞除去方法 | |
| JPH04318768A (ja) | 非線形信号処理装置 | |
| JP3761971B2 (ja) | 撮像装置 | |
| US20230177656A1 (en) | Method of generating a de-interlacing filter and image processing apparatus | |
| JP2585019B2 (ja) | 撮像装置 | |
| JP3450361B2 (ja) | 撮像装置 | |
| JPH06245106A (ja) | 撮像装置 | |
| JP2698404B2 (ja) | 輝度信号処理装置 | |
| JPS6348970A (ja) | 巡回型雑音低減装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |