JPH05313824A - ディスク内蔵トレース装置の制御方法 - Google Patents

Abstract

(57)【要約】 【目的】ディスク装置に内蔵するトレース装置を少ない
ハードウェア量（低コスト）で実現する。 【構成】ディスク装置１に内蔵されるキャッシュメモリ
の一部をトレースメモリ５として使用し、キャッシュメ
モリ領域とトレースメモリ領域の境界を可変として、外
部から設定できるようにする。 【効果】トレース専用メモリが不要となり、トレース装
置が低コストで実現できる。また、必要に応じてトレー
スメモリの容量を十分大きくとれるので、高精度、ある
いは長時間のトレースが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスク装置に内蔵さ
れ、少ない量のハードウェアでディスクトレース装置を
実現するのに好適なディスクトレース装置の制御方法に
関する。

【０００２】

【従来の技術】トレース装置は、障害発生時の動作解析
等の保守診断、あるいは性能評価等に有効な装置であ
り、データ処理装置，入出力装置などで利用されてい
る。トレース装置では、トレースデータを格納するため
のメモリが必要であり、例えば、特開平3−132832 号公
報に開示されているように、トレースデータを格納する
ための専用メモリが使用されている。

【０００３】

【発明が解決しようとする課題】しかし、図８に示すよ
うに、ディスク記憶システムでは、上位制御装置２が複
数のディスク装置１−１〜１−ｎを制御している。この
ため、各ディスク装置に内蔵されるトレース装置は、そ
の数も多くなり、できるだけ少ないハードウェア量で実
現したい。

【０００４】

【課題を解決するための手段】一方、特開平2−231621
号公報に開示されているように、ディスク装置の性能向
上を図るため、データバッファメモリ、あるいはデータ
キャッシュメモリ（以下、データバッファメモリを含め
てキャッシュと呼ぶ）がディスク装置に設けられてい
る。ディスク装置に設けられるキャッシュは、通常、複
数トラック分の容量を持つので、トレースデータを格納
するのに必要なメモリ容量に比べて十分大きい。そこ
で、本発明では、物理的に同一メモリをアドレス空間で
キャッシュメモリ領域とトレースメモリ領域に分割して
使用するようにした。そして、キャッシュメモリ領域と
トレースメモリ領域の境界を可変とし、上位制御装置か
ら指定できるようにした。

【０００５】

【作用】物理的に同一メモリをキャッシュメモリとトレ
ースメモリで共有して使用するので、トレースデータ格
納用の専用メモリが不要になるため、少ない量のハード
ウェアでトレース装置が実現できる。また必要に応じて
十分のトレースデータ格納領域を確保できるので、精度
の高いトレース、あるいは、長時間のトレースの実現が
容易となる。

【０００６】

【実施例】図１に本発明によるディスクトレース装置の
一実施例を示す。図１において、１−１，１−ｎは本発
明によるディスクトレース装置を含んで成るディスク装
置、２はディスク装置１−１，１−ｎをパス１００を介
して制御する上位制御装置、５は物理的に同一メモリで
あり、アドレス空間によりキャッシュメモリ領域とトレ
ースメモリ領域に分割して使用されるキャッシュ／トレ
ースメモリ、６はメモリ５にキャッシュ領域のアドレス
を与えるためのキャッシュアドレス制御回路、７はメモ
リ５にトレースデータアドレスを与えるためのトレース
アドレス制御回路、９はトレースデータに時間情報を付
加するためのタイマ、１０はトレース領域に書き込むデ
ータを一時蓄えるためのトレースデータバッファ、１２
はデータを書き込んで蓄えるディスクである。１００は
上位制御装置２とディスク装置１−１，１−ｎを接続
し、上位装置２がディスク装置１−１，１−ｎを制御
し、かつ、上位制御装置２とディスク装置１−１，１−
ｎとの間でデータの授受を行うためのパス、４は上位装
置２からの制御コマンドをインタフェース回路３を介し
て受取り、ディスク１２，メモリ５を制御するためのデ
ィスク制御回路である。

【０００７】図２は図１におけるメモリ５の構成を示す
図である。図２において、０番地からｍ−１番地までが
キャッシュ領域に、ｍ番地からｎ−１番地までがトレー
スメモリ領域に割り付けられており、７０はその境界を
示す。

【０００８】図３は、図１におけるキャッシュアドレス
制御回路６の内部構成を示す図である。図３において２
１はキャッシュメモリ領域へのライトアドレスを発生す
るためのカウンタ、２２はキャッシュメモリ領域へのリ
ードアドレスを発生するためのカウンタ、７１，７３は
それぞれカウンタ２１，カウンタ２２へ初期値をセット
するためのロードパルス、７２，７４はそれぞれカウン
タ２１，カウンタ２２のカウントアップパルスであり、
７１〜７４はディスク制御回路４により制御される。ま
た、セレクタ２３はディスク制御回路４からのセレクト
信号７５により、キャッシュメモリライト時はライトア
ドレスカウンタ２１の出力を、キャッシュメモリリード
時はリードアドレスカウンタ２２の出力をセレクトして
出力する。

【０００９】図４は図１におけるトレースメモリアドレ
ス制御回路７の内部構成を示す図である。図４におい
て、トレースメモリ先頭アドレスレジスタ２５には通常
トレースメモリ領域の先頭アドレスｍが設定される。２
６はトレースメモリのアドレスを発生するためのアドレ
スカウンタであり、そのロードパルス７７，カウントア
ップパルス７８はディスク制御回路４によって制御され
る。また、カウンタ２６が最大値となったとき最大値信
号７６がハイレベルとなり、カウントアップパルス７８
によりトレースメモリアドレスレジスタ２５の出力をカ
ウンタ２６にロードする。

【００１０】図５は図４に示す回路の以上の動作を説明
するタイミングチャート、図６は上位制御装置２からの
制御のシーケンスを示す図、図７はメモリ５へのアクセ
スの一例を示す図である。

【００１１】以下、図１〜図６を用いて、図１に示した
本発明によるディスクトレース装置を含んだディスク装
置の動作を説明する。

【００１２】まず、図６の２００に示すように、トレー
ス装置を起動する前にトレース装置を初期化する。図４
におけるトレースメモリアドレスレジスタ２５にトレー
スメモリ先頭アドレスｍを設定することにより境界アド
レスをセットし、次にトレースすべき信号を選択する。
これは、ディスク制御回路４にトレースすべき信号、例
えば、ディスク制御回路４が上位制御装置２から受け取
るコマンド，返すステータス、あるいは重要制御信号な
どを指示することにより行う。また、トレースデータに
時間情報を付加するために、タイマ９を初期化する。タ
イマの値は、トレースデータのサンプリング時の時間デ
ータとして、トレースデータと一緒にトレースメモリ５
に書き込まれる。さらに、トレース条件、すなわち、ト
リガ信号，トレース終了条件，サンプリングタイミング
等が与えられる。

【００１３】トレース装置の初期化が終了すると、トレ
ース装置を起動する２０１。メモリ５へのアクセスは、
図７に示すようにキャッシュメモリ領域へのアクセスと
トレースメモリ領域へのアクセスが時分割で行われる。
図７は一例として、ディスク１２からデータを読み出し
てキャッシュメモリ５へ格納しながら、別のデータをキ
ャッシュメモリ５から読み出して、上位制御装置２へ転
送する場合のトレースを説明する図である。ディスクか
らリードしたデータをキャッシュメモリ５へライトする
サイクルでは、アドレスセレクタ８でディスク制御回路
４からのセレクト信号５６によりキャッシュメモリライ
トアドレスカウンタ２１の出力がセレクトされ、データ
セレクタ１１でディスク制御回路４からのセレクト信号
５７によりディスク１２からのリードデータ５２が選択
され、この状態でディスク制御回路４は、キャッシュメ
モリへのメモリライト信号５８を発行してディスクから
のリードデータをキャッシュメモリへ書き込む。

【００１４】次のキャッシュメモリからデータをリード
して上位制御装置に転送するサイクルでは、アドレスセ
レクタ８ではキャッシュメモリリードアドレスカウンタ
２２の出力が選択され、データセレクタ１１ではキャッ
シュメモリから読み出されたデータがＲ／Ｗデータパス
５１を経由して上位制御装置２に転送される。次のトレ
ースデータをトレースメモリに書き込むサイクルでは、
アドレスセレクタ８でトレースアドレス制御回路の出力
６１が選択され、データセレクタ１１ではトレースバッ
ファ１０の出力６５が選択され、ディスク制御回路４か
らのメモリライト信号５８によりトレースメモリに書き
込まれる。トレースメモリ５への書き込みサイクルは、
トレース開始後、トレースデータがサンプリングされる
ごとに挿入される。

【００１５】トレースが終了すると２０２，上位制御装
置２はパス１００の空きを見つけて２０３，トレース対
象のディスク装置からトレースデータを読み出し２０
４，トレースデータを解析することによりディスク装置
の障害解析，性能評価等を行う２０６。トレースデータ
のトレースメモリ５からの読み出しは、読み出し先頭ア
ドレスをトレースメモリ先頭アドレスレジスタ２５にセ
ットし、図７に示すように、アドレスセレクタ８でトレ
ースアドレス制御回路７の出力６１を選択し、データセ
レクタ１１でトレースメモリからのリードデータを選択
してＲ／Ｗパス５１を経由して上位制御装置２に転送す
る。

【００１６】なお、図８に示すように、ディスク装置で
は通常一台の上位制御装置２が複数のディスク装置１−
１〜１−ｎを制御する。このような場合、図６に示した
ように、トレースメモリからトレースデータを上位制御
装置２に読み出すのにパス１００の空きを利用すれば２
０３，システムが稼働状態で、システムに影響を与える
ことなく行うことができ、オン中に障害ドライブの障害
解析，メンテナンスが可能となる。

【００１７】

【発明の効果】本発明によれば、キャッシュメモリを内
蔵するディスク装置において、物理的に同一メモリをキ
ャッシュッメモリ、かつ、トレースメモリとして使用で
きるので、トレース装置を少ないハードウェア量で実現
できる。また、キャッシュメモリとトレースメモリの境
界を可変とし、外部から境界を設定できるようにしたの
で、必要に応じて十分な容量のトレースメモリを設ける
ことができるので高精度、あるいは長時間のトレースが
実現できる。

【図面の簡単な説明】

【図１】本発明によるディスクトレース装置の一実施例
を含んで成るディスク装置のブロック図。

【図２】図１におけるメモリ５の説明図。

【図３】図１におけるキャッシュアドレス制御回路６の
ブロック図。

【図４】図１におけるトレースアドレス制御回路７のブ
ロック図。

【図５】図４の回路の動作のタイミングチャート。

【図６】上位制御装置２からのディスク装置の制御シー
ケンスの一例を示すフローチャート。

【図７】メモリ５へのアクセスの一例を示す説明図。

【図８】１台の上位制御装置が複数台のディスク装置を
制御するシステムへのディスクトレース装置の実装を示
すブロック図。

【符号の説明】

１…ディスク装置、２…上位制御装置、３…インタフェ
ース回路、４…ディスク制御回路、５…キャッシュ／ト
レースメモリ、６…キャッシュアドレス制御回路、７…
トレースアドレス制御回路、８…アドレスセレクタ、９
…タイマ、１０…トレースデータバッファ、１１…デー
タセレクタ、１２…ディスク、４０…ディスクトレース
装置。

Claims (3)

【特許請求の範囲】
1. 【請求項１】ディスクにリードライトするデータを一時
   蓄えるためのバッファメモリ、もしくはキャッシュメモ
   リと、外部から指定される信号をトレースした結果をメ
   モリに蓄える機能を有するトレース装置とを内蔵するデ
   ィスク装置において、物理的に同一メモリ上に前記バッ
   ファメモリ、もしくは前記キャッシュメモリを割付け、
   アドレス空間により前記バッファメモリ、もしくは前記
   キャッシュメモリ領域とトレースメモリ領域とを分離，
   識別することを特徴とするディスク内蔵トレース装置の
   制御方法。
2. 【請求項２】請求項１において、前記バッファメモリ領
   域、もしくは前記キャッシュメモリ領域と前記トレース
   メモリの境界を可変とし、外部から設定としたディスク
   装置内蔵トレース装置の制御方法。
3. 【請求項３】請求項１または２において、前記トレース
   装置を内蔵する複数のディスク装置と、前記複数のディ
   スクを制御する上位制御装置とからなり、前記ディスク
   装置と前記上位制御装置とがパスで接続されるディスク
   記憶システムにおいて、前記トレースメモリからのトレ
   ースデータの読み出しは、前記パスが前記ディスク装置
   の制御、もしくはデータ転送に使用されていないことを
   確認してから行うディスク内蔵トレース装置の制御方
   法。