JPH05314656A - オーバーサンプリング・ディジタル・フィルタ - Google Patents

Abstract

(57)【要約】 【目的】 倍速度モード時においても、動作速度を上昇
させる必要のないオーバサンプリング・ディジタル・フ
ィルタを提供することを目的とする。 【構成】 通常速度モードの場合には、プログラムＡ、
Ｂ、Ｃを順に実行する。これにより、２×２×２＝８倍
のオーバサンプリングを実現することができる。倍速度
モード（ここでは２倍の速度）の場合には、システムク
ロックを変更せず、プログラムＡ、Ｂのみを実行する。
第１プログラムの実行時間は、第１と第２プログラムの
合計実行時間の１／２であるから、２倍の速度で実行さ
れることとなる。このため、実質上、８倍のオーバサン
プリングが行われていることに等しくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はディジタル・オーディ
オ等に使用されるオーバーサンプリング・ディジタル・
フィルタに関するものであり、特にその構成の簡素化に
関するものである。

【０００２】

【従来の技術】ＣＤ等のディジタル信号処理において
は、アナログ信号とディジタル信号との変換のために、
Ａ／Ｄ変換回路、Ｄ／Ａ変換回路が必要である。図５
に、Ｄ／Ａ変換回路の構成を示す。このＤ／Ａ変換回路
は、Ｄ／Ａ変換器２、アナログＬＰＦ４を備えている。
Ｄ／Ａ変換器２に、周波数Ｆ_Sにてサンプリングしたデ
ィジタル信号が与えられると、アナログ信号が出力され
る。このアナログ信号のスペクトルは図６のように示さ
れ、Ｆ_Sのｎ倍の周波数を中心として高調波が生じる。
これらの高調波を除去するため、アナログＬＰＦ４が設
けられている。このアナログＬＰＦ４の特性は、Ｆ_S／
２付近で急激に立ち下がりのあるものとする必要がある
（図６のα参照）。

【０００３】ところで、図６のαに示すような特性を持
つアナログＬＰＦ４を得ることは困難である。したがっ
て、図７に示すように、Ｄ／Ａ変換器２の前にオーバサ
ンプリング・フィルタ６（ディジタル・フィルタ）を設
けるようにしている。このオーバサンプリング・フィル
タ６は、Ｆ_Sの８倍の周波数によってサンプリングを行
うものである（オーバーサンプリング）。したがって、
図８に示すように、８Ｆ_Sの周波数まで高調波が現れな
い。このため、アナログＬＰＦ４の特性を、図８のβに
示すように、なだらかなものとすることができる。すな
わち、アナログＬＰＦ４に要求される特性を、緩やかに
することが可能となる。

【０００４】以上のようにして、オーバサンプリングフ
ィルタ６を用いることにより、アナログＬＰＦ４の負担
を軽くすることが行われている。

【０００５】ところで、ＣＤ等のディジタル・オーディ
オ機器において、通常速度の倍の速度で再生する機能を
有するものがある（倍速度モードという）。このような
倍速度モードにて再生を行う場合には、システムクロッ
クの周波数を２倍にして、機器全体が２倍の速度で動作
するようにしている。したがって、上記のオーバサンプ
リング・フィルタ６の動作速度も、２倍となる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
ような従来のオーバサンプリング・ディジタル・フィル
タには、次のような問題点があった。

【０００７】オーバサンプリング・ディジタル・フィル
タは、オーバサンプリング動作を行うものであるから、
他の部分に比較して高速な動作が要求されている。さら
に、倍速度モード時には、その２倍の動作速度が要求さ
れるのでなおさらである。高速動作のオーバサンプリン
グ・ディジタル・フィルタは、設計、製造ともに困難で
あり、機器の低価格化を阻害するものであった。

【０００８】この発明は、上記のような問題点を解決し
て、倍速度モード時においても、動作速度を上昇させる
必要のないオーバサンプリング・ディジタル・フィルタ
を提供することを目的とする。

【０００９】

【課題を解決するための手段】この発明に係るオーバサ
ンプリング・ディジタル・フィルタは、動作を制御する
プログラムを基礎倍オーバーサンプリングの第１プログ
ラムと、所定倍オーバーサンプリングの第２プログラム
に分割し、第１プログラムと第２プログラムの合計実行
時間に対する第１プログラムの実行時間の比を１／所定
倍にするとともに、通常速度モードにおいては、第１プ
ログラムと第２プログラムを連続して実行することによ
り、基礎倍×所定倍のオーバサンプリングを行い、倍速
度モードにおいては、通常速度モード時と同じ周波数の
動作クロックにより、基礎倍のオーバーサンプリングを
行う第１プログラムのみを実行することにより、実質的
に基礎倍×所定倍のオーバーサンプリングを行う、こと
を特徴としている。

【００１０】

【作用】通常速度モードにおいては、第１プログラムと
第２プログラムを連続して実行する。第１プログラムは
基礎倍のオーバサンプリング、第２プログラムは所定倍
のオーバサンプリングを行うものであるから、基礎倍×
所定倍のオーバサンプリングが行われることとなる。

【００１１】倍速度モードにおいては、通常速度モード
時と同じ周波数の動作クロックにより、第１プログラム
のみを実行する。第１プログラムは、基礎倍のオーバー
サンプリングを行うものである。また、第１プログラム
の実行時間は、第１プログラムと第２プログラムの合計
実行時間の１／所定倍である。したがって、通常速度モ
ードにおいて行われるサンプリングの所定倍のサンプリ
ングを行うこととなる。すなわち、実質的に基礎倍×所
定倍のオーバーサンプリングが実現される。

【００１２】

【実施例】図２に、一般的なオーバサンプリング・ディ
ジタル・フィルタの原理図を示す。端子１０に、ディジ
タル入力が与えられる。このディジタルデータは、遅延
回路Ｚ₀〜Ｚ_n-1により順次遅延される。なお、各遅延回
路Ｚ₀〜Ｚ_n-1の遅延時間は、サンプリング周波数により
定められる。各遅延回路Ｚ₀〜Ｚ_n-1からの出力に、各々
乗算器Ｈ₀〜Ｈ_nにより係数が掛けあわされる。この乗算
結果は、加算器１２において加算され、ディジタル出力
として端子１４から出力される。

【００１３】例えば、８倍オーバサンプリングを行う場
合には、２倍オーバサンプリングを行う図２のような回
路を３つ用意する。これを直列に接続して、８倍オーバ
サンプリングを実現する。

【００１４】図２の回路を実現した例を、図３に示す。
この例においては、制御回路３４のプログラムにより、
各部が制御されている。端子１０から、ディジタルデー
タが与えられる。これは、制御回路３４の指令により、
ＲＡＭ２０の所定のアドレスに記憶される。次に、制御
回路３４は、ＲＡＭ２０から入力データを読み出して乗
算器２８に与える。これと同時に、ＲＯＭ２６から係数
を読み出して、乗算器２８に与える。乗算器２８は、両
データを乗算して、加算器３０に与える。

【００１５】次に、制御回路３４は、ＲＡＭ２０に記憶
しておいた、前回の入力データを読み出し、乗算器２８
に与える。これと同時に、ＲＯＭ２６から係数を読み出
して、乗算器２８に与える。乗算器２８は、両データを
乗算して、加算器３０に与える。

【００１６】以下、上記の動作を繰り返すと、加算器３
０から、ラッチ３２を介して、出力データが得られる。
すなわち、図２の原理図と同様の動作が行われる。

【００１７】なお、８倍のオーバサンプリングを行う場
合には、２倍オーバサンプリングを３回繰り返すことに
より、実現する。

【００１８】この実施例においては、制御回路３４のプ
ログラムを図１に示すような構成にしている。すなわ
ち、第１プログラムであるプログラムＡとプログラムＢ
および第２プログラムであるプログラムＣに分けてい
る。第１プログラム（プログラムＡ、Ｂ）の実行時間
は、第１プログラムと第２プログラム（プログラムＡ、
Ｂ、Ｃ）の合計実行時間の１／２となるように、ステッ
プ数等が調整されている。第１プログラムは基礎倍であ
る４倍のオーバサンプリングを行うものであり、第２プ
ログラムは所定倍である２倍のオーバサンプリングを行
うものである。

【００１９】通常速度モードの場合には、プログラム
Ａ、Ｂ、Ｃを順に実行する。これにより、２×２×２＝
８倍のオーバサンプリングを実現することができる。

【００２０】倍速度モード（ここでは２倍の速度）の場
合には、システムクロックを変更せず、プログラムＡ、
Ｂのみを実行する。したがって、プログラム上は、２×
２＝４倍のオーバサンプリングを行うこととなる。しか
しながら、第１プログラムの実行時間は、第１と第２プ
ログラムの合計実行時間の１／２であるから、２倍の速
度で実行されることとなる。このため、実質上、８倍の
オーバサンプリングが行われていることに等しくなる。

【００２１】上記のようにすることにより、システムク
ロックを高速化することなく、倍速度モードを実現する
ことができる。

【００２２】上記実施例においては、２倍速度の倍速度
モードの場合について説明したが、Ｋ倍速度の倍速度モ
ードの場合にも適用することができる。Ｋ倍速度モード
の場合には、図４に示すように、第１プログラムＦの実
行時間を、第１、第２プログラムの合計実行時間の１／
Ｋにすればよい。

【００２３】また、上記実施例では、図３に示すような
回路を用いたが、全てソフトウエアによって実現しても
よい。

【００２４】

【発明の効果】この発明に係るオーバサンプリング・デ
ィジタル・フィルタは、動作を制御するプログラムを基
礎倍オーバーサンプリングの第１プログラムと、所定倍
オーバーサンプリングの第２プログラムに分割し、第１
プログラムと第２プログラムの合計実行時間に対する第
１プログラムの実行時間の比を１／所定倍にするととも
に、通常速度モードにおいては、第１プログラムと第２
プログラムを連続して実行することにより、基礎倍×所
定倍のオーバサンプリングを行い、倍速度モードにおい
ては、通常速度モード時と同じ周波数の動作クロックに
より、基礎倍のオーバーサンプリングを行う第１プログ
ラムのみを実行するようにしている。したがって、動作
クロックを速くすることなく、倍速度モードを実現する
ことができる。

【００２５】すなわち、この発明によれば、倍速度モー
ド時においても、動作速度を上昇させる必要のないオー
バサンプリング・ディジタル・フィルタを提供すること
ができる。

【図面の簡単な説明】

【図１】この発明の一実施例によるオーバサンプリング
・ディジタル・フィルタの制御プログラムの構成を示す
図である。

【図２】オーバサンプリング・ディジタル・フィルタの
原理を示す図である。

【図３】オーバサンプリング・ディジタル・フィルタの
ハードウエア構成を示す図である。

【図４】他の実施例によるオーバサンプリング・ディジ
タル・フィルタの制御プログラムの構成を示す図であ
る。

【図５】Ｄ／Ａ変換回路の一例を示す図である。

【図６】図５の回路の特性を示す図である。

【図７】オーバサンプリング・フィルタ６を設けたＤ／
Ａ変換回路の一例を示す図である。

【図８】図７の回路の特性を示す図である。

【符号の説明】

Ａ、Ｂ・・・第１プログラム Ｃ・・・第２プログラム

Claims (1)

【特許請求の範囲】
1. 【請求項１】通常速度モードおよび通常速度に対して所
   定倍の倍速度モードを有する録音または再生装置に用い
   る、プログラム制御のオーバーサンプリング・ディジタ
   ル・フィルタにおいて、 前記プログラムを基礎倍オーバーサンプリングの第１プ
   ログラムと、所定倍オーバーサンプリングの第２プログ
   ラムに分割し、第１プログラムと第２プログラムの合計
   実行時間に対する第１プログラムの実行時間の比を１／
   所定倍にするとともに、 通常速度モードにおいては、第１プログラムと第２プロ
   グラムを連続して実行することにより、基礎倍×所定倍
   のオーバサンプリングを行い、 倍速度モードにおいては、通常速度モード時と同じ周波
   数の動作クロックにより、基礎倍のオーバーサンプリン
   グを行う第１プログラムのみを実行することにより、実
   質的に基礎倍×所定倍のオーバーサンプリングを行う、 ことを特徴とするオーバーサンプリング・ディジタル・
   フィルタ。