JPH05315242A - 微細レジストパターンの形成方法 - Google Patents
微細レジストパターンの形成方法Info
- Publication number
- JPH05315242A JPH05315242A JP4112952A JP11295292A JPH05315242A JP H05315242 A JPH05315242 A JP H05315242A JP 4112952 A JP4112952 A JP 4112952A JP 11295292 A JP11295292 A JP 11295292A JP H05315242 A JPH05315242 A JP H05315242A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- resist layer
- film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 本発明は，半導体装置の微細加工に用いる
微細レジストパターンの形成方法に関し, 上層レジスト
層を薄くして，解像力を向上し，微細パターンの形成が
可能となる三層レジスト法の開発を目的とする。 【構成】 被加工層１上に下層レジスト層２，酸化し
やすい金属，或いはSiからなる中間層３，上層レジスト
層４を順次，積層する工程と，上層レジスト層４をパタ
ーニングする工程と, パターニングされた上層レジスト
層４をマスクとして, 中間層３の露出した領域を酸化し
て酸化層５とする工程と, 上層レジスト層４，及び, 上
層レジスト層４下側の中間層３を除去する工程と, 酸化
層５をマスクとして, 下層レジスト層２をパターニング
する工程とを含むように構成する。
微細レジストパターンの形成方法に関し, 上層レジスト
層を薄くして，解像力を向上し，微細パターンの形成が
可能となる三層レジスト法の開発を目的とする。 【構成】 被加工層１上に下層レジスト層２，酸化し
やすい金属，或いはSiからなる中間層３，上層レジスト
層４を順次，積層する工程と，上層レジスト層４をパタ
ーニングする工程と, パターニングされた上層レジスト
層４をマスクとして, 中間層３の露出した領域を酸化し
て酸化層５とする工程と, 上層レジスト層４，及び, 上
層レジスト層４下側の中間層３を除去する工程と, 酸化
層５をマスクとして, 下層レジスト層２をパターニング
する工程とを含むように構成する。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の微細加工
に用いる微細レジストパターンの形成方法に関する。
に用いる微細レジストパターンの形成方法に関する。
【０００２】近年，ＬＳＩの高集積化，高速化の要求に
ともない，素子パターンの微細化が要求され，これに対
応した微細レジストパターン形成技術の開発が必要とな
る。
ともない，素子パターンの微細化が要求され，これに対
応した微細レジストパターン形成技術の開発が必要とな
る。
【０００３】
【従来の技術】図３は従来例の説明図である。図におい
て，11はSi基板, 12は厚い下層レジスト層, 13は二酸化
シリコン(SiO2)膜, 14は薄い上層レジスト層, 15は厚い
上層レジスト層である。
て，11はSi基板, 12は厚い下層レジスト層, 13は二酸化
シリコン(SiO2)膜, 14は薄い上層レジスト層, 15は厚い
上層レジスト層である。
【０００４】従来，微細レジストパターンの形成方法と
して用いられている三層レジスト法では，薄い上層レジ
スト（感光性樹脂）層14／中間層（ＳＯＧやSiO2膜）13
／厚い下層レジスト層12の構成からなり，微細パターン
を得るための薄い上層レジスト層14の露光及び現像後，
パターニングされた薄い上層レジスト層14をマスクとし
て，厚い下層レジスト層12をエッチングする時のマスク
として使用するＳＯＧやSiO2膜等の中間層13をエッチン
グし，パターニングされた中間層をマスクとして，厚い
下層レジスト層12をドライエッチングして, 耐久性の良
い, しかも微細なパターンの厚い下層レジスト層12のパ
ターンを得ていた。
して用いられている三層レジスト法では，薄い上層レジ
スト（感光性樹脂）層14／中間層（ＳＯＧやSiO2膜）13
／厚い下層レジスト層12の構成からなり，微細パターン
を得るための薄い上層レジスト層14の露光及び現像後，
パターニングされた薄い上層レジスト層14をマスクとし
て，厚い下層レジスト層12をエッチングする時のマスク
として使用するＳＯＧやSiO2膜等の中間層13をエッチン
グし，パターニングされた中間層をマスクとして，厚い
下層レジスト層12をドライエッチングして, 耐久性の良
い, しかも微細なパターンの厚い下層レジスト層12のパ
ターンを得ていた。
【０００５】
【発明が解決しようとする課題】しかし，従来の三層レ
ジスト法の場合，薄い上層レジスト層14のパターンをマ
スクとしてSiO2膜等の中間層13をエッチング加工する
際，薄い上層レジスト層14とSiO2膜13の選択比が小さい
ため，薄い上層レジスト膜14がエッチングガスに持たず
にSiO2膜13が浸食されたり, SiO2膜13のパターンのサイ
ドエッチングが起こって，パターン寸法のシフト（ず
れ）が生じやすい。
ジスト法の場合，薄い上層レジスト層14のパターンをマ
スクとしてSiO2膜等の中間層13をエッチング加工する
際，薄い上層レジスト層14とSiO2膜13の選択比が小さい
ため，薄い上層レジスト膜14がエッチングガスに持たず
にSiO2膜13が浸食されたり, SiO2膜13のパターンのサイ
ドエッチングが起こって，パターン寸法のシフト（ず
れ）が生じやすい。
【０００６】そのため，薄い上層レジスト層14の膜厚
は，中間層13の膜厚の２〜３倍以上必要となり，その
分，上層レジスト層の解像力が劣ることとなる。また，
電子ビーム露光では，パターンの露光率が高いと描画時
間が長くなり,特に，ネガ型レジスト層を用いてスペー
スを形成するのは, 膨潤や近接効果のために困難とな
る。
は，中間層13の膜厚の２〜３倍以上必要となり，その
分，上層レジスト層の解像力が劣ることとなる。また，
電子ビーム露光では，パターンの露光率が高いと描画時
間が長くなり,特に，ネガ型レジスト層を用いてスペー
スを形成するのは, 膨潤や近接効果のために困難とな
る。
【０００７】本発明は，以上の点を鑑み，上層レジスト
層を薄くして，解像力を向上し，微細パターンの形成が
可能となる三層レジスト法の開発を目的として提供され
るものである。
層を薄くして，解像力を向上し，微細パターンの形成が
可能となる三層レジスト法の開発を目的として提供され
るものである。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は被加工層，２は下層レジス
ト層，３は中間層，４は上層レジスト層，５は酸化層で
ある。
図である。図において，１は被加工層，２は下層レジス
ト層，３は中間層，４は上層レジスト層，５は酸化層で
ある。
【０００９】被加工層上に下層レジスト２を塗布し，ベ
ーキングした後，中間層３として,シリコン(Si)やアル
ミニウム(Al)等の薄膜を堆積し，その上に上層レジスト
層４を薄く塗布し，露光現像を行う。
ーキングした後，中間層３として,シリコン(Si)やアル
ミニウム(Al)等の薄膜を堆積し，その上に上層レジスト
層４を薄く塗布し，露光現像を行う。
【００１０】上層レジスト層４のパターン形成後，露出
しているSiやAlの薄膜からなる中間層３全体を酸素プラ
ズマ等により酸化して酸化層５とする。続いて，上層レ
ジスト層４を除去し，酸化層５と中間層３のエッチング
速度の差を利用して中間層をエッチング除去し，残りの
酸化層５のパターン形成を行う。
しているSiやAlの薄膜からなる中間層３全体を酸素プラ
ズマ等により酸化して酸化層５とする。続いて，上層レ
ジスト層４を除去し，酸化層５と中間層３のエッチング
速度の差を利用して中間層をエッチング除去し，残りの
酸化層５のパターン形成を行う。
【００１１】そして，形成された酸化層５のパターンを
マスクとして下層レジスト層２の微細パターンの形成を
行う。すなわち，本発明の目的は，三層レジストを用い
た被エッチング膜のパターン形成において，図１（ａ）
に示すように，被加工層１上に下層レジスト層２，酸化
し易い金属，或いはSiからなる中間層３，上層レジスト
層４を順次，積層する工程と，図１（ｂ）に示すよう
に，上層レジスト層４をパターニングする工程と,図１
（ｃ）に示すように，パターニングされた上層レジスト
層４をマスクとして, 中間層３の露出した領域を酸化し
て酸化層５とする工程と,図１（ｄ）に示すように，上
層レジスト層４，及び, 上層レジスト層４下側の中間層
３を除去する工程と,図１（ｅ）に示すように，酸化層
５をマスクとして, 下層レジスト層２をパターニングす
る工程とを含むことにより，また，前記中間層３の酸化
にプラズマ酸化法を用いることにより達成される。
マスクとして下層レジスト層２の微細パターンの形成を
行う。すなわち，本発明の目的は，三層レジストを用い
た被エッチング膜のパターン形成において，図１（ａ）
に示すように，被加工層１上に下層レジスト層２，酸化
し易い金属，或いはSiからなる中間層３，上層レジスト
層４を順次，積層する工程と，図１（ｂ）に示すよう
に，上層レジスト層４をパターニングする工程と,図１
（ｃ）に示すように，パターニングされた上層レジスト
層４をマスクとして, 中間層３の露出した領域を酸化し
て酸化層５とする工程と,図１（ｄ）に示すように，上
層レジスト層４，及び, 上層レジスト層４下側の中間層
３を除去する工程と,図１（ｅ）に示すように，酸化層
５をマスクとして, 下層レジスト層２をパターニングす
る工程とを含むことにより，また，前記中間層３の酸化
にプラズマ酸化法を用いることにより達成される。
【００１２】
【作用】本発明により，上層レジスト層の膜厚を薄くす
ることが可能となり，解像力が向上する。
ることが可能となり，解像力が向上する。
【００１３】また上層レジスト層のパターンの形状に左
右されることなく，転写パターンの形成が可能となる。
即ち，ネガ型レジストを用いてポジ型イメージの反転パ
ターンの形成が可能となり，逆にポジ型レジストを用い
てネガ型イメージの反転パターンの形成も可能となり，
レジストを適用する応用範囲が拡がる。
右されることなく，転写パターンの形成が可能となる。
即ち，ネガ型レジストを用いてポジ型イメージの反転パ
ターンの形成が可能となり，逆にポジ型レジストを用い
てネガ型イメージの反転パターンの形成も可能となり，
レジストを適用する応用範囲が拡がる。
【００１４】
【実施例】図２は本発明の一実施例の工程順模式断面図
である。図において，６はポリSi膜，７はノボラックレ
ジスト膜，８はAl膜，９は電子ビームレジスト膜，10は
アルミナ(Al2O3) 膜である。
である。図において，６はポリSi膜，７はノボラックレ
ジスト膜，８はAl膜，９は電子ビームレジスト膜，10は
アルミナ(Al2O3) 膜である。
【００１５】図２を用いて，Si基板上のポリSi膜配線工
程に本発明の微細パターンを適用した一実施例について
説明する。図２（ａ）に示すように，Si基板上にＭＯＳ
ＦＥＴゲート電極用にＣＶＤ法により 5,000Åの厚さに
被覆したポリSi膜６上に，下層レジスト層として，ノボ
ラックレジスト膜７を１μｍの厚さにスピンコートし，
270 ℃で20分間, 窒素雰囲気中でベーキングする。
程に本発明の微細パターンを適用した一実施例について
説明する。図２（ａ）に示すように，Si基板上にＭＯＳ
ＦＥＴゲート電極用にＣＶＤ法により 5,000Åの厚さに
被覆したポリSi膜６上に，下層レジスト層として，ノボ
ラックレジスト膜７を１μｍの厚さにスピンコートし，
270 ℃で20分間, 窒素雰囲気中でベーキングする。
【００１６】次に, 中間層として, Al膜８を抵抗加熱蒸
着法により 300Åの厚さに薄く蒸着する。続いて, 電子
ビーム用レジスト膜９をスピンコートにより 1,000Åの
厚さに塗布し, プレベーキングを行う。
着法により 300Åの厚さに薄く蒸着する。続いて, 電子
ビーム用レジスト膜９をスピンコートにより 1,000Åの
厚さに塗布し, プレベーキングを行う。
【００１７】図２（ｂ）に示すように，電子ビーム用レ
ジスト膜９を電子ビームで所定の微細パターンに露光
し，現像後，ポストベーキングを行う。図２（ｃ）に示
すように，パターニングされた電子ビーム用レジスト膜
９をマスクとして，プラズマ装置中に酸素(O2)を50sccm
の割合で導入し, 出力 150Ｗ，周波数13.56MHzでAl膜８
のプラズマ酸化を行い，Al膜８を Al2O3膜10にする。
ジスト膜９を電子ビームで所定の微細パターンに露光
し，現像後，ポストベーキングを行う。図２（ｃ）に示
すように，パターニングされた電子ビーム用レジスト膜
９をマスクとして，プラズマ装置中に酸素(O2)を50sccm
の割合で導入し, 出力 150Ｗ，周波数13.56MHzでAl膜８
のプラズマ酸化を行い，Al膜８を Al2O3膜10にする。
【００１８】図２（ｄ）に示すように，電子ビーム用レ
ジスト膜９をレジスト剥離液で除去し，続いて，塩素(C
l2) 系のエッチングガスによりAl膜８をエッチング除去
する。
ジスト膜９をレジスト剥離液で除去し，続いて，塩素(C
l2) 系のエッチングガスによりAl膜８をエッチング除去
する。
【００１９】図２（ｅ）に示すように， Al2O3膜10をマ
スクとして，ノボラックレジスト膜７を酸素プラズマに
より異方性ドライエッチングする。その後，微細パター
ニングされたネガ型レジスト膜７をマスクとして，ポリ
Si膜６を弗素系イオンにより異方性ドライエッチングし
て，微細パターンのポリSiゲート電極を得ることができ
る。
スクとして，ノボラックレジスト膜７を酸素プラズマに
より異方性ドライエッチングする。その後，微細パター
ニングされたネガ型レジスト膜７をマスクとして，ポリ
Si膜６を弗素系イオンにより異方性ドライエッチングし
て，微細パターンのポリSiゲート電極を得ることができ
る。
【００２０】
【発明の効果】以上説明したように, 本発明によれば,
上層レジストの膜厚を薄くすることが可能となり，解像
力が向上して，微細パターンの形成に大きく寄与する。
上層レジストの膜厚を薄くすることが可能となり，解像
力が向上して，微細パターンの形成に大きく寄与する。
【００２１】また上層レジストパターンの形状に左右さ
れることなく，転写パターンの形成が可能となる。即
ち，ネガ型レジストを用いてポジ型イメージの反転パタ
ーンの形成が可能となり，逆にポジ型レジストを用いて
ネガ型イメージの反転パターンの形成も可能となり，レ
ジストを適用する応用範囲が拡がるという効果を奏す
る。
れることなく，転写パターンの形成が可能となる。即
ち，ネガ型レジストを用いてポジ型イメージの反転パタ
ーンの形成が可能となり，逆にポジ型レジストを用いて
ネガ型イメージの反転パターンの形成も可能となり，レ
ジストを適用する応用範囲が拡がるという効果を奏す
る。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の工程順模式断面図
【図３】 従来例の説明図
１ 被加工層 ２ 下層レジスト層 ３ 中間層 ４ 上層レジスト層 ５ 酸化層 ６ ポリSi膜 ７ ノボラックレジスト膜 ８ Al膜 ９ 電子ビームレジスト膜 10 Al2O3 膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｈ 8518−4Ｍ
Claims (2)
- 【請求項１】 被加工層(1) 上に下層レジスト層(2),
酸化しやすい金属，或いはシリコンからなる中間層
(3) ，上層レジスト層(4) を順次，積層する工程と，該
上層レジスト層(4) をパターニングする工程と,パター
ニングされた該上層レジスト層(4) をマスクとして, 該
中間層(3) の露出した領域を酸化して酸化層(5) とする
工程と,該上層レジスト層(4) 及び, 該上層レジスト層
(4) 下側の中間層(3) を除去する工程と,該酸化層(5)
をマスクとして, 該下層レジスト層(2) をパターニング
する工程とを含むことを特徴とする微細レジストパター
ンの形成方法。 - 【請求項２】 前記中間層(3) の酸化にプラズマ酸化法
を用いることを特徴とする請求項１記載の微細レジスト
パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112952A JPH05315242A (ja) | 1992-05-06 | 1992-05-06 | 微細レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112952A JPH05315242A (ja) | 1992-05-06 | 1992-05-06 | 微細レジストパターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315242A true JPH05315242A (ja) | 1993-11-26 |
Family
ID=14599641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4112952A Withdrawn JPH05315242A (ja) | 1992-05-06 | 1992-05-06 | 微細レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315242A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004518990A (ja) * | 2000-09-18 | 2004-06-24 | マイクロニック レーザー システムズ アクチボラゲット | 二重層レティクル素材及びその製造方法 |
| JP2008171859A (ja) * | 2007-01-09 | 2008-07-24 | Toppan Printing Co Ltd | レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 |
-
1992
- 1992-05-06 JP JP4112952A patent/JPH05315242A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004518990A (ja) * | 2000-09-18 | 2004-06-24 | マイクロニック レーザー システムズ アクチボラゲット | 二重層レティクル素材及びその製造方法 |
| JP2008171859A (ja) * | 2007-01-09 | 2008-07-24 | Toppan Printing Co Ltd | レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002110510A (ja) | パターン形成方法 | |
| JP2505359B2 (ja) | 半導体装置のコンタクトホ―ル形成方法 | |
| JP3332851B2 (ja) | 半導体装置の製造方法 | |
| JP3665095B2 (ja) | パターン形成方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JPH08162460A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07226396A (ja) | パターン形成方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPS6316623A (ja) | 半導体装置の製造方法 | |
| JPH0123944B2 (ja) | ||
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPH06151614A (ja) | 半導体装置の製造方法 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JPH01273313A (ja) | パターニング方法 | |
| JPH04370926A (ja) | 半導体装置の製造方法 | |
| JPH06302540A (ja) | 半導体装置におけるコンタクト部形成方法 | |
| JPH1012728A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |