JPH1012728A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1012728A
JPH1012728A JP16697696A JP16697696A JPH1012728A JP H1012728 A JPH1012728 A JP H1012728A JP 16697696 A JP16697696 A JP 16697696A JP 16697696 A JP16697696 A JP 16697696A JP H1012728 A JPH1012728 A JP H1012728A
Authority
JP
Japan
Prior art keywords
film
sog film
semiconductor device
organic sog
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16697696A
Other languages
English (en)
Inventor
Kouta Satou
功太 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16697696A priority Critical patent/JPH1012728A/ja
Publication of JPH1012728A publication Critical patent/JPH1012728A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 下地のパターンに疎の部分と密の部分とが混
在する有機SOG膜では、配線上に形成されたSOG膜
の膜厚が異なるため、その形状に反映した段差箇所が生
じ、充分な平坦性が得られないという問題がある。 【解決手段】 層間絶縁膜である有機SOG膜5上に、
メタル配線3が形成された領域を開口したレジストパタ
ーン6を形成後、該レジストパターン6をマスクに、有
機SOG膜5表面に酸素プラズマを照射し、該表面の膜
質を改質することによって、有機SOG膜の改質部分7
と非改質部分5とのエッチング速度を変え、その後、ウ
エットエッチングにより、全面エッチングを行い、表面
の平坦化を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置の製造方法に関し、更に詳しくは、有機
SOG膜を層間絶縁膜として用いた場合の層間絶縁膜表
面の平坦化技術に関するものである。
【0002】
【従来の技術】近年、半導体素子の配線の微細化、多層
化に伴い、配線間ショートによる不良の低減やフォトレ
ジストのフォーカスマージンの確保のため、層間絶縁膜
における、配線による段差の平坦化はますます重要な要
素となってきている。そして、SOG(Spin On
Glass)塗布方法や、化学的機械研磨法(Che
mical Mechanical Polishin
g)等と言った種々の方法による平坦化技術が開発され
ている。その中でもSOG塗布方法は下地の形状におい
て、凸部分には薄く、凹部分には厚く塗布されるという
優れた平坦化特性をもち、他の方法と比較してプロセス
が容易であり、量産性に優れているため、広く用いられ
ている。
【0003】以下に、SOG塗布方法について説明す
る。SOGの材料として、当初テトラアルコキシシラン
を加水分解、縮重合させたポリシロキサンからSiO2
を形成する無機SOGがこれまで実用化されてきたが、
SOG膜を緻密化させるための焼成加熱の際、この無機
SOG膜に大きな収縮応力が生じるので、クラックが発
生しやすく、膜厚を厚くすることができないことから、
充分な平坦性が得られないという欠点を有していた。
【0004】この欠点を解決したのが有機SOG膜であ
る。この有機SOG膜としては、例えば、テトラアルコ
キシシランとアルキルアルコキシシランとを共重合させ
たものがあり、焼成加熱に際しての膜の収縮応力が少な
く、厚膜化が可能であるため、現在広く用いられてい
る。
【0005】しかし、単に塗布、焼成しただけでは、平
坦性はまだ充分とはいえない。そのため、SOG膜塗布
後に、異方性ドライエッチングによるエッチバックを行
う方法が開発されてきた。
【0006】図2に、第1の従来の有機SOG膜を塗布
後にエッチバック法を行う工程を示す。図2において、
11は基板、12はNSG等の絶縁膜、13はメタル配
線、14、16は絶縁膜、15は有機SOG膜を示す。
従来は、図2に示すように、まず、基板11上に、NS
G等の絶縁膜12を形成し、スパッタ法等により、アル
ミニウム配線13を形成する。次に、全面にCVD膜1
4及びSOG膜15を順次形成する。次に、全面をエッ
チバックした後、CVD膜16を形成する。
【0007】しかし、このエッチバック法はエッチング
の制御が難しく、特に、エッチングの終点管理が困難で
あるという問題点がある。これを解決するために、特開
平2−36529号公報では、SOG膜のエッチング速
度A(nm/min)、CVD膜のエッチング速度B
(nm/min)がA≦Bを満足する条件下でエッチバ
ックする方法等がある。
【0008】
【発明が解決しようとする課題】しかし、一般的な半導
体装置は、図3に示すように、1層目メタル配線が疎の
箇所と密の箇所とがある。そして、有機SOG膜はこの
ように下地のパターンに疎の部分(以下、「疎の配線」
という。)と密の部分(以下、「密の配線」という。)
とが混在すると、疎の配線上には薄く、密な配線上には
厚く塗布されるため、特開平2−36529号公報に記
載のエッチバック法を用いたとしても、配線上に形成さ
れたSOG膜の膜厚が異なるため、その形状に反映した
段差箇所が生じ、充分な平坦性が得られないという問題
がある。
【0009】また、配線上又は凸部分上に開口したレジ
ストパターン形成した後、ウエットエッチングを行う方
法を、疎密な配線上に用いた場合、図4に示すように疎
の配線上と密な配線上とでは膜厚が異なり、疎の配線上
の段差部分のSOG膜が密の配線上の段差部分のSOG
膜よりも多くエッチングされるので、図4のウエットエ
ッチング後の表面形状を表す点線で示すように、充分な
平坦性が得られない。
【0010】尚、図3は第1の従来技術の課題の説明に
供する図であり、図4は第2の従来技術の課題の説明に
供する図であり、図4において、17はレジストパター
ンを示す。
【0011】
【課題を解決するための手段】請求項1記載の本発明の
半導体装置の製造方法は、層間絶縁膜に有機SOG膜を
用いた、多層配線構造を有する半導体装置の製造方法に
おいて、基板表面に段差がある領域を開口したレジスト
パターンを、上記層間絶縁膜上に形成する工程と、該レ
ジストパターンをマスクに、上記層間絶縁膜表面に酸素
プラズマを照射し、該表面の膜質を改質する工程と、ウ
エットエッチングにより、全面エッチングを行い、少な
くとも上記改質された有機SOG膜を除去し、上記層間
絶縁膜の表面の平坦化を行うことを特徴とするものであ
る。
【0012】また、請求項2記載の本発明の半導体装置
の製造方法は、上記ウエットエッチングにフッ酸を用い
たことを特徴とする、請求項1記載の半導体装置の製造
方法である。
【0013】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
【0014】図1は本発明の一実施の形態の半導体装置
の製造工程図である。また、図1において、1は基板、
2はNSG等の絶縁膜、3はメタル配線、4は第1絶縁
膜、5は有機SOG膜、6はレジストパターン、7は有
機SOG膜の改質部分、8は第2絶縁膜を示す。
【0015】図1を用いて、本発明の実施の形態の半導
体装置の製造工程を説明する。
【0016】まず、基板1上にNSG膜等の絶縁膜2を
形成し、スパッタ法等により膜厚が約1μmのメタル配
線3を形成する(図1(a))。
【0017】次に、全面にCVD法により、第1絶縁膜
4を約300nm形成後、有機SOG膜5を、フラット
ウエハ上では約400nm程度形成される条件で、全面
に塗布、焼成する(図1(b))。
【0018】次に、上層配線層等の形状を悪化させる要
因となる基板1上の段差部(本実施の形態においては、
1層目のメタル配線3)が形成されている領域が開口す
るように、公知のリソグラフィを行いレジストパターン
6を形成する。そして、このレジストパターン6をマス
クとして、酸素プラズマを施し、1層目のメタル配線3
上の有機SOG膜5の膜質を改質させる(図1
(c))。この際、酸素プラズマを施した有機SOG膜
5の膜組成は以下のように変化する。
【0019】
【化1】
【0020】すなわち、プラズマの酸化作用によるメチ
ル基の消失と水酸基の増加とが起こり、酸素プラズマを
施した部分は、他の部分(疎水性)と比べて異なる膜質
(親水性)となる。改質部分のウエットエッチングにお
けるエッチング速度は非改質部分と大きく異なり、例え
ば、濃度0.5%のフッ酸処理を行った場合、改質部分
のエッチング速度Aと非改質部分のエッチング速度Bの
比は、A:B=30:1程度である。また、フッ酸の他
に、サイロックスエッチャントを用いても、十分な選択
比が得られる。更に、シリコン酸化膜をエッチングでき
るエッチャントであれば、本発明に適用可能である。
【0021】また、変化させる膜質の深さ方向への制御
は、酸素プラズマの処理時間を管理することで可能であ
る。本実施の形態に示すように、段差がメタル配線3に
よって生じている場合、後の工程でスルーホールをメタ
ル配線3上に形成する際、SOG膜が露出しないよう
に、メタル配線3上の有機SOG膜5を全て改質するよ
うにプラズマの処理時間を制御する。
【0022】次に、レジストパターン6を剥離した後
(図1(d))、低濃度(0.5%程度)のフッ酸のウ
エットエッチにより、全面エッチングすることで、改質
したSOG膜7を除去する(図1(e))。その後、第
2CVD膜8を約400nm形成することで、良好な平
坦性が得られる(図1(f))。
【0023】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、多層配線構造を有する半導体装置に
おける配線間の層間絶縁膜として有機SOG膜を使用
し、上方の配線層等の形状を悪化させる要因となる段差
部に酸素プラズマを施し、SOG膜を改質させ、エッチ
バックすることで、層間絶縁膜の表面は良好な平坦性が
得られる。
【0024】また、酸素プラズマを施した改質部分と施
していない非改質部分とで、フッ酸を用いたウエットエ
ッチングにおける選択比は30と非常に大きいので、エ
ッチングの終点管理が容易になる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体装置の製造
工程図である。
【図2】第1の従来の有機SOG膜を用いた半導体装置
の製造工程図である。
【図3】第1の従来技術の課題の説明に供する図であ
る。
【図4】第2の従来技術の課題の説明に供する図であ
る。
【符号の説明】
1 基板 2 NSG等の絶縁膜 3 メタル配線 4 第1絶縁膜膜 5 有機系SOG膜 6 レジストパターン 7 有機SOG膜の改質部分 8 第2絶縁膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された層間絶縁膜に有機S
    OG膜を用いた、多層配線構造を有する半導体装置の製
    造方法において、 基板表面に段差が形成された領域を開口したレジストパ
    ターンを、上記有機SOG膜上に形成する工程と、 該レジストパターンをマスクに、上記有機SOG膜表面
    に酸素プラズマを照射し、該表面の膜質を改質する工程
    と、 ウエットエッチングにより、全面エッチングを行い、少
    なくとも上記改質された有機SOG膜を除去し、上記層
    間絶縁膜の表面の平坦化を行うことを特徴とする、半導
    体装置の製造方法。
  2. 【請求項2】 上記ウエットエッチングにフッ酸を用い
    たことを特徴とする、請求項1記載の半導体装置の製造
    方法。
JP16697696A 1996-06-27 1996-06-27 半導体装置の製造方法 Pending JPH1012728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16697696A JPH1012728A (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16697696A JPH1012728A (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1012728A true JPH1012728A (ja) 1998-01-16

Family

ID=15841106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16697696A Pending JPH1012728A (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1012728A (ja)

Similar Documents

Publication Publication Date Title
US5795811A (en) Method for forming insulating films in semiconductor devices
JPH05243223A (ja) 集積回路装置の製造方法
JP2004179614A (ja) 半導体装置の製造方法
JP2001015479A (ja) 半導体装置の製造方法
JP2000058536A (ja) 半導体装置及びその製造方法
JPH08181210A (ja) 半導体装置の製造方法
JPH06208993A (ja) 半導体装置の製造方法
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
JPS59139643A (ja) 半導体装置およびその製造方法
JPS63272038A (ja) SiO↓2絶縁層に傾斜側面を持つ接触孔の形成方法
JPH0936117A (ja) 多層配線形成法
JPH1012728A (ja) 半導体装置の製造方法
JPH06291202A (ja) 半導体装置の製造方法
EP0265619B1 (en) Planarization through silylation
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
JPH04150030A (ja) 半導体装置の製造方法
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
US6503849B1 (en) Method for forming insulating film
JPS6376351A (ja) 多層配線の形成方法
JPH0430524A (ja) 半導体装置の製造方法
JPH0194623A (ja) 多層配線半導体装置の製造方法
JP2003258082A (ja) 半導体装置の製造方法
JPH05315242A (ja) 微細レジストパターンの形成方法
KR0170356B1 (ko) 반도체 장치의 소자 분리 방법
CN1385891A (zh) 形成半导体金属内连线的方法