JPH05315332A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05315332A JPH05315332A JP4080170A JP8017092A JPH05315332A JP H05315332 A JPH05315332 A JP H05315332A JP 4080170 A JP4080170 A JP 4080170A JP 8017092 A JP8017092 A JP 8017092A JP H05315332 A JPH05315332 A JP H05315332A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- wiring
- semiconductor device
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
- H10W20/039—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures also covering sidewalls of the conductive structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】上層に形成する絶縁膜と良好な密着性を有する
配線を形成する。 【構成】マスク膜を用いた選択メッキ法により金配線を
形成した後、この金配線上に第３導電膜としてＣｒ膜７
を形成し、さらに熱処理を施して金配線の周囲に絶縁膜
との密着性、耐食性、耐熱性の高い反応層８を形成し、
未反応のＣｒ膜を除去し、その上層にシリコン酸化膜９
を形成する。
配線を形成する。 【構成】マスク膜を用いた選択メッキ法により金配線を
形成した後、この金配線上に第３導電膜としてＣｒ膜７
を形成し、さらに熱処理を施して金配線の周囲に絶縁膜
との密着性、耐食性、耐熱性の高い反応層８を形成し、
未反応のＣｒ膜を除去し、その上層にシリコン酸化膜９
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にメッキ法による配線の形成方法に関する。
関し、特にメッキ法による配線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造工程におけるメ
ッキ法による配線の形成方法を図３を用いて説明する。
まず図３（ａ）に示すように、シリコン基板１上に第１
絶縁膜として、熱酸化法あるいはシラン（ＳｉＨ4 ）と
亜酸化窒素（Ｎ2 Ｏ）ガスを用いたプラズマＣＶＤ法に
より厚さ約５００ｎｍのシリコン酸化膜２を形成する。
続いて第１導電膜としてタングステン（Ｗ）にチタン
（Ｔｉ）が１０ｗｔ％程度添加されたＴｉ−Ｗ膜３を
Ｄ．Ｃマグネトロンスパッタ法により、成膜パワー１．
０〜２．０ｋｗ、成膜圧力２〜１０ｍＴｏｒｒの条件の
下、１００ｎｍの厚みで形成する。さらにこのＴｉ−Ｗ
膜３上に例えば第２導電膜としてＡｕ膜４（またはＰ
ｔ，Ｐｄ，Ｒｈ膜）を同様の手法を用いて、成膜パワー
０．２〜１．０ｋｗ、成膜圧力２〜１０ｍＴｏｒｒの条
件の下、１０〜５０ｎｍの厚みで形成する。
ッキ法による配線の形成方法を図３を用いて説明する。
まず図３（ａ）に示すように、シリコン基板１上に第１
絶縁膜として、熱酸化法あるいはシラン（ＳｉＨ4 ）と
亜酸化窒素（Ｎ2 Ｏ）ガスを用いたプラズマＣＶＤ法に
より厚さ約５００ｎｍのシリコン酸化膜２を形成する。
続いて第１導電膜としてタングステン（Ｗ）にチタン
（Ｔｉ）が１０ｗｔ％程度添加されたＴｉ−Ｗ膜３を
Ｄ．Ｃマグネトロンスパッタ法により、成膜パワー１．
０〜２．０ｋｗ、成膜圧力２〜１０ｍＴｏｒｒの条件の
下、１００ｎｍの厚みで形成する。さらにこのＴｉ−Ｗ
膜３上に例えば第２導電膜としてＡｕ膜４（またはＰ
ｔ，Ｐｄ，Ｒｈ膜）を同様の手法を用いて、成膜パワー
０．２〜１．０ｋｗ、成膜圧力２〜１０ｍＴｏｒｒの条
件の下、１０〜５０ｎｍの厚みで形成する。
【０００３】第１導電膜は後工程で形成するメッキ膜や
第２導電膜の能動領域への拡散を防止するバリアメタル
として設けるが、下層に存在する第１絶縁膜との間の密
着をとる層としても機能する。第２導電膜はメッキ膜成
長時のメッキ電流供給，メッキ膜の安定した成長，メッ
キ膜と第１導電膜との間の密着性確保および第１導電膜
表面のメッキ液からの保護を目的として形成されるもの
である。
第２導電膜の能動領域への拡散を防止するバリアメタル
として設けるが、下層に存在する第１絶縁膜との間の密
着をとる層としても機能する。第２導電膜はメッキ膜成
長時のメッキ電流供給，メッキ膜の安定した成長，メッ
キ膜と第１導電膜との間の密着性確保および第１導電膜
表面のメッキ液からの保護を目的として形成されるもの
である。
【０００４】次に図３（ｂ）に示すように、ｇ線あるい
はｉ線を用いたフォトリソグラフィー法により、１〜２
μｍの厚みを有するフォトレジスト膜５より構成される
マスクをＡｕ膜４上に形成する。次で電解メッキ法を用
いて露出したＡｕ膜４上に選択的に０．５〜１．５μｍ
の厚さのＡｕメッキ膜６を形成する。
はｉ線を用いたフォトリソグラフィー法により、１〜２
μｍの厚みを有するフォトレジスト膜５より構成される
マスクをＡｕ膜４上に形成する。次で電解メッキ法を用
いて露出したＡｕ膜４上に選択的に０．５〜１．５μｍ
の厚さのＡｕメッキ膜６を形成する。
【０００５】電解金メッキに用いるメッキ液は、硫酸金
ナトリウムと硫酸を主成分とし、これに平坦化剤、ｐＨ
安定剤等の添加剤が添加されたものを使用する。このメ
ッキ液は通常１リットル当り約１０ｇの金を含有する非
シアン系の溶液で、ほぼ中性のｐＨ（６．０〜８．０）
を有している。実際の電解メッキはメッキ温度３５〜６
５℃、電流密度１〜４ｍＡ／ｃｍ2 の条件の下で行う事
が膜質、均一性などの観点からみて好ましい。
ナトリウムと硫酸を主成分とし、これに平坦化剤、ｐＨ
安定剤等の添加剤が添加されたものを使用する。このメ
ッキ液は通常１リットル当り約１０ｇの金を含有する非
シアン系の溶液で、ほぼ中性のｐＨ（６．０〜８．０）
を有している。実際の電解メッキはメッキ温度３５〜６
５℃、電流密度１〜４ｍＡ／ｃｍ2 の条件の下で行う事
が膜質、均一性などの観点からみて好ましい。
【０００６】次に図３（ｃ）に示すように、有機溶剤を
用いた湿式剥離法あるいは酸素プラズマを用いたアッシ
ング法によりマスクとしてのフォトレジト膜５を除去す
る。次でＡｕメッキ膜６をエッチングマスクとして露出
したＡｕ膜４をエッチングし、続いて露出したＴｉ−Ｗ
膜３もエッチングしてＡｕメッキ膜６を主とした配線を
形成する。
用いた湿式剥離法あるいは酸素プラズマを用いたアッシ
ング法によりマスクとしてのフォトレジト膜５を除去す
る。次でＡｕメッキ膜６をエッチングマスクとして露出
したＡｕ膜４をエッチングし、続いて露出したＴｉ−Ｗ
膜３もエッチングしてＡｕメッキ膜６を主とした配線を
形成する。
【０００７】ウェットエッチング法で除去する場合、Ａ
ｕ膜は濃度１０〜２０ｖｏｌ％の王水で、温度２５〜５
０℃のもとでエッチングし、Ｔｉ−Ｗ膜は濃度５０〜１
００ｖｏｌ％の過酸化水素水で、温度２５〜４５℃の条
件下でエッチングを行う事が好ましい。ドライエッチン
グ法により除去しようとする場合は、Ａｒガスをミリン
グソースとしたイオンミリング法や、ＣＦ4 、ＳＦ6 等
のフッ素系ガスを使用した反応性イオンエッチング法を
使用する。
ｕ膜は濃度１０〜２０ｖｏｌ％の王水で、温度２５〜５
０℃のもとでエッチングし、Ｔｉ−Ｗ膜は濃度５０〜１
００ｖｏｌ％の過酸化水素水で、温度２５〜４５℃の条
件下でエッチングを行う事が好ましい。ドライエッチン
グ法により除去しようとする場合は、Ａｒガスをミリン
グソースとしたイオンミリング法や、ＣＦ4 、ＳＦ6 等
のフッ素系ガスを使用した反応性イオンエッチング法を
使用する。
【０００８】次に図３（ｄ）に示すように、ＳｉＨ4 お
よびＮＨ3 を反応ガスとしたプラズマＣＶＤ法を用い
て、シリコン窒化膜９Ａより構成される第２絶縁膜を配
線の上層に０．５〜１μｍの厚みで形成する。
よびＮＨ3 を反応ガスとしたプラズマＣＶＤ法を用い
て、シリコン窒化膜９Ａより構成される第２絶縁膜を配
線の上層に０．５〜１μｍの厚みで形成する。
【０００９】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法における配線の形成には以下に示す欠点
がある。
装置の製造方法における配線の形成には以下に示す欠点
がある。
【００１０】例えば金が主配線材料である場合、形成さ
れた配線は低電気抵抗、高化学的安定性、高エレクトロ
マイグレーション耐性などの優れた特性を多く有してい
る。しかしながら金配線の上層に絶縁膜を形成した場
合、高い化学的安定性のために絶縁膜との結合を作りに
くく、絶縁膜自体の応力や後工程の熱処理による熱誘起
の応力がかかって、剥がれを生じ易い。そのため製造工
程での高い歩留りを得にくく、製品として完成した後も
特性変動や層間接続部で断線が生じるなど長期信頼性が
得られない。更に、金配線とその上の絶縁膜との密着が
悪いため多層配線を形成しにくい。そのため半導体装置
の微細化・高性能化がむずかしい。
れた配線は低電気抵抗、高化学的安定性、高エレクトロ
マイグレーション耐性などの優れた特性を多く有してい
る。しかしながら金配線の上層に絶縁膜を形成した場
合、高い化学的安定性のために絶縁膜との結合を作りに
くく、絶縁膜自体の応力や後工程の熱処理による熱誘起
の応力がかかって、剥がれを生じ易い。そのため製造工
程での高い歩留りを得にくく、製品として完成した後も
特性変動や層間接続部で断線が生じるなど長期信頼性が
得られない。更に、金配線とその上の絶縁膜との密着が
悪いため多層配線を形成しにくい。そのため半導体装置
の微細化・高性能化がむずかしい。
【００１１】主配線材料が銅の場合、銅表面が露出して
いるとアフターコロジョンにより銅が腐食して断線等を
生じ易く、高い長期信頼性が得られない。また、その上
層に絶縁膜としてシリコン酸化膜やシリコン窒化膜に代
表されるシリコン系の層間絶縁膜を直接形成すると、後
の製造工程中にかかる熱処理によって銅と絶縁膜が反応
して半導体装置の電気特性を劣化させる。
いるとアフターコロジョンにより銅が腐食して断線等を
生じ易く、高い長期信頼性が得られない。また、その上
層に絶縁膜としてシリコン酸化膜やシリコン窒化膜に代
表されるシリコン系の層間絶縁膜を直接形成すると、後
の製造工程中にかかる熱処理によって銅と絶縁膜が反応
して半導体装置の電気特性を劣化させる。
【００１２】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体基板上に設けられた絶縁膜と、この絶縁膜上
に順次設けられた第１導電膜と第２導電膜と金属メッキ
膜とからなる配線と、この配線を構成する少くとも前記
金属メッキ膜の上面と側面に設けられた反応層とを含む
ものである。
は、半導体基板上に設けられた絶縁膜と、この絶縁膜上
に順次設けられた第１導電膜と第２導電膜と金属メッキ
膜とからなる配線と、この配線を構成する少くとも前記
金属メッキ膜の上面と側面に設けられた反応層とを含む
ものである。
【００１３】第２の発明の半導体装置の製造方法は、半
導体基板上に絶縁膜を設けたのちバリア及び密着用の第
１導電膜と総電用の第２導電膜を順次形成する工程と、
この第２導電膜上にフォトレジスト膜を形成したのちパ
ターニングする工程と、このフォトレジスト膜をマスク
とし電解メッキ法により金属メッキ膜を形成する工程
と、前記フォトレジスト膜を除去したのち前記金属メッ
キ膜をマスクとして前記第２導電膜および前記第１導電
膜を除去し金属メッキ膜と第２導電膜と第１導電膜とか
らなる配線を形成する工程と、この配線を含む全面に第
３導電膜を設けたのち熱処理し前記配線の上面と側面に
反応層を形成する工程とを含むものである。
導体基板上に絶縁膜を設けたのちバリア及び密着用の第
１導電膜と総電用の第２導電膜を順次形成する工程と、
この第２導電膜上にフォトレジスト膜を形成したのちパ
ターニングする工程と、このフォトレジスト膜をマスク
とし電解メッキ法により金属メッキ膜を形成する工程
と、前記フォトレジスト膜を除去したのち前記金属メッ
キ膜をマスクとして前記第２導電膜および前記第１導電
膜を除去し金属メッキ膜と第２導電膜と第１導電膜とか
らなる配線を形成する工程と、この配線を含む全面に第
３導電膜を設けたのち熱処理し前記配線の上面と側面に
反応層を形成する工程とを含むものである。
【００１４】
【作用】本発明の半導体装置の製造方法は、主配線材料
と絶縁膜との間に、両者に対して密着性が良く、耐食性
・耐熱性の高い反応層をフォトレジスト工程数を増加さ
せることなく、かつ選択的に薄く形成できる。従って、
配線上に絶縁膜を形成しても剥がれを生じることはな
い。また、この配線の最表面層は耐食性・耐熱性も高い
ため、アフターコロージョンの発生や絶縁膜との反応の
発生を抑制できる。そのため良好な電気特性と高い長期
信頼性を有する多層の配線を高い歩留で製造する事が出
来る。さらに配線の多層化が容易となるため、半導体装
置の微細化・高性能化が可能となる。
と絶縁膜との間に、両者に対して密着性が良く、耐食性
・耐熱性の高い反応層をフォトレジスト工程数を増加さ
せることなく、かつ選択的に薄く形成できる。従って、
配線上に絶縁膜を形成しても剥がれを生じることはな
い。また、この配線の最表面層は耐食性・耐熱性も高い
ため、アフターコロージョンの発生や絶縁膜との反応の
発生を抑制できる。そのため良好な電気特性と高い長期
信頼性を有する多層の配線を高い歩留で製造する事が出
来る。さらに配線の多層化が容易となるため、半導体装
置の微細化・高性能化が可能となる。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の第１の実施例の半導
体装置の製造方法を説明するための工程順に示した半導
体チップの断面図である。
る。図１（ａ）〜（ｄ）は本発明の第１の実施例の半導
体装置の製造方法を説明するための工程順に示した半導
体チップの断面図である。
【００１６】まず図１（ａ）に示す通り、図３（ａ）〜
（ｃ）で説明した従来の製造方法と同様に、シリコン基
板１上にＳｉＨ4 を主反応ガスとした熱ＣＶＤ法あるい
はプラズマＣＶＤ法などの手法を用いて厚さ約５００ｎ
ｍのシリコン酸化膜（第１絶縁膜）２を形成する。続い
て第１導電膜としてＷにＴｉが１０ｗｔ％添加されたＴ
ｉ−Ｗ膜３をＤ．Ｃ．マグネトロンスパッタ法により、
成膜パワー１．０〜２．０ｋｗ、成膜圧力２〜１０ｍＴ
ｏｒｒの条件の下、１００ｎｍの厚みで形成する。さら
にこの上に、例えば第２導電膜としてＡｕ膜４を同様の
手法を用いて、成膜パワー０．２〜１．０ｋｗ、成膜圧
力２〜１０ｍＴｏｒｒの条件の下、２０〜５０ｎｍの厚
みで形成する。
（ｃ）で説明した従来の製造方法と同様に、シリコン基
板１上にＳｉＨ4 を主反応ガスとした熱ＣＶＤ法あるい
はプラズマＣＶＤ法などの手法を用いて厚さ約５００ｎ
ｍのシリコン酸化膜（第１絶縁膜）２を形成する。続い
て第１導電膜としてＷにＴｉが１０ｗｔ％添加されたＴ
ｉ−Ｗ膜３をＤ．Ｃ．マグネトロンスパッタ法により、
成膜パワー１．０〜２．０ｋｗ、成膜圧力２〜１０ｍＴ
ｏｒｒの条件の下、１００ｎｍの厚みで形成する。さら
にこの上に、例えば第２導電膜としてＡｕ膜４を同様の
手法を用いて、成膜パワー０．２〜１．０ｋｗ、成膜圧
力２〜１０ｍＴｏｒｒの条件の下、２０〜５０ｎｍの厚
みで形成する。
【００１７】第１導電膜は後工程で形成するメッキ膜や
第２導電膜の構成元素の拡散防止膜（バリアメタル）、
メッキ膜と下層に存在する絶縁膜との間の密着層として
働くものである。その他にもＷ，Ｔｉ，Ｍｏ，Ｚｒ，
Ｖ，Ｈｆのような高融点金属やこれらの合金及びＴｉと
Ｔｉの窒化物、ケイ化物、ＴｉとＴｉのホウ化物の積層
膜など、耐熱性と下地密着性を確保出来る材料であれば
上述の材料に限らず使用する事が出来る。
第２導電膜の構成元素の拡散防止膜（バリアメタル）、
メッキ膜と下層に存在する絶縁膜との間の密着層として
働くものである。その他にもＷ，Ｔｉ，Ｍｏ，Ｚｒ，
Ｖ，Ｈｆのような高融点金属やこれらの合金及びＴｉと
Ｔｉの窒化物、ケイ化物、ＴｉとＴｉのホウ化物の積層
膜など、耐熱性と下地密着性を確保出来る材料であれば
上述の材料に限らず使用する事が出来る。
【００１８】第２導電膜はメッキ時の下地（メッキ電流
供給層）、メッキ膜形成時の安定した成長や、メッキ膜
の密着性確保および第１導電膜表面のメッキ液からの保
護を目的として形成されるものである。Ａｕの他にもＰ
ｄ，Ｐｔ，Ｏｓ，Ｉｒ，Ｒｅ，Ｒｕ，Ｒｈやその合金等
が使用できるが、基本的に金属メッキ膜形成時のメッキ
膜成長の下地として耐熱性、密着性、メッキ性等の観点
から見て相性の良いものであれば上述の元素に限定され
る事はない。
供給層）、メッキ膜形成時の安定した成長や、メッキ膜
の密着性確保および第１導電膜表面のメッキ液からの保
護を目的として形成されるものである。Ａｕの他にもＰ
ｄ，Ｐｔ，Ｏｓ，Ｉｒ，Ｒｅ，Ｒｕ，Ｒｈやその合金等
が使用できるが、基本的に金属メッキ膜形成時のメッキ
膜成長の下地として耐熱性、密着性、メッキ性等の観点
から見て相性の良いものであれば上述の元素に限定され
る事はない。
【００１９】次でｇ線あるいはｉ線を用いたフォトリソ
グラフィー法により、Ａｕ膜４上にフォトレジストより
構成されるマスク膜を選択的に形成する。そして露出し
ているＡｕ膜４上に電解金メッキ法により５００〜１５
００ｎｍの厚みで選択的にＡｕメッキ膜６を形成する。
この際、メッキ電流は下層に存在するＴｉ−Ｗ膜３およ
びＡｕ膜４を通じて供給される。
グラフィー法により、Ａｕ膜４上にフォトレジストより
構成されるマスク膜を選択的に形成する。そして露出し
ているＡｕ膜４上に電解金メッキ法により５００〜１５
００ｎｍの厚みで選択的にＡｕメッキ膜６を形成する。
この際、メッキ電流は下層に存在するＴｉ−Ｗ膜３およ
びＡｕ膜４を通じて供給される。
【００２０】電解金メッキ液は硫酸、硫酸金ナトリウム
等を主成分とし、これに平坦化剤、ｐＨ安定剤などが添
加されたもとを使用する。このメッキ液は通常１リット
ル当たり約１０ｇの金を含有する非シアン系のもので、
中性に近いｐＨ（６〜８）を有している。実際のメッキ
はメッキ膜の膜質、均一性の観点から見て、メッキ温度
３５〜６０℃、電流密度１〜４ｍＡ／ｃｍ2 の条件下で
行うことが好ましい。
等を主成分とし、これに平坦化剤、ｐＨ安定剤などが添
加されたもとを使用する。このメッキ液は通常１リット
ル当たり約１０ｇの金を含有する非シアン系のもので、
中性に近いｐＨ（６〜８）を有している。実際のメッキ
はメッキ膜の膜質、均一性の観点から見て、メッキ温度
３５〜６０℃、電流密度１〜４ｍＡ／ｃｍ2 の条件下で
行うことが好ましい。
【００２１】本第１の実施例ではメッキ膜をＡｕとして
いるが、メッキ法により第２導電膜上に形成可能な金属
で、上下の絶縁膜に対して密着をとりにくいものであれ
ば必ずしもＡｕである必要はない。
いるが、メッキ法により第２導電膜上に形成可能な金属
で、上下の絶縁膜に対して密着をとりにくいものであれ
ば必ずしもＡｕである必要はない。
【００２２】次に酸素プラズマを用いたアッシング法や
有機溶剤を用いた剥離法によりマスク膜を除去したの
ち、Ａｕメッキ膜６をエッチングマスクとしたウェット
エッチング法によりＡｕ膜４の不要部分と、Ｔｉ−Ｗ膜
３の不要部分を順次除去してＡｕメッキ膜６を主とした
配線を形成する。
有機溶剤を用いた剥離法によりマスク膜を除去したの
ち、Ａｕメッキ膜６をエッチングマスクとしたウェット
エッチング法によりＡｕ膜４の不要部分と、Ｔｉ−Ｗ膜
３の不要部分を順次除去してＡｕメッキ膜６を主とした
配線を形成する。
【００２３】ウェットエッチング法で除去する場合、Ａ
ｕ膜４は１０〜２０ｖｏｌ％の王水を用いて２５〜５０
℃でエッチングし、Ｔｉ−Ｗ膜３は５０〜１００ｖｏｌ
％の過酸化水素水を用いて２５〜４５℃でエッチングを
行う事によりサイドエッチの少ない良好な配線形状を得
る事ができる。このエッチング工程でＡｕメッキ膜６は
若干エッチングされる事となるため、Ａｕメッキ膜６の
成膜時の厚みは、この膜減りを考慮して決定する必要が
ある。
ｕ膜４は１０〜２０ｖｏｌ％の王水を用いて２５〜５０
℃でエッチングし、Ｔｉ−Ｗ膜３は５０〜１００ｖｏｌ
％の過酸化水素水を用いて２５〜４５℃でエッチングを
行う事によりサイドエッチの少ない良好な配線形状を得
る事ができる。このエッチング工程でＡｕメッキ膜６は
若干エッチングされる事となるため、Ａｕメッキ膜６の
成膜時の厚みは、この膜減りを考慮して決定する必要が
ある。
【００２４】ウェットエチング法はＡｕメッキ膜に対す
るイオンのアタックがないためドライエッチング法と比
較した場合、メッキ膜の膜減りや表面の損傷を抑制でき
る。そのため、後工程での反応層の形成が安定して出来
ると言う利点を有している。もちろん、この両導電膜の
不要部分除去はウェットエッチング法のみで行われる必
要はなく、両導電膜の種類によってはドライエッチング
法やドライエッチングとウェットエッチングを組み合わ
せた方法が適している場合もある。
るイオンのアタックがないためドライエッチング法と比
較した場合、メッキ膜の膜減りや表面の損傷を抑制でき
る。そのため、後工程での反応層の形成が安定して出来
ると言う利点を有している。もちろん、この両導電膜の
不要部分除去はウェットエッチング法のみで行われる必
要はなく、両導電膜の種類によってはドライエッチング
法やドライエッチングとウェットエッチングを組み合わ
せた方法が適している場合もある。
【００２５】例えば化学的安定性の高い元素である第２
導電膜は、ウェット法による化学反応よりもイオンミリ
ングのようなイオンの衝突を利用した物理的エッチング
法により除去しやすいケースもある。第１導電膜層のド
ライエッチング法による除去は反応性イオンエッチング
で可能である。第１導電膜がＷ系材料の場合ＣＦ4 、Ｓ
Ｆ6 等のフッ素系ガスを用い、Ｔｉ系材料の場合、ＣＣ
１4 、ＢＣ１3 等の塩素系ガスを使用すると良い。
導電膜は、ウェット法による化学反応よりもイオンミリ
ングのようなイオンの衝突を利用した物理的エッチング
法により除去しやすいケースもある。第１導電膜層のド
ライエッチング法による除去は反応性イオンエッチング
で可能である。第１導電膜がＷ系材料の場合ＣＦ4 、Ｓ
Ｆ6 等のフッ素系ガスを用い、Ｔｉ系材料の場合、ＣＣ
１4 、ＢＣ１3 等の塩素系ガスを使用すると良い。
【００２６】次にＤ．Ｃ．マグネトロンスパッタ法によ
り、第３導電膜としてクロム（Ｃｒ）膜７を配線上に２
０〜５０ｎｍの厚みで形成する。
り、第３導電膜としてクロム（Ｃｒ）膜７を配線上に２
０〜５０ｎｍの厚みで形成する。
【００２７】次に図１（ｂ）に示すように、不活性雰囲
気あるいは減圧雰囲気中で２５０〜４５０℃、２０〜６
０分の条件で熱処理を施す。この熱処理によりＣｒとＡ
ｕの原子は拡散して反応層８を形成する。この反応層８
の組成・構造は熱処理条件に依存する事となるため、半
導体装置やその製造工程に要求される特性・規格に応じ
て熱処理条件を設定する必要がある。この場合、Ｃｒは
第１導電膜、第２導電膜とも反応層を形成するが、密着
性や電気特性にはほとんど影響を及ぼす事はない。
気あるいは減圧雰囲気中で２５０〜４５０℃、２０〜６
０分の条件で熱処理を施す。この熱処理によりＣｒとＡ
ｕの原子は拡散して反応層８を形成する。この反応層８
の組成・構造は熱処理条件に依存する事となるため、半
導体装置やその製造工程に要求される特性・規格に応じ
て熱処理条件を設定する必要がある。この場合、Ｃｒは
第１導電膜、第２導電膜とも反応層を形成するが、密着
性や電気特性にはほとんど影響を及ぼす事はない。
【００２８】次に図１（ｃ）に示すように、１０〜５０
ｖｏｌ％のＨＦ（フッ酸）溶液を用いて温度２０〜２５
℃の条件の下、未反応のＣｒ膜のみをエッチング・除去
する。フッ酸は下層のシリコン酸化膜およびＴｉ−Ｗ膜
もエッチングしてしまうため、エッチング条件の設定は
慎重に行う必要がある。ここでは第３導電膜としてＣｒ
を使用しているが、Ａｕと反応層を形成し、かつ絶縁膜
との密着性が良い材料であればよく、Ｃｒに限定される
事はない。例えばＣｒの他、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎ
ｂ，Ｔａ，Ｍｏ，Ｗ，Ｃｏ，Ｎｉまたはこれらの合金，
ケイ素化合物，窒素化合物，ホウ素化合物を用いること
ができる。
ｖｏｌ％のＨＦ（フッ酸）溶液を用いて温度２０〜２５
℃の条件の下、未反応のＣｒ膜のみをエッチング・除去
する。フッ酸は下層のシリコン酸化膜およびＴｉ−Ｗ膜
もエッチングしてしまうため、エッチング条件の設定は
慎重に行う必要がある。ここでは第３導電膜としてＣｒ
を使用しているが、Ａｕと反応層を形成し、かつ絶縁膜
との密着性が良い材料であればよく、Ｃｒに限定される
事はない。例えばＣｒの他、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎ
ｂ，Ｔａ，Ｍｏ，Ｗ，Ｃｏ，Ｎｉまたはこれらの合金，
ケイ素化合物，窒素化合物，ホウ素化合物を用いること
ができる。
【００２９】次に図１（ｄ）に示すように、その上層に
ＳｉＨ4 とＮ2 Ｏを使用したプラズマＣＶＤと言った既
知の手法によりシリコン酸化膜９より構成される第２絶
縁膜を０．５〜１μｍの厚みで形成する。
ＳｉＨ4 とＮ2 Ｏを使用したプラズマＣＶＤと言った既
知の手法によりシリコン酸化膜９より構成される第２絶
縁膜を０．５〜１μｍの厚みで形成する。
【００３０】ここで形成する第２絶縁膜は、必ずしもシ
リコン酸化膜である必要はない。ほかに例えばＰＳＧ、
ＢＳＧ、ＢＰＳＧに代表されるようなリンやボロンを含
有した酸化膜や、シリコン窒化膜、シリコン酸窒化膜、
あるいはポリイミド樹脂系有機膜などであっても構わな
い。その成膜方法もプラズマＣＶＤ法に限定されるもの
ではなく、ＳＯＧ（スピンオングラス）やポリイミド樹
脂系材料に代表される回転塗布法など、他の方法によっ
ても形成は可能である。さらに反応性イオンエッチング
を用いた絶縁膜のエッチバック法に代表される絶縁膜の
平坦化を組み合わせても有効である。
リコン酸化膜である必要はない。ほかに例えばＰＳＧ、
ＢＳＧ、ＢＰＳＧに代表されるようなリンやボロンを含
有した酸化膜や、シリコン窒化膜、シリコン酸窒化膜、
あるいはポリイミド樹脂系有機膜などであっても構わな
い。その成膜方法もプラズマＣＶＤ法に限定されるもの
ではなく、ＳＯＧ（スピンオングラス）やポリイミド樹
脂系材料に代表される回転塗布法など、他の方法によっ
ても形成は可能である。さらに反応性イオンエッチング
を用いた絶縁膜のエッチバック法に代表される絶縁膜の
平坦化を組み合わせても有効である。
【００３１】このように第１の実施例により形成された
配線は、その周囲部が層間絶縁膜との密着性が良好な金
属と金との反応層８により覆われているため第２絶縁膜
との間で剥がれを生じる事はなく、また反応層も配線の
ごく薄い表面層のみに存在するため、金配線自体の電気
抵抗をほとんど変化させない。
配線は、その周囲部が層間絶縁膜との密着性が良好な金
属と金との反応層８により覆われているため第２絶縁膜
との間で剥がれを生じる事はなく、また反応層も配線の
ごく薄い表面層のみに存在するため、金配線自体の電気
抵抗をほとんど変化させない。
【００３２】そのため従来の製造方法と比較して高い長
期信頼性と良好な電気特性を有する多層配線を有する半
導体装置が高い歩留りで安定して得られるようになる。
期信頼性と良好な電気特性を有する多層配線を有する半
導体装置が高い歩留りで安定して得られるようになる。
【００３３】本発明の半導体装置の製造方法は、ＭＯＳ
型トランジスタ、ＢＩＰＯＬＡＲ型トランジスタなどの
ような半導体集積装置の種類にかかわらず適応可能であ
る。
型トランジスタ、ＢＩＰＯＬＡＲ型トランジスタなどの
ような半導体集積装置の種類にかかわらず適応可能であ
る。
【００３４】図２（ａ）〜（ｄ）は本発明の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００３５】まず図２（ａ）に示すように、第１の実施
例と同様の手法を用いて、シリコン基板１上に第１絶縁
膜としてのシリコン酸化膜２を形成したのち、第２導電
膜として厚さ５０ｎｍのＴｉ膜と厚さ１００ｎｍのＴｉ
Ｎ膜（Ｔｉ−ＴｉＮ膜）３Ａと、第２導電膜として厚さ
２０〜１００ｎｍのＣｕ膜４Ａを形成する。次で厚さ
０．５〜１．０μｍのフォトレジスト膜５を形成したの
ちパターニングしメッキ用のマスクを形成する。第１導
電膜のＴｉ膜はＴｉをターゲット、スパッタガスにアル
ゴンを用いたＤ．Ｃ．マグネトロンスパッタ法により形
成し、ＴｉＮ膜の場合、スパッタガスに窒素とアルゴン
の混合ガスを用いた反応性スパッタ法により形成する。
例と同様の手法を用いて、シリコン基板１上に第１絶縁
膜としてのシリコン酸化膜２を形成したのち、第２導電
膜として厚さ５０ｎｍのＴｉ膜と厚さ１００ｎｍのＴｉ
Ｎ膜（Ｔｉ−ＴｉＮ膜）３Ａと、第２導電膜として厚さ
２０〜１００ｎｍのＣｕ膜４Ａを形成する。次で厚さ
０．５〜１．０μｍのフォトレジスト膜５を形成したの
ちパターニングしメッキ用のマスクを形成する。第１導
電膜のＴｉ膜はＴｉをターゲット、スパッタガスにアル
ゴンを用いたＤ．Ｃ．マグネトロンスパッタ法により形
成し、ＴｉＮ膜の場合、スパッタガスに窒素とアルゴン
の混合ガスを用いた反応性スパッタ法により形成する。
【００３６】本第２の実施例では第２導電膜をＣｕ膜と
しているが、この層は銅に限定されるものではない。銅
以外でもその上層に電解メッキ法でＣｕメッキが形成で
き、かつ熱処理によって銅の電気特性や第１導電膜のバ
リアメタルとしての耐熱性を劣化させない材料であれば
使用する事が出来る。
しているが、この層は銅に限定されるものではない。銅
以外でもその上層に電解メッキ法でＣｕメッキが形成で
き、かつ熱処理によって銅の電気特性や第１導電膜のバ
リアメタルとしての耐熱性を劣化させない材料であれば
使用する事が出来る。
【００３７】次に電解メッキ法を用いてＣｕメッキ膜６
Ａを選択的に０．５〜１．５μｍの厚みで形成する。次
に酸素プラズマもしくは有機溶剤を用いてマスクとして
のフォトレジスト膜５を除去する。
Ａを選択的に０．５〜１．５μｍの厚みで形成する。次
に酸素プラズマもしくは有機溶剤を用いてマスクとして
のフォトレジスト膜５を除去する。
【００３８】電解銅メッキは、析出させるＣｕメッキ膜
の均一性が重要となるため、メッキ膜厚の高均一性を得
やすい硫酸銅６０〜１００ｇ／１、金属銅１５〜２５ｇ
／１、硫酸１７０〜２２０ｇ／１の成分比を有し、これ
に小量の塩素と平坦化剤等の添加剤を含有したものを使
用すると良い。実際のメッキ作業は、温度２０〜３０
℃、電流密度１〜３ｍＡ／ｃｍ2 の条件のもとで行うと
平坦で均一性の高いＣｕメッキ膜を形成することが出来
る。
の均一性が重要となるため、メッキ膜厚の高均一性を得
やすい硫酸銅６０〜１００ｇ／１、金属銅１５〜２５ｇ
／１、硫酸１７０〜２２０ｇ／１の成分比を有し、これ
に小量の塩素と平坦化剤等の添加剤を含有したものを使
用すると良い。実際のメッキ作業は、温度２０〜３０
℃、電流密度１〜３ｍＡ／ｃｍ2 の条件のもとで行うと
平坦で均一性の高いＣｕメッキ膜を形成することが出来
る。
【００３９】次に図２（ｂ）に示すように、露出したＣ
ｕ膜４ＡをＣＣ１4 、ＢＣ１3 等の塩素系ガスを用いた
反応性イオンエッチング法により除去し、続いて露出し
たＴｉ−ＴｉＮ膜３Ａも同じく塩素系ガスを用いた反応
性イオンエッチング法により除去してＣｕメッキ膜６Ａ
を主とした配線を形成する。この際、連続エッチングに
よりＣｕ膜４ＡとＴｉ−ＴｉＮ膜３Ａを一度に除去して
も構わない。
ｕ膜４ＡをＣＣ１4 、ＢＣ１3 等の塩素系ガスを用いた
反応性イオンエッチング法により除去し、続いて露出し
たＴｉ−ＴｉＮ膜３Ａも同じく塩素系ガスを用いた反応
性イオンエッチング法により除去してＣｕメッキ膜６Ａ
を主とした配線を形成する。この際、連続エッチングに
よりＣｕ膜４ＡとＴｉ−ＴｉＮ膜３Ａを一度に除去して
も構わない。
【００４０】本第２の実施例ではドライエッチング法に
よりＣｕ膜とＴｉ−ＴｉＮ膜を除去しているが、ウェッ
トエッチングやウェットエンチングとドライエッチング
を組み合わせた方法によっても構わない。例えばＣｕ膜
４Ａをウェット法でエッチングする場合、硝酸系溶液に
よる除去が可能であり、Ｔｉ−ＴｉＮ膜３Ａは、過酸化
水素水あるいはこれにアンモニアを加えた溶液により除
去する事ができる。これらのエッチング時にはＣｕメッ
キ膜６Ａもエッチングされて膜厚が減少するため、この
膜減りを考慮してＣｕメッキ膜の膜厚を決定する必要が
ある。
よりＣｕ膜とＴｉ−ＴｉＮ膜を除去しているが、ウェッ
トエッチングやウェットエンチングとドライエッチング
を組み合わせた方法によっても構わない。例えばＣｕ膜
４Ａをウェット法でエッチングする場合、硝酸系溶液に
よる除去が可能であり、Ｔｉ−ＴｉＮ膜３Ａは、過酸化
水素水あるいはこれにアンモニアを加えた溶液により除
去する事ができる。これらのエッチング時にはＣｕメッ
キ膜６Ａもエッチングされて膜厚が減少するため、この
膜減りを考慮してＣｕメッキ膜の膜厚を決定する必要が
ある。
【００４１】次にＤ．Ｃ．マグネトロンスパッタ法によ
り、第３導電膜としてＴｉ膜７Ａを配線上に２０〜５０
ｎｍの厚みで形成する。
り、第３導電膜としてＴｉ膜７Ａを配線上に２０〜５０
ｎｍの厚みで形成する。
【００４２】次に図２（ｃ）に示すように、不活性ある
いは真空雰囲気中で２５０〜４５０℃、２０〜６０分の
条件で熱処理を施す。この熱処理によりＴｉとＣｕの原
子は拡散して表面層にごく薄い反応層８Ａを形成する。
いは真空雰囲気中で２５０〜４５０℃、２０〜６０分の
条件で熱処理を施す。この熱処理によりＴｉとＣｕの原
子は拡散して表面層にごく薄い反応層８Ａを形成する。
【００４３】通常、第１導電膜が第３導電膜と異なる元
素より構成される時は反応層を形成する場合が多いが、
本第２の実施例では第１導電膜は第３導電膜と同元素よ
り構成されるため、ほとんど反応しない。しかしながら
この実施例における第１導電膜と第３導電膜の反応は密
着性や半導体装置の電気特性にはほとんど影響しないた
め、この領域での反応の有無は大きな問題とはならな
い。この反応層８Ａは、Ｃｕメッキ膜６Ａ表面部にごく
薄く形成されるため銅配線自体の電気特性にはほとんど
影響しない。
素より構成される時は反応層を形成する場合が多いが、
本第２の実施例では第１導電膜は第３導電膜と同元素よ
り構成されるため、ほとんど反応しない。しかしながら
この実施例における第１導電膜と第３導電膜の反応は密
着性や半導体装置の電気特性にはほとんど影響しないた
め、この領域での反応の有無は大きな問題とはならな
い。この反応層８Ａは、Ｃｕメッキ膜６Ａ表面部にごく
薄く形成されるため銅配線自体の電気特性にはほとんど
影響しない。
【００４４】しかも銅と比較して耐食性・耐熱性に優れ
ているため、絶縁膜との反応や銅の腐食を抑制できる効
果を有している。両元素が形成する反応層としては、両
元素の固溶体、ＣｕＴｉ2 、Ｔｉ2 Ｃｕ3 、ＴｉＣｕ、
Ｔｉ2 Ｃｕ等が知られているが、反応層の組成・ 構造は
熱処理条件に依存する事となるため、半導体装置やその
製造工程に要求される特性・ 規格に応じて熱処理条件を
設定する必要がある。またＴｉのうに酸素と結合しやす
い元素の場合、熱処理中の酸化に十分留意する必要があ
る。
ているため、絶縁膜との反応や銅の腐食を抑制できる効
果を有している。両元素が形成する反応層としては、両
元素の固溶体、ＣｕＴｉ2 、Ｔｉ2 Ｃｕ3 、ＴｉＣｕ、
Ｔｉ2 Ｃｕ等が知られているが、反応層の組成・ 構造は
熱処理条件に依存する事となるため、半導体装置やその
製造工程に要求される特性・ 規格に応じて熱処理条件を
設定する必要がある。またＴｉのうに酸素と結合しやす
い元素の場合、熱処理中の酸化に十分留意する必要があ
る。
【００４５】次に図２（ｄ）に示すように、２５〜１０
０ｖｏｌ％過酸化水素を用いて温度２５℃の条件の下、
未反応のＴｉ膜７Ａのみを選択的にエッチングし除去す
る。第１導電膜であるＴｉ−ＴｉＮ膜３Ａも過酸化水素
によりエッチングされるため、オーバーエッチによりサ
イドエッチングが入り配線剥がれを生じないようなエッ
チング条件を決定する必要がある。続いて上層にＳｉＨ
4 、Ｎ2 Ｏを反応ガスとして使用したプラズマＣＶＤ法
により第２絶縁膜としてシリコン酸化膜９を０．５〜
１．０μｍの厚みで形成する。
０ｖｏｌ％過酸化水素を用いて温度２５℃の条件の下、
未反応のＴｉ膜７Ａのみを選択的にエッチングし除去す
る。第１導電膜であるＴｉ−ＴｉＮ膜３Ａも過酸化水素
によりエッチングされるため、オーバーエッチによりサ
イドエッチングが入り配線剥がれを生じないようなエッ
チング条件を決定する必要がある。続いて上層にＳｉＨ
4 、Ｎ2 Ｏを反応ガスとして使用したプラズマＣＶＤ法
により第２絶縁膜としてシリコン酸化膜９を０．５〜
１．０μｍの厚みで形成する。
【００４６】第２絶縁膜は必ずしもシリコン酸化膜であ
る必要はなく、他にシリコン酸窒化膜やシリコン酸化膜
にリンやボロンが添加されたＰＳＧ、ＢＳＧ、ＢＰＳＧ
などに代表されるシリコン酸化物系の膜、シリコン窒化
膜、シリコン酸窒化膜あるいはポリイミド樹脂系有機膜
なども使用でき、これらを組み合わせた積層構造として
使用する事も出来る。成膜法に関してもプラズマＣＶＤ
法に限らず、回転塗布法にどによる成膜も可能である。
さらに反応性イオンエッチングを用いたエッチバック法
に代表される絶縁膜の平坦化処理を組み合わせても有効
である。
る必要はなく、他にシリコン酸窒化膜やシリコン酸化膜
にリンやボロンが添加されたＰＳＧ、ＢＳＧ、ＢＰＳＧ
などに代表されるシリコン酸化物系の膜、シリコン窒化
膜、シリコン酸窒化膜あるいはポリイミド樹脂系有機膜
なども使用でき、これらを組み合わせた積層構造として
使用する事も出来る。成膜法に関してもプラズマＣＶＤ
法に限らず、回転塗布法にどによる成膜も可能である。
さらに反応性イオンエッチングを用いたエッチバック法
に代表される絶縁膜の平坦化処理を組み合わせても有効
である。
【００４７】このようにして形成された配線は第１の実
施例と同様に、その最上層には銅と比較して酸化膜、窒
化膜などの絶縁膜との反応性が低く、かつ耐食性が高い
反応層８Ａが存在し、上層に第２絶縁膜を形成しても上
層膜との反応やアフターコロージョンを生じない。その
ため良好な電気特性と高い長期信頼性を有する銅配線が
高い歩留りで安定して得られる。
施例と同様に、その最上層には銅と比較して酸化膜、窒
化膜などの絶縁膜との反応性が低く、かつ耐食性が高い
反応層８Ａが存在し、上層に第２絶縁膜を形成しても上
層膜との反応やアフターコロージョンを生じない。その
ため良好な電気特性と高い長期信頼性を有する銅配線が
高い歩留りで安定して得られる。
【００４８】
【発明の効果】以上説明したように本発明によれば、配
線上部に絶縁膜と密着性が良く、耐食性・耐熱性の高い
反応層を薄く選択的に形成する事が出来るため、配線の
上層に絶縁膜を形成した場合でも上層膜界面での剥が
れ、上層膜との熱的反応、あるいは上層膜との間での剥
がれを生じる事がない。
線上部に絶縁膜と密着性が良く、耐食性・耐熱性の高い
反応層を薄く選択的に形成する事が出来るため、配線の
上層に絶縁膜を形成した場合でも上層膜界面での剥が
れ、上層膜との熱的反応、あるいは上層膜との間での剥
がれを生じる事がない。
【００４９】そのため良好な電気特性と高い長期信頼性
を有する配線を高い歩留で安定して製造出来、さらに配
線の多層化が容易になるため、半導体装置を微細化・高
性能化できる効果を有する。
を有する配線を高い歩留で安定して製造出来、さらに配
線の多層化が容易になるため、半導体装置を微細化・高
性能化できる効果を有する。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ シリコン基板 ２ シリコン酸化膜 ３ Ｔｉ−Ｗ膜 ３Ａ Ｔｉ−ＴｉＮ膜 ４ Ａｕ膜 ４Ａ Ｃｕ膜 ５ フォトレジスト膜 ６ Ａｕメッキ膜 ６Ａ Ｃｕメッキ膜 ７ Ｃｒ膜 ７Ａ Ｔｉ膜 ８，８Ａ 反応層 ９ シリコン酸化膜 ９Ａ シリコン窒化膜
Claims (6)
- 【請求項１】 半導体基板上に設けられた絶縁膜と、こ
の絶縁膜上に順次設けられた第１導電膜と第２導電膜と
金属メッキ膜とからなる配線と、この配線を構成する少
くとも前記金属メッキ膜の上面と側面に設けられた反応
層とを含むことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に絶縁膜を設けたのちバリ
ア及び密着用の第１導電膜と給電用の第２導電膜を順次
形成する工程と、この第２導電膜上にフォトレジスト膜
を形成したのちパターニングする工程と、このフォトレ
ジスト膜をマスクとし電解メッキ法により金属メッキ膜
を形成する工程と、前記フォトレジスト膜を除去したの
ち前記金属メッキ膜をマスクとして前記第２導電膜およ
び前記第１導電膜を除去し金属メッキ膜と第２導電膜と
第１導電膜とからなる配線を形成する工程と、この配線
を含む全面に第３導電膜を設けたのち熱処理し前記配線
の上面と側面に反応層を形成する工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項３】 第１導電膜は、Ｗ，Ｔｉ，Ｍｏ，Ｚｒ，
Ｖ，Ｈｆまたはこれらの金属を主成分とする合金，ケイ
素化合物，窒素化合物，ホウ素化合物，炭素化合物から
構成される単層膜である請求項２記載の半導体装置の製
造方法。 - 【請求項４】 第１導電膜は、ＴｉとＴｉの窒素化合物
またはＴｉとＴｉのホウ素化合物からなる２層膜である
請求項２記載の半導体装置の製造方法。 - 【請求項５】 第２導電膜は、Ａｕ，Ｐｄ，Ｐｔ，Ｏ
ｓ，Ｉｒ，Ｒｈ，Ｒｕ，Ｒｅ，Ｔｉ，Ｃｕまたはこれら
の金属を主成分とする合金から構成される請求項２記載
の半導体装置の製造方法。 - 【請求項６】 第３導電膜は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，
Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ｃｏ，Ｎｉまたはこれら
の金属を主成分とする合金，ケイ素化合物，窒素化合
物，ホウ素化合物から構成される請求項２記載の半導体
装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080170A JPH05315332A (ja) | 1992-04-02 | 1992-04-02 | 半導体装置およびその製造方法 |
| KR93005575A KR970009979B1 (en) | 1992-04-02 | 1993-04-02 | Method of manufacturing a semiconductor device and device thereby |
| US08/487,654 US5751067A (en) | 1992-04-02 | 1995-06-07 | Compact semiconductor device having excellent electrical characteristics and long time reliability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080170A JPH05315332A (ja) | 1992-04-02 | 1992-04-02 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315332A true JPH05315332A (ja) | 1993-11-26 |
Family
ID=13710860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4080170A Pending JPH05315332A (ja) | 1992-04-02 | 1992-04-02 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5751067A (ja) |
| JP (1) | JPH05315332A (ja) |
| KR (1) | KR970009979B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545927A (en) * | 1995-05-12 | 1996-08-13 | International Business Machines Corporation | Capped copper electrical interconnects |
| US5549808A (en) * | 1995-05-12 | 1996-08-27 | International Business Machines Corporation | Method for forming capped copper electrical interconnects |
| JP2007335636A (ja) * | 2006-06-15 | 2007-12-27 | Mitsubishi Electric Corp | 半導体装置 |
| US10276502B2 (en) | 2015-03-27 | 2019-04-30 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382312B1 (ko) * | 2000-12-27 | 2003-05-09 | 동부전자 주식회사 | 반도체장치의 도전체 패턴 제조 방법 |
| US7413947B2 (en) * | 2005-02-24 | 2008-08-19 | Texas Instruments Incorporated | Integrated high voltage capacitor having a top-level dielectric layer and a method of manufacture therefor |
| US20110047052A1 (en) * | 2009-08-18 | 2011-02-24 | Kevin Terrill Cornish | Method and process for an energy management system for setting and adjusting a minimum energy reserve for a rechargeable energy storage device |
| CN103855081B (zh) * | 2012-12-06 | 2017-04-12 | 国际商业机器公司 | 集成电路及其制造方法 |
| US9299638B2 (en) * | 2012-12-06 | 2016-03-29 | Globalfoundries Inc. | Patterning transition metals in integrated circuits |
| CN108738240A (zh) * | 2017-04-19 | 2018-11-02 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板及其制备方法 |
| CN113574636A (zh) * | 2019-03-25 | 2021-10-29 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2139420B (en) * | 1983-05-05 | 1987-04-29 | Standard Telephones Cables Ltd | Semiconductor devices |
| JPH0697693B2 (ja) * | 1984-12-05 | 1994-11-30 | 株式会社東芝 | Ｍｏｓ型ｆｅｔのゲート構造の製造方法 |
| JPH081950B2 (ja) * | 1986-11-21 | 1996-01-10 | 株式会社東芝 | 半導体装置の製造方法 |
| US4866008A (en) * | 1987-12-11 | 1989-09-12 | Texas Instruments Incorporated | Methods for forming self-aligned conductive pillars on interconnects |
| US5132775A (en) * | 1987-12-11 | 1992-07-21 | Texas Instruments Incorporated | Methods for and products having self-aligned conductive pillars on interconnects |
| KR930006140B1 (ko) * | 1988-01-21 | 1993-07-07 | 세이꼬 엡슨 가부시끼가이샤 | Mis형 반도체 집적회로장치 |
| US5290733A (en) * | 1988-06-23 | 1994-03-01 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices including depositing aluminum on aluminum leads |
| KR920005701B1 (ko) * | 1989-07-20 | 1992-07-13 | 현대전자산업 주식회사 | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 |
| JPH04355912A (ja) * | 1990-08-09 | 1992-12-09 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| DE69225082T2 (de) * | 1991-02-12 | 1998-08-20 | Matsushita Electronics Corp | Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung |
| US5345108A (en) * | 1991-02-26 | 1994-09-06 | Nec Corporation | Semiconductor device having multi-layer electrode wiring |
| US5164332A (en) * | 1991-03-15 | 1992-11-17 | Microelectronics And Computer Technology Corporation | Diffusion barrier for copper features |
| US5310602A (en) * | 1991-11-12 | 1994-05-10 | Cornell Research Foundation | Self-aligned process for capping copper lines |
-
1992
- 1992-04-02 JP JP4080170A patent/JPH05315332A/ja active Pending
-
1993
- 1993-04-02 KR KR93005575A patent/KR970009979B1/ko not_active Expired - Fee Related
-
1995
- 1995-06-07 US US08/487,654 patent/US5751067A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545927A (en) * | 1995-05-12 | 1996-08-13 | International Business Machines Corporation | Capped copper electrical interconnects |
| US5549808A (en) * | 1995-05-12 | 1996-08-27 | International Business Machines Corporation | Method for forming capped copper electrical interconnects |
| US5705857A (en) * | 1995-05-12 | 1998-01-06 | International Business Machines Corporation | Capped copper electrical interconnects |
| US5898222A (en) * | 1995-05-12 | 1999-04-27 | International Business Machines Corporation | Capped copper electrical interconnects |
| JP2007335636A (ja) * | 2006-06-15 | 2007-12-27 | Mitsubishi Electric Corp | 半導体装置 |
| US10276502B2 (en) | 2015-03-27 | 2019-04-30 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930022522A (ko) | 1993-11-24 |
| KR970009979B1 (en) | 1997-06-19 |
| US5751067A (en) | 1998-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656860A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| US5539256A (en) | Semiconductor device having an interconnection of a laminate structure and a method for manufacturing the same | |
| JP3519632B2 (ja) | 半導体装置の製造方法 | |
| JP2536377B2 (ja) | 半導体装置およびその製造方法 | |
| JP3271272B2 (ja) | 半導体装置の製造方法 | |
| US8415247B2 (en) | Semiconductor device and method for manufacturing of same | |
| WO2003023848A2 (en) | Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing | |
| US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
| US5751067A (en) | Compact semiconductor device having excellent electrical characteristics and long time reliability | |
| US6130155A (en) | Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating | |
| JPH04354133A (ja) | 銅配線の形成方法 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JPH07135186A (ja) | 半導体装置の製造方法 | |
| JP2830540B2 (ja) | 多層配線の製造方法 | |
| JPH05315336A (ja) | 半導体装置の製造方法 | |
| JP2005302752A (ja) | 半導体装置の製造方法 | |
| JP4752108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06236880A (ja) | 金属配線の形成方法 | |
| JP3519641B2 (ja) | 金配線を有する半導体装置およびその製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JPH05109714A (ja) | 半導体装置の製造方法 | |
| JP2000294558A (ja) | 半導体装置及びその製造方法 | |
| JPH05109649A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981104 |