JPH081950B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH081950B2
JPH081950B2 JP61277956A JP27795686A JPH081950B2 JP H081950 B2 JPH081950 B2 JP H081950B2 JP 61277956 A JP61277956 A JP 61277956A JP 27795686 A JP27795686 A JP 27795686A JP H081950 B2 JPH081950 B2 JP H081950B2
Authority
JP
Japan
Prior art keywords
film
boron
semiconductor device
metal
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61277956A
Other languages
English (en)
Other versions
JPS63131572A (ja
Inventor
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61277956A priority Critical patent/JPH081950B2/ja
Priority to US07/123,371 priority patent/US4823182A/en
Priority to KR8713118A priority patent/KR900008148B1/ko
Priority to EP87117153A priority patent/EP0269019B1/en
Priority to DE3750325T priority patent/DE3750325T2/de
Publication of JPS63131572A publication Critical patent/JPS63131572A/ja
Publication of JPH081950B2 publication Critical patent/JPH081950B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/051—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に係わり、特に電極取
り出し部において半導体の拡散層と金属、または金属と
金属の間の相互拡散防止膜を有した半導体装置の製造方
法に関する。
（従来の技術） 一般に半導体装置内には、シリコンと金属、または金
属と金属の接触個所が多くある。該金属接触が高温プロ
セスにさらされると、シリコンと金属、または金属と金
属間の相互拡散がおこる。これを防ぐために種々の拡散
防止膜が開発・検討されている。その中で最も有望と考
えられているものにTiN膜がある。
このTiN膜をシリコン拡散層とAl膜と相互拡散防止膜
に適用した場合について述べる。第２図（ａ）に示すよ
うにＰ型シリコン基板１において、接合深さ0.20μｍの
Ｎ型拡散領域２上の一部にTiN膜３を1000Å堆積し、該T
iN膜上にAl膜４を１μｍ形成した。上記TiN膜３は、Ti
ターゲットを用いてAr/N2混合プラズマ（N2:60％）で化
成スパッタリング法により形成した。上記Al膜４、TiN
膜３をパターニングしてダイオードを形成し、接合リー
ク電流を測定した。なお７は絶縁膜である。
（発明が解決しようとする問題点） 上記測定において、500℃で60分間の熱処理を行なっ
たところ、リーク電流に異常なものが測定された。不良
個所の詳細に観察した結果、拡散層２に微小なアロイス
パイクが発見され、該アロイスパイクによって接合が破
壊していることが判明した。上記アロイスパイクは、Ti
N膜３の一部が何らかの理由でバリア性を失ない、局所
的にAl−Siの相互拡散が発生したことを意味している。
この原因を第２図（ｂ）で説明する。TiN膜３中に未
反応Ti5が若干存在しており、該未反応Tiが熱処理によ
ってTiN膜３の粒界等に集合し、該集合した未反応Tiを
介してAl−Si拡散がおこり、アロイスパイク６が形成さ
れ、接合リークが発生したものと考えられる。
本発明は、相互拡散防止膜中の未反応物質を他の物質
で不活性にし、金属−半導体または金属相互の拡散を抑
制しようとするものである。
［発明の構成］ （問題点を解決するための手段と作用） 本発明は、ボロンもしくは炭素を含む高融点金属窒化
膜をボロンもしくは炭素と高融点金属窒化膜中の未反応
物質が化合しない温度でスパッタ法により形成した後、
または高融点金属窒化膜をスパッタ法により形成し、高
融点金属窒化膜にボロンもしくは炭素を添加した後に、
加熱処理を施すことにより、ボロンもしくは炭素を前記
高融点金属窒化膜中の未反応物質と化合させて不活性物
質を形成するというものである。
そして、このように形成された高融点金属窒化膜を、
半導体もしくは金属と金属の相互拡散防止膜として用い
ることにより、相互拡散防止膜のバリア性を完全化し、
かつ良導電性も保持するものである。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第
１図（ａ）に示される如くＰ型シリコン基板10に、0.2
μｍの接合深さをもったＮ型拡散層11が形成されてお
り、この拡散層11上に、ボロンを0.3％含有したチタン
ターゲットを用いて、Ar/N2混合プラズマ（N2:60％）に
よる化成スパッタ法でTiN膜12を1000Å形成した。その
後Al膜13を１μｍ堆積した。なお17は絶縁膜である。
第１図（ａ）のTiN膜12には、前述したように未反応T
i14が存在するが、同時にボロン15も混在している。こ
のようなTiN膜を熱処理すると、未反応Tiはボロンと反
応して、第１図（ｂ）のようにTiB216が形成される。こ
のためTiN膜12のバリア性は著しく向上し、500℃で60分
の熱処理を行なっても、接合リークの発生は全く測定さ
れなかった。
なお、TiN膜堆積後、熱処理を行ない、しかる後にAl
膜堆積を行なってもよい。またボロンはチタンターゲッ
ト中にTiB2の状態で含有されていても、またはこれ以外
のボロン化合物の状態で含有されていても同様の効果が
あり、何らさしつかえない。またボロンを含まないチタ
ンとボロンまたはボロンを含む化合物（例えばTiB2,B
N）との組み合わせでつくられたターゲットを用いても
よい。
次に本発明の他の実施例を説明する。即ちボロンを含
まないチタンターゲットを用いてTiN膜を堆積後、イオ
ン注入法でボロンをTiN膜に0.1％の濃度まで注入した。
イオン注入後450℃で熱処理後、Al膜堆積を行なった。
しかして本実施例でも500℃の熱処理を行なっても、接
合リークの発生は全く測定されなかった。
更に本発明の異なる実施例を説明する。即ちボロンを
含まないチタンターゲットを用いて、Ar/N2混合プラズ
マ中にB2H2ガスを0.5％混入させて、TiN膜の化成スパッ
タを行なった。TiN膜中にボロンが含有され、所望の特
性は達成された。
なお前記実施例では、シリコン拡散層とアルミニウム
膜の間のバリア膜として評価したものであるが、本発明
のTiN膜は、他のメタルシステム例えばTiSi2とAl,TiSi2
とＷといった金属相互の拡散防止膜にも有効であり、後
者のシステムでは900℃の高温でも充分なバリア性があ
った。この他にもGaAsなどのシリコン以外の半導体基板
と金属の拡散防止膜としても用いることができる。また
実施例ではボロンで未反応TiをTiB2として不活性化した
が、カーボンでTiCにしても同様の効果が期待される。
また高融点金属としてTiを用いたが、Ti以外のHfやＷで
も同様の現象が発生しており、本発明はTi以外の高融点
金属でも有効である。これら高融点金属による高融点金
属窒化膜は、導電性化合物を形成するボロンや炭素を含
む場合、絶縁性化合物を形成する酸素を含む場合とは異
なり良導電性を有するものである。
［発明の効果］ 以上説明した如く本発明によれば、相互拡散防止膜中
の未反応物質を不活性化させて相互拡散防止膜のバリア
性を完全化し、該膜の良導電性を保持する半導体装置が
提供できるものである。
【図面の簡単な説明】
第１図は本発明の一実施例を説明するための半導体装置
の断面図、第２図は従来例の断面図である。 10……Ｐ型シリコン基板、11……Ｎ型拡散層、12……Ti
N膜、13……Al膜、16……TiB2。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体もしくは金属と金属との間の相互拡
    散防止用のバリア膜として高融点金属窒化膜を用いる半
    導体装置の製造方法において、ボロンもしくは炭素が添
    加されたバリア膜を前記ボロンもしくは炭素と前記高融
    点金属窒化膜中の未反応物質が化合しない温度でスパッ
    タ法により形成した後、または前記バリア膜をスパッタ
    法により形成し、前記バリア膜にボロンもしくは炭素を
    添加した後に、加熱処理を施すことにより、前記ボロン
    もしくは炭素を前記高融点金属窒化膜中の未反応物質と
    化合させて不活性物質を形成することを特徴とする半導
    体装置の製造方法。
  2. 【請求項２】前記高融点金属がチタンであることを特徴
    とする特許請求の範囲第１項に記載の半導体装置の製造
    方法。
  3. 【請求項３】前記高融点金属窒化膜上の金属がアルミニ
    ウムもしくはアルミニウム合金であることを特徴とする
    特許請求の範囲第１項または第２項に記載の半導体装置
    の製造方法。
JP61277956A 1986-11-21 1986-11-21 半導体装置の製造方法 Expired - Lifetime JPH081950B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61277956A JPH081950B2 (ja) 1986-11-21 1986-11-21 半導体装置の製造方法
US07/123,371 US4823182A (en) 1986-11-21 1987-11-20 Semiconductor device with a diffusion barrier contact of a refractory metal nitride and either carbon or boron
KR8713118A KR900008148B1 (en) 1986-11-21 1987-11-20 Semiconductor device
EP87117153A EP0269019B1 (en) 1986-11-21 1987-11-20 Method for producing a semiconductor device
DE3750325T DE3750325T2 (de) 1986-11-21 1987-11-20 Verfahren zum Herstellen eines Halbleiterbauelements.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61277956A JPH081950B2 (ja) 1986-11-21 1986-11-21 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7188995A Division JP2586885B2 (ja) 1995-07-25 1995-07-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63131572A JPS63131572A (ja) 1988-06-03
JPH081950B2 true JPH081950B2 (ja) 1996-01-10

Family

ID=17590616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61277956A Expired - Lifetime JPH081950B2 (ja) 1986-11-21 1986-11-21 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4823182A (ja)
EP (1) EP0269019B1 (ja)
JP (1) JPH081950B2 (ja)
KR (1) KR900008148B1 (ja)
DE (1) DE3750325T2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2765884B2 (ja) * 1988-11-15 1998-06-18 株式会社日立製作所 半導体装置
US4985371A (en) * 1988-12-09 1991-01-15 At&T Bell Laboratories Process for making integrated-circuit device metallization
JP2850393B2 (ja) * 1988-12-15 1999-01-27 株式会社デンソー アルミニウム配線及びその製造方法
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
DE69031903T2 (de) 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US5231306A (en) * 1992-01-31 1993-07-27 Micron Technology, Inc. Titanium/aluminum/nitrogen material for semiconductor devices
AU671986B2 (en) * 1992-03-30 1996-09-19 Telstra Corporation Limited A cryptographic communications method and system
JPH05315332A (ja) * 1992-04-02 1993-11-26 Nec Corp 半導体装置およびその製造方法
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Methode zur Herstellung eines Metallkontaktes
JP3086556B2 (ja) * 1993-02-09 2000-09-11 株式会社神戸製鋼所 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法
KR100247455B1 (ko) * 1994-11-30 2000-04-01 로데릭 더블류 루이스 질화텅스텐을 침착시키는 방법, 및 이 방법을 사용하여 커패시터 및 게이트 전극을 제조하는 방법
US5738917A (en) * 1995-02-24 1998-04-14 Advanced Micro Devices, Inc. Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer
KR0147626B1 (ko) * 1995-03-30 1998-11-02 김광호 타이타늄 카본 나이트라이드 게이트전극 형성방법
FR2744461B1 (fr) * 1996-02-01 1998-05-22 Tecmachine Nitrure de titane dope par du bore, revetement de substrat a base de ce nouveau compose, possedant une durete elevee et permettant une tres bonne resistance a l'usure, et pieces comportant un tel revetement
US5918149A (en) * 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
US5898221A (en) * 1996-09-27 1999-04-27 Sanyo Electric Company, Ltd. Semiconductor device having upper and lower wiring layers
US6107152A (en) * 1998-02-20 2000-08-22 Micron Technology, Inc. Method of forming tungsten nitride comprising layers using NF3 as a nitrogen source gas
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6329670B1 (en) * 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
US6337151B1 (en) * 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6635939B2 (en) * 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
US11133461B2 (en) * 2014-09-26 2021-09-28 Intel Corporation Laminate diffusion barriers and related devices and methods
US10892406B2 (en) 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188157A (ja) * 1982-04-28 1983-11-02 Toshiba Corp 半導体装置およびその製造方法
JPS59111362A (ja) * 1982-12-17 1984-06-27 Toshiba Corp 半導体装置
JPS59119867A (ja) * 1982-12-27 1984-07-11 Toshiba Corp 半導体装置
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
US4502209A (en) * 1983-08-31 1985-03-05 At&T Bell Laboratories Forming low-resistance contact to silicon
JPS60153121A (ja) * 1984-01-20 1985-08-12 Nec Corp 半導体装置の形成方法
KR920009916B1 (ko) * 1984-08-27 1992-11-06 아메리칸 텔리폰 앤드 텔레그라프 캄파니 직접 회로 소자용 확산 장벽층 및 그 형성 방법

Also Published As

Publication number Publication date
EP0269019B1 (en) 1994-08-03
DE3750325T2 (de) 1995-01-05
DE3750325D1 (de) 1994-09-08
EP0269019A2 (en) 1988-06-01
KR900008148B1 (en) 1990-11-03
JPS63131572A (ja) 1988-06-03
US4823182A (en) 1989-04-18
EP0269019A3 (en) 1990-02-07

Similar Documents

Publication Publication Date Title
JPH081950B2 (ja) 半導体装置の製造方法
CA1217574A (en) Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy
KR0152370B1 (ko) 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법
US4283439A (en) Method of manufacturing a semiconductor device by forming a tungsten silicide or molybdenum silicide electrode
US5278099A (en) Method for manufacturing a semiconductor device having wiring electrodes
JPH10256256A (ja) 半導体装置の銅金属配線形成方法
JPS62295453A (ja) 半導体材料と電気伝導素子を含むデバイス及びその製造方法
JP3304541B2 (ja) オーミック電極の形成方法
EP0209654B1 (en) Semiconductor device having wiring electrodes
JP2675775B2 (ja) 半導体装置
JP2586885B2 (ja) 半導体装置の製造方法
US6187664B1 (en) Method for forming a barrier metallization layer
JPS60182133A (ja) 半導体装置の製造方法
JPH0376031B2 (ja)
JPH06140358A (ja) 半導体装置の製造方法
JP3150469B2 (ja) 半導体装置
JPH0628315B2 (ja) 半導体装置
JPS5846052B2 (ja) 半導体装置の製造方法
JP2964185B2 (ja) 半導体装置の形成方法
JPS5848459A (ja) 半導体装置
JP2002261044A (ja) 半導体装置の製造方法および半導体装置
JPS6276518A (ja) 半導体装置の製造方法
JPS60192363A (ja) シヨツトキ障壁接合の製造方法
JPS63129662A (ja) 半導体装置
JP3123217B2 (ja) オーミック電極の形成方法