JPH05315746A - プリント基板製造方法 - Google Patents
プリント基板製造方法Info
- Publication number
- JPH05315746A JPH05315746A JP14196992A JP14196992A JPH05315746A JP H05315746 A JPH05315746 A JP H05315746A JP 14196992 A JP14196992 A JP 14196992A JP 14196992 A JP14196992 A JP 14196992A JP H05315746 A JPH05315746 A JP H05315746A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- film
- pattern
- circuit pattern
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 メッキ廃液及びエッチング廃液を大幅に減ら
すことができるプリント基板の製造方法を提供する。 【構成】 箔なし基板に所定のスルーホールを開け、こ
の箔なし基板に無電解メッキ法で極く薄いメッキ膜を付
着し、その上に電解メッキ法で薄いメッキ膜を付着し、
さらにその上に逆パターンが描かれているレジストフィ
ルムを被せて露光及び現像をして回路パターン以外を保
護した上で、電解メッキ法にて厚いメッキ膜を回路パタ
ーン上に形成し、次に一旦上記レジストフィルムを剥離
し、今度は正パターンのレジストフィルムを被せて露光
及び現像をして回路パターンをレジストで保護し、つづ
いてエッチングを施して回路パターン以外の部分のメッ
キ膜を腐食剥離することでプリント基板を得る。
すことができるプリント基板の製造方法を提供する。 【構成】 箔なし基板に所定のスルーホールを開け、こ
の箔なし基板に無電解メッキ法で極く薄いメッキ膜を付
着し、その上に電解メッキ法で薄いメッキ膜を付着し、
さらにその上に逆パターンが描かれているレジストフィ
ルムを被せて露光及び現像をして回路パターン以外を保
護した上で、電解メッキ法にて厚いメッキ膜を回路パタ
ーン上に形成し、次に一旦上記レジストフィルムを剥離
し、今度は正パターンのレジストフィルムを被せて露光
及び現像をして回路パターンをレジストで保護し、つづ
いてエッチングを施して回路パターン以外の部分のメッ
キ膜を腐食剥離することでプリント基板を得る。
Description
【０００１】
【産業上の利用分野】本発明はプリント基板の製造方法
に関する。
に関する。
【０００２】
【従来の技術】図５は従来のプリント基板の製造工程を
示す図であり、フェノール、エポキシ、ポリイミド等の
絶縁材１０１の上下面に３５μｍ（又は１８μｍ）の銅
箔１０２，１０３が接着されたものを銅箔基板１００と
呼ぶ。この銅箔基板１００は必要に応じてサイジング
（切断）し、次にスルーホール１０４をドリルで貫通形
成する。そのスルーホール１０４を介して上下面の銅箔
１０２，１０３を電気的に導通するために、スルーホー
ル１０４に次に述べる銅メッキ膜を被覆する。
示す図であり、フェノール、エポキシ、ポリイミド等の
絶縁材１０１の上下面に３５μｍ（又は１８μｍ）の銅
箔１０２，１０３が接着されたものを銅箔基板１００と
呼ぶ。この銅箔基板１００は必要に応じてサイジング
（切断）し、次にスルーホール１０４をドリルで貫通形
成する。そのスルーホール１０４を介して上下面の銅箔
１０２，１０３を電気的に導通するために、スルーホー
ル１０４に次に述べる銅メッキ膜を被覆する。
【０００３】その為には、先ず無電解メッキ法（化学メ
ッキ法ともいい、電気を使用せずに金属塩水溶液に基板
を浸し、還元剤の作用でメッキ膜を生成する方法。）で
０．３μｍ程度の極く薄いメッキ膜１０５を被せ、次に
電解メッキ法（電気メッキ法）で２５μｍ程度の厚いメ
ッキ膜１０６を被せる。即ち、無電解メッキは電気メッ
キを可能にするための前処理である。
ッキ法ともいい、電気を使用せずに金属塩水溶液に基板
を浸し、還元剤の作用でメッキ膜を生成する方法。）で
０．３μｍ程度の極く薄いメッキ膜１０５を被せ、次に
電解メッキ法（電気メッキ法）で２５μｍ程度の厚いメ
ッキ膜１０６を被せる。即ち、無電解メッキは電気メッ
キを可能にするための前処理である。
【０００４】このような銅箔基板にレジストドライフィ
ルム１０８を密着し、紫外線等で露光し、現像する。こ
れで所定の回路パターンがレジスト（耐エッチング剤）
で描かれたことになる。次のエッチング（酸腐食）工程
で、回路パターン以外の銅箔は腐食剥離され、結果、回
路パターンのみに銅箔が残り、いわゆるプリント基板が
完成する。
ルム１０８を密着し、紫外線等で露光し、現像する。こ
れで所定の回路パターンがレジスト（耐エッチング剤）
で描かれたことになる。次のエッチング（酸腐食）工程
で、回路パターン以外の銅箔は腐食剥離され、結果、回
路パターンのみに銅箔が残り、いわゆるプリント基板が
完成する。
【０００５】
【発明が解決しようとする課題】周知のとおり、プリン
ト基板を目視すると回路部分の面積はプリント基板面積
の５〜２０％と少ない。そして、上記したとおりに剥離
された銅箔の厚さは約６０μｍ（＝３５＋０．３＋２５
μｍ）である。この比較的厚い銅箔を生成するためにそ
れ相応のメッキ工程が必要であり、厚い銅箔の殆どがエ
ッチング液と共に排出されるのでエッチング液も大量必
要である。メッキ廃液及びエッチング廃液は公害の元凶
の一つであり、当然高度な無公害処理を施す必要があ
り、生産コストを押上げる要素になっている。
ト基板を目視すると回路部分の面積はプリント基板面積
の５〜２０％と少ない。そして、上記したとおりに剥離
された銅箔の厚さは約６０μｍ（＝３５＋０．３＋２５
μｍ）である。この比較的厚い銅箔を生成するためにそ
れ相応のメッキ工程が必要であり、厚い銅箔の殆どがエ
ッチング液と共に排出されるのでエッチング液も大量必
要である。メッキ廃液及びエッチング廃液は公害の元凶
の一つであり、当然高度な無公害処理を施す必要があ
り、生産コストを押上げる要素になっている。
【０００６】そこで本発明の目的はメッキ廃液及びエッ
チング廃液を大幅に減らすことのできるプリント基板の
製造方法を提供することにある。
チング廃液を大幅に減らすことのできるプリント基板の
製造方法を提供することにある。
【０００７】
【課題を解決するための手段及び作用】上記目的を達成
するために本発明は、箔なし基板に所定のスルーホール
を開け、この箔なし基板に無電解メッキ法で極く薄いメ
ッキ膜を付着し、その上に電解メッキ法で薄いメッキ膜
を付着し、さらにその上に逆パターンが描かれているレ
ジストフィルムを被せて露光及び現像をして回路パター
ン以外を保護した上で、電解メッキ法にて厚いメッキ膜
を回路パターン上に形成し、次に一旦上記レジストフィ
ルムを剥離し、今度は正パターンのレジストフィルムを
被せて露光及び現像をして回路パターンを保護し、つづ
いてエッチングを施して回路パターン以外の部分のメッ
キ膜を腐食剥離することでプリント基板を得る。
するために本発明は、箔なし基板に所定のスルーホール
を開け、この箔なし基板に無電解メッキ法で極く薄いメ
ッキ膜を付着し、その上に電解メッキ法で薄いメッキ膜
を付着し、さらにその上に逆パターンが描かれているレ
ジストフィルムを被せて露光及び現像をして回路パター
ン以外を保護した上で、電解メッキ法にて厚いメッキ膜
を回路パターン上に形成し、次に一旦上記レジストフィ
ルムを剥離し、今度は正パターンのレジストフィルムを
被せて露光及び現像をして回路パターンを保護し、つづ
いてエッチングを施して回路パターン以外の部分のメッ
キ膜を腐食剥離することでプリント基板を得る。
【０００８】または、箔なし基板に所定のスルーホール
を開け、この箔なし基板に無電解メッキ法で薄いメッキ
膜を付着し、その上に逆パターンが描かれているレジス
トフィルムを被せて露光及び現像をして回路パターン以
外を保護した上で、電解メッキ法にて厚いメッキ膜を回
路パターン上に形成し、次に一旦上記レジストフィルム
を剥離し、今度は正パターンのレジストフィルムを被せ
て露光及び現像をして回路パターンを保護し、つづいて
シリカサンドを吹き付けて回路パターン以外の部分の無
電解メッキ膜を削り取ることでプリント基板を得る。
を開け、この箔なし基板に無電解メッキ法で薄いメッキ
膜を付着し、その上に逆パターンが描かれているレジス
トフィルムを被せて露光及び現像をして回路パターン以
外を保護した上で、電解メッキ法にて厚いメッキ膜を回
路パターン上に形成し、次に一旦上記レジストフィルム
を剥離し、今度は正パターンのレジストフィルムを被せ
て露光及び現像をして回路パターンを保護し、つづいて
シリカサンドを吹き付けて回路パターン以外の部分の無
電解メッキ膜を削り取ることでプリント基板を得る。
【０００９】
【実施例】本発明の実施例を添付図面に基づいて以下に
説明する。なお、図面は符号の向きに見るものとする。
図１は本発明に係る高速無電解メッキ装置の原理図であ
り、前処理薬液シャワ１で洗浄された箔なし基板２は第
１メッキ室３に入れられる。第１メッキ室３にはパラジ
ウムタンク４に備蓄されたメッキ液がポンプ５で強制送
給される。メッキ液は矢印の如く第１メッキ室３を流
れ、箔なし基板２の表面に接触した後にパラジルムタン
ク４へ戻る。
説明する。なお、図面は符号の向きに見るものとする。
図１は本発明に係る高速無電解メッキ装置の原理図であ
り、前処理薬液シャワ１で洗浄された箔なし基板２は第
１メッキ室３に入れられる。第１メッキ室３にはパラジ
ウムタンク４に備蓄されたメッキ液がポンプ５で強制送
給される。メッキ液は矢印の如く第１メッキ室３を流
れ、箔なし基板２の表面に接触した後にパラジルムタン
ク４へ戻る。
【００１０】第１メッキ室３を出た箔なし基板２は洗浄
設備６，７で順次洗浄され、第２メッキ室１０に至る。
第２メッキ室１０には硫酸銅液タンク１１に備蓄された
メッキ液がポンプ１２で強制送給される。メッキ液は矢
印の如く第２メッキ室１０を流れ、箔なし基板２の表
面に接触した後に硫酸銅液タンク１１へ戻る。第１メッ
キ室３及び第２メッキ室１０はメッキ液が高速で流動し
ているため箔なし基板２の表面における化学反応が活性
化せれ、メッキに要する時間は短くなる。これが図１の
装置を高速装置という理由である。
設備６，７で順次洗浄され、第２メッキ室１０に至る。
第２メッキ室１０には硫酸銅液タンク１１に備蓄された
メッキ液がポンプ１２で強制送給される。メッキ液は矢
印の如く第２メッキ室１０を流れ、箔なし基板２の表
面に接触した後に硫酸銅液タンク１１へ戻る。第１メッ
キ室３及び第２メッキ室１０はメッキ液が高速で流動し
ているため箔なし基板２の表面における化学反応が活性
化せれ、メッキに要する時間は短くなる。これが図１の
装置を高速装置という理由である。
【００１１】高速無電解メッキ装置はメッキ液を循環さ
せるところのクローズド方式なので適当にメッキ液を再
生処理又は無害化処理をすればよい。
せるところのクローズド方式なので適当にメッキ液を再
生処理又は無害化処理をすればよい。
【００１２】図２は本発明に係る高速電解メッキ装置の
原理図であり、この電解メッキ室２０は箔なし基板２
（正しくは基板２表面の無電解メッキ膜）を陽極にし、
電解メッキ室２０を陰極にする電気設備２１と、メッキ
液をメッキ室２０の入口へ吹込む第１ポンプ２２と、メ
ッキ液をメッキ室２０の出口へ吹込む第２ポンプ２３及
びメッキ液タンク２４とからなる。
原理図であり、この電解メッキ室２０は箔なし基板２
（正しくは基板２表面の無電解メッキ膜）を陽極にし、
電解メッキ室２０を陰極にする電気設備２１と、メッキ
液をメッキ室２０の入口へ吹込む第１ポンプ２２と、メ
ッキ液をメッキ室２０の出口へ吹込む第２ポンプ２３及
びメッキ液タンク２４とからなる。
【００１３】第１，２ポンプ２２，２３は交互に運転さ
れるものであって、例えば１分間だけ第１ポンプ２２を
運転して箔なし基板２に矢印のメッキ液を高速度で作
用させ、次に第２のポンプ２３を始動して矢印のメッ
キ液を高速度で箔なし基板２へ作用させる。箔なし基板
２の表面に発生する気泡などが速かに取り除かれ新しい
メッキ液が次々と基板２の表面に当るためにメッキの膜
生成速度は飛躍的に向上する。
れるものであって、例えば１分間だけ第１ポンプ２２を
運転して箔なし基板２に矢印のメッキ液を高速度で作
用させ、次に第２のポンプ２３を始動して矢印のメッ
キ液を高速度で箔なし基板２へ作用させる。箔なし基板
２の表面に発生する気泡などが速かに取り除かれ新しい
メッキ液が次々と基板２の表面に当るためにメッキの膜
生成速度は飛躍的に向上する。
【００１４】高速電解メッキ装置もメッキ液を循環させ
るところのクローズド方式なので適当にメッキ液を再生
処理又は無害化処理をすればよい。
るところのクローズド方式なので適当にメッキ液を再生
処理又は無害化処理をすればよい。
【００１５】以上の高速無電解メッキ装置及び高速電解
装置を用いた本発明のプリント基板の製造工程を次に説
明する。図３は本発明に係るプリント基板の製造工程図
であり、箔なし基板にＮＣドリル又はレーザビームでス
ルーホールを開ける（ＳＴ０１、ステップ０１の略号で
ある。）。レーザビームは熱溶解を主とするので従来の
銅箔基板では接着剤が焼損することから使用できなかっ
た。本発明は箔なし基板なので差し支えなく、０．３ｍ
ｍが限度のドリルに対してレーザは０．１ｍｍ又はそれ
以下も可能である。
装置を用いた本発明のプリント基板の製造工程を次に説
明する。図３は本発明に係るプリント基板の製造工程図
であり、箔なし基板にＮＣドリル又はレーザビームでス
ルーホールを開ける（ＳＴ０１、ステップ０１の略号で
ある。）。レーザビームは熱溶解を主とするので従来の
銅箔基板では接着剤が焼損することから使用できなかっ
た。本発明は箔なし基板なので差し支えなく、０．３ｍ
ｍが限度のドリルに対してレーザは０．１ｍｍ又はそれ
以下も可能である。
【００１６】ＳＴ０２では図１で説明した高速無電解メ
ッキ装置で０．３μｍのメッキ膜を被せ、ＳＴ０３では
図２で説明した高速電解メッキ装置で２μｍのメッキ膜
を被せる。これでスルーホールは電気的に導通されたこ
とになる。次に、ＳＴ０４で逆パターンレジストフィル
ムを箔なし基板に密着する。逆パターンレジストフィル
ムは回路以外の部分にレジストが残るようにしたもので
ある。露光、現像すれば回路パターン上はレジスト無し
となる。
ッキ装置で０．３μｍのメッキ膜を被せ、ＳＴ０３では
図２で説明した高速電解メッキ装置で２μｍのメッキ膜
を被せる。これでスルーホールは電気的に導通されたこ
とになる。次に、ＳＴ０４で逆パターンレジストフィル
ムを箔なし基板に密着する。逆パターンレジストフィル
ムは回路以外の部分にレジストが残るようにしたもので
ある。露光、現像すれば回路パターン上はレジスト無し
となる。
【００１７】ＳＴ０５で再び図２の高速電解メッキ装置
にて１０〜２５μｍ（この膜厚は任意に設定すればよ
い。）のメッキを付着せしめる。レジストの部分、即ち
回路以外の部分はレジストで絶縁されているために結果
として、回路パターン上にだけ１０〜２５μｍのメッキ
が施される。従って、ＳＴ０５では、メッキ液の汚れは
従来に比べと大幅に小さくなっている。ＳＴ０６で逆パ
ターンレジストフィルムを剥離する。すると、回路以外
の部分（レジストで保護されていた部分）は２．３μｍ
（ＳＴ０２＋ＳＴ０３）のメッキ膜があり、又回路は２
７．３μｍ（ＳＴ０２＋ＳＴ０３＋ＳＴ０５）のメッキ
膜がある。
にて１０〜２５μｍ（この膜厚は任意に設定すればよ
い。）のメッキを付着せしめる。レジストの部分、即ち
回路以外の部分はレジストで絶縁されているために結果
として、回路パターン上にだけ１０〜２５μｍのメッキ
が施される。従って、ＳＴ０５では、メッキ液の汚れは
従来に比べと大幅に小さくなっている。ＳＴ０６で逆パ
ターンレジストフィルムを剥離する。すると、回路以外
の部分（レジストで保護されていた部分）は２．３μｍ
（ＳＴ０２＋ＳＴ０３）のメッキ膜があり、又回路は２
７．３μｍ（ＳＴ０２＋ＳＴ０３＋ＳＴ０５）のメッキ
膜がある。
【００１８】ＳＴ０７で今度は正パターンのレジストフ
ィルムを被せ、露光、現像（図３では不記載）をして回
路パターンをレジストで保護しつつ、ＳＴ０８でエッチ
ングする。これで回路以外のメッキ膜は消えて無くな
る。ＳＴ０９でレジストフィルムを剥離すればよい。以
上に述べた方法（便宜上「第１の方法」という）によれ
ば回路に必要な分に相当する量のみメッキ処理をするの
で、メッキ液の汚れは小さく、又エッチング量も極く少
ないのでエッチング液の汚れは極く小さい。
ィルムを被せ、露光、現像（図３では不記載）をして回
路パターンをレジストで保護しつつ、ＳＴ０８でエッチ
ングする。これで回路以外のメッキ膜は消えて無くな
る。ＳＴ０９でレジストフィルムを剥離すればよい。以
上に述べた方法（便宜上「第１の方法」という）によれ
ば回路に必要な分に相当する量のみメッキ処理をするの
で、メッキ液の汚れは小さく、又エッチング量も極く少
ないのでエッチング液の汚れは極く小さい。
【００１９】図４は本発明に係るプリント基板製造工程
の別実施例図であり、ＳＴ０１，ＳＴ０２及びＳＴ０
４，ＳＴ０５は第１の方法（図３）と同じであるから説
明は省略する。但し、図３のＳＴ０３を割愛しているの
で、図４のＳＴ０２における無電解メッキ膜厚は２μｍ
まで厚くして耐久性を持たせてもよい。
の別実施例図であり、ＳＴ０１，ＳＴ０２及びＳＴ０
４，ＳＴ０５は第１の方法（図３）と同じであるから説
明は省略する。但し、図３のＳＴ０３を割愛しているの
で、図４のＳＴ０２における無電解メッキ膜厚は２μｍ
まで厚くして耐久性を持たせてもよい。
【００２０】ＳＴ０６において、逆パターンレジストフ
ィルムを剥離すると、回路部分は２５．３μｍ（ＳＴ０
２＋ＳＴ０５）のメッキ膜、回路部分以外は無電解メッ
キ法による０．３μｍの無電解メッキ膜である。この無
電解メッキ膜は電解メッキ膜に比べて柔いという性質が
ある。ＳＴ０７で正パターンのレジストフィルムを被
せ、露光、現像（図４では不記載）をする。これで回路
パターンはレジストで保護されたことになる。そこで、
ＳＴ０８にてＳｉＯ2の微粒子を吹き付けるいわゆるシ
リカサンドブラスト処理をすれば柔い無電解メッキ膜が
削り取られる。ＳＴ０９でレジストを剥離すれば、プリ
ント基板が完成する。
ィルムを剥離すると、回路部分は２５．３μｍ（ＳＴ０
２＋ＳＴ０５）のメッキ膜、回路部分以外は無電解メッ
キ法による０．３μｍの無電解メッキ膜である。この無
電解メッキ膜は電解メッキ膜に比べて柔いという性質が
ある。ＳＴ０７で正パターンのレジストフィルムを被
せ、露光、現像（図４では不記載）をする。これで回路
パターンはレジストで保護されたことになる。そこで、
ＳＴ０８にてＳｉＯ2の微粒子を吹き付けるいわゆるシ
リカサンドブラスト処理をすれば柔い無電解メッキ膜が
削り取られる。ＳＴ０９でレジストを剥離すれば、プリ
ント基板が完成する。
【００２１】シリカサンドブラスト法を基本にしたとこ
ろの「第２の方法」によれば、シリカサンドに混入した
無電解銅を適当に回収すれば、シリカサンドは循環して
使用でき、当然エッチング液は不要である。
ろの「第２の方法」によれば、シリカサンドに混入した
無電解銅を適当に回収すれば、シリカサンドは循環して
使用でき、当然エッチング液は不要である。
【００２２】
【発明の効果】以上に述べた通り本発明は、箔なし基板
に所定のスルーホールを開け、この箔なし基板に無電解
メッキ法で極く薄いメッキ膜を付着し、その上に電解メ
ッキ法で薄いメッキ膜を付着し、さらにその上に逆パタ
ーンが描かれているレジストフィルムを被せて露光及び
現像をして回路パターン以外を保護した上で、電解メッ
キ法にて厚いメッキ膜を回路パターン上に形成し、次に
一旦上記レジストフィルムを剥離し、今度は正パターン
のレジストフィルムを被せて露光及び現像をして回路パ
ターンを保護し、つづいてエッチングを施して回路パタ
ーン以外の部分のメッキ膜を腐食剥離するようにしたの
で、回路に必要な分に相当する量のみメッキ処理をする
だけですみ、メッキ液の汚れは小さく、又エッチング量
も極く少ないのでエッチング液の汚れは極く小さい。
に所定のスルーホールを開け、この箔なし基板に無電解
メッキ法で極く薄いメッキ膜を付着し、その上に電解メ
ッキ法で薄いメッキ膜を付着し、さらにその上に逆パタ
ーンが描かれているレジストフィルムを被せて露光及び
現像をして回路パターン以外を保護した上で、電解メッ
キ法にて厚いメッキ膜を回路パターン上に形成し、次に
一旦上記レジストフィルムを剥離し、今度は正パターン
のレジストフィルムを被せて露光及び現像をして回路パ
ターンを保護し、つづいてエッチングを施して回路パタ
ーン以外の部分のメッキ膜を腐食剥離するようにしたの
で、回路に必要な分に相当する量のみメッキ処理をする
だけですみ、メッキ液の汚れは小さく、又エッチング量
も極く少ないのでエッチング液の汚れは極く小さい。
【００２３】または、箔なし基板に所定のスルーホール
を開け、この箔なし基板に無電解メッキ法で薄いメッキ
膜を付着し、その上に逆パターンが描かれているレジス
トフィルムを被せて露光及び現像をして回路パターン以
外を保護した上で、電解メッキ法にて厚いメッキ膜を回
路パターン上に形成し、次に一旦上記レジストフィルム
を剥離し、今度は正パターンのレジストフィルムを被せ
て露光及び現像をして回路パターンを保護し、つづいて
シリカサンドを吹き付けて回路パターン以外の部分の無
電解メッキ膜を削り取るので、回路に必要な分に相当す
る量のみメッキ処理をすることになり、メッキ液の汚れ
は小さい。シリカサンドに混入した無電解銅を適当に回
収すれば、シリカサンドは循環して使用でき、当然エッ
チング液を不要にできる。
を開け、この箔なし基板に無電解メッキ法で薄いメッキ
膜を付着し、その上に逆パターンが描かれているレジス
トフィルムを被せて露光及び現像をして回路パターン以
外を保護した上で、電解メッキ法にて厚いメッキ膜を回
路パターン上に形成し、次に一旦上記レジストフィルム
を剥離し、今度は正パターンのレジストフィルムを被せ
て露光及び現像をして回路パターンを保護し、つづいて
シリカサンドを吹き付けて回路パターン以外の部分の無
電解メッキ膜を削り取るので、回路に必要な分に相当す
る量のみメッキ処理をすることになり、メッキ液の汚れ
は小さい。シリカサンドに混入した無電解銅を適当に回
収すれば、シリカサンドは循環して使用でき、当然エッ
チング液を不要にできる。
【図１】本発明に係る高速無電解メッキ装置の原理図
【図２】本発明に係る高速電解メッキ装置の原理図で
【図３】本発明に係るプリント基板の製造工程図
【図４】本発明に係るプリント基板製造工程の別実施例
図
図
【図５】従来のプリント基板の製造工程を示す図
３，１０…無電解メッキ室、２０…電解メッキ室。
Claims (2)
- 【請求項１】 銅箔を被覆していない箔なし基板に所定
のスルーホールを開け、このスルーホールを含む箔なし
基板に無電解メッキ法で極く薄いメッキ膜を付着し、そ
の上に電解メッキ法で薄いメッキ膜を付着し、さらにそ
の上に逆パターンが描かれているレジストフィルムを被
せて露光及び現像をして回路パターン以外を保護した上
で、電解メッキ法にて厚いメッキ膜を回路パターン上に
形成し、次に一旦上記レジストフィルムを剥離し、今度
は正パターンのレジストフィルムを被せて露光及び現像
をして回路パターンをレジストで保護し、つづいてエッ
チングを施して回路パターン以外の部分のメッキ膜を腐
食剥離することでプリント基板を得ることを特徴とした
プリント基板製造方法。 - 【請求項２】 銅箔を被覆していない箔なし基板に所定
のスルーホールを開け、このスルーホールを含む箔なし
基板に無電解メッキ法で薄いメッキ膜を付着し、その上
に逆パターンが描かれているレジストフィルムを被せて
露光及び現像をして回路パターン以外を保護した上で、
電解メッキ法にて厚いメッキ膜を回路パターン上に形成
し、次に一旦上記レジストフィルムを剥離し、今度は正
パターンのレジストフィルムを被せて露光及び現像をし
て回路パターンをレジストで保護し、つづいてシリカサ
ンドを吹き付けて回路パターン以外の部分の無電解メッ
キ膜を削り取ることでプリント基板を得ることを特徴と
したプリント基板製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14196992A JPH05315746A (ja) | 1992-05-08 | 1992-05-08 | プリント基板製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14196992A JPH05315746A (ja) | 1992-05-08 | 1992-05-08 | プリント基板製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315746A true JPH05315746A (ja) | 1993-11-26 |
Family
ID=15304342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14196992A Pending JPH05315746A (ja) | 1992-05-08 | 1992-05-08 | プリント基板製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118250896A (zh) * | 2024-05-27 | 2024-06-25 | 深圳和美精艺半导体科技股份有限公司 | 基于Tenting的超密线路基板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5364767A (en) * | 1976-11-22 | 1978-06-09 | Sumitomo Chemical Co | Method of producing printed circuit board |
| JPS54109171A (en) * | 1978-02-16 | 1979-08-27 | Nippon Electric Co | Method of producing printed circuit board |
| JPS54120866A (en) * | 1978-03-10 | 1979-09-19 | Anritsu Electric Co Ltd | Method of producing through hole printed board |
| JPS6034092A (ja) * | 1983-08-05 | 1985-02-21 | 日本電気株式会社 | プリント回路板の製造方法 |
-
1992
- 1992-05-08 JP JP14196992A patent/JPH05315746A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5364767A (en) * | 1976-11-22 | 1978-06-09 | Sumitomo Chemical Co | Method of producing printed circuit board |
| JPS54109171A (en) * | 1978-02-16 | 1979-08-27 | Nippon Electric Co | Method of producing printed circuit board |
| JPS54120866A (en) * | 1978-03-10 | 1979-09-19 | Anritsu Electric Co Ltd | Method of producing through hole printed board |
| JPS6034092A (ja) * | 1983-08-05 | 1985-02-21 | 日本電気株式会社 | プリント回路板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118250896A (zh) * | 2024-05-27 | 2024-06-25 | 深圳和美精艺半导体科技股份有限公司 | 基于Tenting的超密线路基板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01500472A (ja) | 印刷回路板の製造方法 | |
| US4718972A (en) | Method of removing seed particles from circuit board substrate surface | |
| EP0097835B1 (en) | Process for neutralizing chloride ions in via holes in multilayer printed circuit boards | |
| JPS6190492A (ja) | 銅スル−ホ−ルプリント配線板の製造方法 | |
| JPH07180089A (ja) | 電気鍍金方法及び構成 | |
| KR100749444B1 (ko) | 에칭된 회로의 제조방법 | |
| CN103313520A (zh) | 一种曲面金属图形的制作方法和曲面金属图形基板 | |
| US5294291A (en) | Process for the formation of a conductive circuit pattern | |
| US4699811A (en) | Chromium mask for electroless nickel or copper plating | |
| US6264851B1 (en) | Selective seed and plate using permanent resist | |
| EP0098472B1 (en) | Method for decreasing plated metal defects by treating a metallic surface | |
| US5939786A (en) | Uniform plating of dendrites | |
| JPS62230996A (ja) | アルミニウム基板にめつきをする方法 | |
| JP2624068B2 (ja) | プリント配線板の製造法 | |
| JP2664246B2 (ja) | プリント基板の製造方法 | |
| JP2003231764A (ja) | ポリイミドエッチング方法 | |
| JPH0629647A (ja) | フォトレジストの剥離方法 | |
| JPH07326848A (ja) | 金メッキ成形基板の洗浄方法 | |
| KR100525224B1 (ko) | ＰＣＢ 상에 Ｃｕ, Ｎｉ 및 Ａｕ를 단일 공정으로도금하는 방법 | |
| JPH036089A (ja) | プリント板の製造法 | |
| JPH05198927A (ja) | 導体回路の形成方法 | |
| JP2000188460A (ja) | 配線基板の製造方法 | |
| JPH03105993A (ja) | プリント基板の製造方法 | |
| JPH02122690A (ja) | プリント配線板の製造方法 | |
| JPS60102629A (ja) | パタ−ン形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960221 |