JPH053178A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH053178A
JPH053178A JP3243627A JP24362791A JPH053178A JP H053178 A JPH053178 A JP H053178A JP 3243627 A JP3243627 A JP 3243627A JP 24362791 A JP24362791 A JP 24362791A JP H053178 A JPH053178 A JP H053178A
Authority
JP
Japan
Prior art keywords
gas
semiconductor device
etching
etched
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3243627A
Other languages
English (en)
Other versions
JP3729869B2 (ja
Inventor
Isamu Minamimomose
勇 南百瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP24362791A priority Critical patent/JP3729869B2/ja
Priority to US07/765,234 priority patent/US5520770A/en
Publication of JPH053178A publication Critical patent/JPH053178A/ja
Application granted granted Critical
Publication of JP3729869B2 publication Critical patent/JP3729869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 被エッチング物の側壁にデポ物を形成しない
で、異方性エッチングを実現する。 【構成】 半導体装置の製造方法に於いて、真空中に反
応ガスを導入し、高周波またはマイクロ波を印加し、反
応ガスを活性化して被エッチング物の加工する。反応ガ
スは、塩素ガスを主のエッチングガスとして不活性ガス
もしくはＣnＦ2n+ 2ガスを添加ガスとする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】半導体装置の製造方法に関し特に
ドライエッチング方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は特開昭６
３−３１６４４０、特開昭６３−２９９３４３、特開昭
６３−２７８３３９、特開昭６３−２７８３３８、特開
昭６３−２６０１３３に記載されたようにそれぞれエッ
チングガス種は違うものの被エッチング物の側壁にデポ
物２６を形成し図７のように、側壁保護をし異方性エッ
チングを実現している。尚、図７において、２１はシリ
コン基板、２２は多結晶シリコン、２４はフォトレジス
ト、２５はシリコン酸化膜を示す。又最近では、ＨＢｒ
ガスをＣｌ2にガス添加しきわめて形状コントロールの
良いエッチングを実現しているが特開昭６３−３１６４
４０同様酸化膜系のデポ物によって側壁保護を行ってい
た。
【０００３】
【発明が解決しようとする課題】しかし、前述の半導体
装置の製造方法では、エッチング物の側壁にシリコン酸
化膜系のデポ物を形成し側壁保護をし異方性エッチング
を実現している為、処理後にデポ膜の除去工程が必要と
なり、工程の複雑化を招いていた。又同時に、デポ物に
よる汚染によって半導体素子の機能に支障を与えるとい
う課題を有していた。又最近では、ＨＢｒガスをＣｌ2
にガス添加しきわめて形状コントロールの良いエッチン
グを実現しているが特開昭６３−３１６４４０同様酸化
膜系のデポ物によって側壁保護を行うためにゲート材料
の加工としては、後処理に酸化膜除去を行っている。こ
の為ゲート端下のゲート酸化膜も同時に除去されゲート
膜耐圧を劣化させるという課題を有していた。
【０００４】そこで本発明は、このような課題を解決す
るもので、被エッチング物の側壁にデポ物を形成しない
で、異方性エッチングを実現することを目的とする。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、真空中に反応ガスを導入し、高周波数または
マイクロ波を印加し、反応ガスを活性化して被エッチン
グ物の加工をする半導体装置の製造方法に於いて、塩素
ガスを主のエッチングガスとして不活性ガスもしくはＣ
nＦ2n+2を添加ガスとすることを特徴とする。
【０００６】本発明では、不活性ガスとして、ヘルウ
ム、アルゴン、キセノンが用いられるが、特にヘルウム
が好ましい。又、ＣnＦ2n+2として、ＣＦ4、Ｃ2Ｆ6、Ｃ
3Ｆ8が用いられるが、特に、ＣＦ4が好ましい。
【０００７】また、被エッチング物としては、ポリサイ
ド、多結晶シリコン、単結晶シリコン、シリコン窒化膜
等が適用される。
【０００８】
【作用】塩素ガスを主のエッチングガスとして不活性ガ
スを添加することにより、被エッチング物の側面におい
ては不活性ガスが反応を律速し、垂直方向に対しては不
活性ガスの律速に対し反応種の物理的エネルギーがまさ
る為に異方性のエッチング形状が得られる。又ガス中に
弗素を含まないために酸化膜等の異種の材質に対し高選
択比が得られる。
【０００９】塩素ガスを主のエッチングガスとしてＣn
Ｆ2n+2ガスを添加することにより、被エッチング物の側
面においてはＣnＦ2n+2ガスが、−ＣＦｘ−のポリマー
を形成し、異方性のエッチング形状が得られる、又デポ
膜がシリコン酸化膜系の膜でないため、後処理に酸化膜
除去を行う必要がなくなり、ゲート端下のゲート酸化膜
も同時に除去されゲート膜耐圧を劣化させるということ
がない。
【００１０】
【実施例】以下に本実施例を図面を参照して詳細に説明
する。図１〜３に本実施例を用いたエッチング装置の構
成を示す。１は反応室、２は電極、３はウエハー、４は
排気孔、５はガス供給孔、６は高周波電源、７はマイク
ロ波電源、８は磁場コイルを示す。又、本発明のエッチ
ング形状を図４（ａ）〜（ｄ）に示す。２０は高融点金
属、２１はシリコン基板、２２は多結晶シリコン、２３
はシリコン窒化膜、２４はフォトレジスト、２５はシリ
コン酸化膜を示す。
【００１１】まず、添加ガスとして不活性ガスを使用し
た場合の第１〜第３実施例を説明する。図１のエッチン
グ装置は一般に反応性イオンエッチング（以下ＲＩＥと
呼ぶ）と呼ばれる装置の構成を示している。第１実施例
では、この装置に反応ガスとして塩素ガス（Ｃｌ2）及
び不活性ガスであるヘリウムガス（Ｈｅ）をそれぞれ、
１００ＳＣＣＭ、５０ＳＣＣＭ流し、真空度を１８０ｍ
Ｔｏｒｒに保ち、高周波（１３．５６ＭＨｚ）を６イン
チウエハーで２５０Ｗａｔｔｓ印加し多結晶シリコンを
エッチング処理した。
【００１２】結果は、表１に示すようにエッチング速度
として３７８ｎｍ／ｍｉｎ、ウエハー面内均一性として
３．２％を得ることができた。また多結晶シリコンのエ
ッチング側面には、デポジションの発生はなく、サイド
エッチングの発生も認められていない（図４（ａ））。
【００１３】
【表１】
【００１４】次に、第２の実施例を説明する。図２のエ
ッチング装置は一般にエレクトンサイクロトロンレゾナ
ンスエッチング（以下ＥＣＲと呼ぶ）と呼ばれる装置の
構成を示している。この装置に反応ガスとして塩素ガス
（Ｃｌ2）及び不活性ガスであるヘリウムガス（Ｈｅ）
をそれぞれ、１２０ＳＣＣＭ、４０ＳＣＣＭ(Standard
Cubic CM)流し、真空度を１０ｍＴｏｒｒに保ち、高周
波（１３．５６ＭＨｚ）を６インチウエハーで１５０Ｗ
ａｔｔｓ印加し、マイクロ波（２．４５ＧＨｚ）を２０
０Ｗａｔｔｓ印加し、単結晶シリコンをエッチング処理
した。結果は、表２に示すようにエッチング速度として
４２５ｎｍ／ｍｉｎ、ウエハー面内均一性として２．７
％を得ることができた。また単結晶シリコンのエッチン
グ側面には、デポジションの発生はなく、サイドエッチ
ングの発生も認められていない（図４（ｂ））。
【００１５】
【表２】
【００１６】次に、第３の実施例を説明する。図３のエ
ッチング装置は一般にマグネトロンエンハンスメント反
応性イオンエッチング（以下ＭＥＲＩＥと呼ぶ）と呼ば
れる装置の構成を示している。この装置に反応ガスとし
て塩素ガス（Ｃｌ2）及び不活性ガスであるヘリウムガ
ス（Ｈｅ）をそれぞれ、１５０ＳＣＣＭ、７０ＳＣＣＭ
流し、真空度を１００ｍＴｏｒｒに保ち、高周波（１
３．５６ＭＨｚ）を６インチウエハーで２５０Ｗａｔｔ
ｓ印加し、磁場を１２５Ｇａｕｓｓ印加し、Ｗポリサイ
ドをエッチング処理した。結果は、表３に示すように多
結晶シリコンのエッチング速度として３７５ｎｍ／ｍｉ
ｎ、ウエハー面内均一性として３．１％を得ることがで
き、Ｗシリサイドのエッチング速度として２４６ｎｍ／
ｍｉｎ、ウエハー面内均一性として４．２％を得ること
ができた。またＷポリサイドにエッチング側面には、デ
ポジションの発生はなく、サイドエッチングの発生も認
められていない（図４（ｃ））。
【００１７】
【表３】
【００１８】また多結晶シリコンのエッチングと同様の
条件でシリコン窒化膜についてもエッチングが可能でエ
ッチング速度として１６５ｎｍ／ｍｉｎ、ウエハー面内
均一性として３．０％を得ることができた。また、シリ
コン窒化膜エッチング側面には、デポジションの発生は
なく、サイドエッチングの発生も認められていない（図
４（ｄ））。
【００１９】以上述べてきたように、本発明によれば、
様々なエッチング機能の装置おいて、様々なシリコン系
材料のエッチングが可能であることが見いだされた。
【００２０】また、上述した実施例では、不活性ガスと
してヘリウムガスを使用したが、アルゴンガスやキセノ
ンガスを用いてもよい。但し、ヘリウムガスが最も良好
な結果が得られる。
【００２１】図５（ａ）、図５（ｂ）は、塩素ガスにヘ
リウムガスを添加した場合において、真空度を１８０ｍ
Ｔｏｒｒに保ち、高周波数を２５０Ｗａｔｔｓ印加した
状態でのエッチングガス中の塩素濃度に対するエッチン
グ特性を示す。このグラフから明らかなように、良好な
形状コントロールを得るには、Ｃｌ2／（Ｈｅ＋Ｃｌ2）
×１００＞４０（％）が好ましい。
【００２２】次に、添加ガスとしてＣnＦ2n+2を使用し
た場合の第４〜第６実施例について、詳細に説明する。
【００２３】第４実施例では、前述した図１のＲＩＥ装
置に反応ガスとして塩素ガス（Ｃｌ2）及びＣＦ4ガスを
それぞれ、１００ＳＣＣＭ、４０ＳＣＣＭ流し、真空度
を１８０ｍＴｏｒｒに保ち、高周波（１３．５６ＭＨ
ｚ）を６インチウエハーで２５０Ｗａｔｔｓ印加し多結
晶シリコンをエッチング処理した。
【００２４】結果は、表４に示すようにエッチング速度
として３２４ｎｍ／ｍｉｎ、ウエハー面内均一性として
３．５％を得ることができた。また多結晶シリコンのエ
ッチング側面には、シリコン酸化膜系のデポジションの
発生はなく、サイドエッチングの発生も認められていな
い（図４（ａ））。
【００２５】
【表４】
【００２６】次に、第５実施例では、前述したＥＣＲ装
置に反応ガスとして塩素ガス（Ｃｌ2）及びＣＦ4ガスを
それぞれ、１２０ＳＣＣＭ、６０ＳＣＣＭ流し、真空度
を１０ｍＴｏｒｒに保ち、高周波（１３．５６ＭＨｚ）
を６インチウエハーで１５０Ｗａｔｔｓ印加し、マイク
ロ波（２．４５ＧＨｚ）を２００Ｗａｔｔｓ印加し、単
結晶シリコンをエッチング処理した。結果は、表５に示
すようにエッチング速度として４０６ｎｍ／ｍｉｎ、ウ
エハー面内均一性として２．９％を得ることができた。
また単結晶シリコンのエッチング側面には、シリコン酸
化膜系のデポジションの発生はなく、サイドエッチング
の発生も認められていない（図４（ｂ））。
【００２７】
【表５】
【００２８】第６実施例では、前述した図３のＭＥＲＩ
Ｅ装置に反応ガスとして塩素ガス（Ｃｌ2）及びＣＦ4ガ
スをそれぞれ、１５０ＳＣＣＭ、８０ＳＣＣＭ流し、真
空度を１００ｍＴｏｒｒに保ち、高周波（１３．５６Ｍ
Ｈｚ）を６インチウエハーで２５０Ｗａｔｔｓ印加し、
磁場を１２５Ｇａｕｓｓ印加し、Ｗポリサイドをエッチ
ング処理した。結果は、表６に示すように多結晶シリコ
ンのエッチング速度として３５６ｎｍ／ｍｉｎ、ウエハ
ー面内均一性として３．２％を得ることができ、Ｗシリ
サイドのエッチング速度として２２４ｎｍ／ｍｉｎ、ウ
エハー面内均一性として４．１％を得ることができた。
【００２９】
【表６】
【００３０】またＷポリサイドのエッチング側面には、
シリコン酸化膜系のデポジションの発生はなく、サイド
エッチングの発生も認められていない（図４（ｃ））。
【００３１】また、多結晶シリコンのエッチングと同様
の条件でシリコン窒化膜についてもエッチングが可能で
エッチング速度として１５６ｎｍ／ｍｉｎ、ウエハー面
内均一性として３．１％を得ることができた。また、シ
リコン窒化膜エッチング側面には、シリコン酸化膜系の
デポジションの発生はなく、サイドエッチングの発生も
認められていない（図４（ｄ））。
【００３２】以上述べてきたように、様々なエッチング
機構の装置において、様々なシリコン系材料のエッチン
グが可能であることが見いだされた。
【００３３】尚、上述した第４〜第６実施例では、Ｃn
Ｆ2n+2としてＣＦ4を使用したが、Ｃ2Ｆ6やＣ3Ｆ8でも
よい。但し、ＣＦ4の添加ガスが最も良好な結果が得ら
れる。
【００３４】図６（ａ）、図６（ｂ）は、塩素ガスにＣ
Ｆ4ガスを添加した場合において、真空度を１８０ｍＴ
ｏｒｒに保ち、高周波を２５０Ｗａｔｔｓ印加した状態
でのエッチングガス中の塩素濃度に対するエッチング特
性を示す、このグラフから明らかなように、良好な形状
コントロールを得るには、Ｃｌ2／（ＣＦ4＋Ｃｌ2）×
１００＞４０（％）が好ましい。
【００３５】
【発明の効果】以上述べたように本発明によれば、塩素
ガスを主のエッチングガスとして不活性ガスを添加する
ことにより、被エッチング物の側面においては不活性ガ
スが反応を律速し、垂直方向に対しては不活性ガスの律
速に対し反応種の物理的エネルギーがまさる為に異方性
のエッチング形状が得られる。この際に被エッチング物
の側面にデポ物の生成が無いために、処理後にデポ膜の
除去工程が必要なくなり、工程の単純化を実現できた。
又同時に、デポ物による汚染によって半導体素子の機能
に支障を与えるということがない。さらにガス中に弗素
を含まないために酸化膜等の異種の材質に対し高選択比
が得られる、という効果を有する。
【００３６】更に、本発明によれば、塩素ガスを主のエ
ッチングガスとしてＣnＦ2n+2ガスを添加することによ
り、被エッチング物の側面においては−ＣＦｘ−系のポ
リマーが反応を律速し、異方性のエッチング形状が得ら
れる。この際に被エッチング物の側面のデポ物はシリコ
ン酸化膜系の生成で無いために、処理後にデポ膜の除去
工程として、後処理に酸化膜除去を行う必要がなくな
り、ゲート端下のゲート酸化膜も同時に除去されゲート
膜耐圧を劣化させるということがなくなった。
【図面の簡単な説明】
【図１】
【図２】
【図３】本発明の実施例に使用したエッチング装置の構
造を示す構成図。
【図４】本発明の一実施例を示す工程断面図。
【図５】
【図６】エッチングガス中の塩素ガス濃度に対するエッ
チング特性を示すグラフ。
【図７】従来の実施例を示す工程断面図。
【符号の説明】
１ 反応室 ２ 電極 ３ ウエハー ４ 排気孔 ５ ガス供給孔 ６ 高周波電源 ７ マイクロ波電源 ８ 磁場コイル ２０ 高融点金属 ２１ シリコン基板 ２２ 多結晶シリコン ２３ シリコン窒化膜 ２４ フォトレジスト ２５ シリコン酸化膜 ２６ 酸化膜系ポリマー

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 真空中に反応ガスを導入し、高周波また
    はマイクロ波を印加し、反応ガスを活性化して被エッチ
    ング物の加工をする半導体装置の製造方法に於いて、塩
    素ガスを主のエッチングガスとして不活性ガスを添加ガ
    スとすることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 不活性ガスがヘリウムであることを特徴
    とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 不活性ガスがアルゴンであることを特徴
    とする請求項１記載の半導体装置の製造方法。
  4. 【請求項４】 不活性ガスがキセノンであることを特徴
    とする請求項１記載の半導体装置の製造方法。
  5. 【請求項５】 被エッチング物がポリサイドであること
    を特徴とする請求項１記載の半導体装置の製造方法。
  6. 【請求項６】 被エッチング物が多結晶シリコンである
    ことを特徴とする請求項１記載の半導体装置の製造方
    法。
  7. 【請求項７】 被エッチング物が単結晶シリコンである
    ことを特徴とする請求項１記載の半導体装置の製造方
    法。
  8. 【請求項８】 被エッチング物がシリコン窒化膜である
    ことを特徴とする請求項１記載の半導体装置の製造方
    法。
  9. 【請求項９】 真空中に反応ガスを導入に、高周波また
    はマイクロ波を印加し、反応ガスを活性化して被エッチ
    ング物の加工をする半導体装置の製造方法に於いて、塩
    素ガスを主のエッチングガスとしてＣnＦ2n+2を添加ガ
    スとすることを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 ＣnＦ2n+2がＣＦ4であることを特徴と
    する請求項９記載の半導体装置の製造方法。
  11. 【請求項１１】 ＣnＦ2n+2がＣ2Ｆ6であることを特徴
    とする請求項９記載の半導体装置の製造方法。
  12. 【請求項１２】 ＣnＦ2n+2がＣ3Ｆ8であることを特徴
    とする請求項９記載の半導体装置の製造方法。
  13. 【請求項１３】 被エッチング物がポリサイドであるこ
    とを特徴とする請求項９記載の半導体装置の製造方法。
  14. 【請求項１４】 被エッチング物が多結晶シリコンであ
    ることを特徴とする請求項９記載の半導体装置の製造方
    法。
  15. 【請求項１５】 被エッチング物が単結晶シリコンであ
    ることを特徴とする請求項９記載の半導体装置の製造方
    法。
  16. 【請求項１６】 被エッチング物がシリコン窒化膜であ
    ることを特徴とする請求項９記載の半導体装置の製造方
    法。
JP24362791A 1990-09-28 1991-09-24 半導体装置の製造方法 Expired - Fee Related JP3729869B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24362791A JP3729869B2 (ja) 1990-09-28 1991-09-24 半導体装置の製造方法
US07/765,234 US5520770A (en) 1990-09-28 1991-09-25 Method of fabricating semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2-259451 1990-09-28
JP25945290 1990-09-28
JP2-259452 1990-09-28
JP25945190 1990-09-28
JP24362791A JP3729869B2 (ja) 1990-09-28 1991-09-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH053178A true JPH053178A (ja) 1993-01-08
JP3729869B2 JP3729869B2 (ja) 2005-12-21

Family

ID=27333158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24362791A Expired - Fee Related JP3729869B2 (ja) 1990-09-28 1991-09-24 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5520770A (ja)
JP (1) JP3729869B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121154A (en) * 1997-12-23 2000-09-19 Lam Research Corporation Techniques for etching with a photoresist mask
US6583065B1 (en) 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
KR20010112294A (ko) * 1999-12-30 2001-12-20 롤페스 요하네스 게라투스 알베르투스 헬륨 지원 에칭을 이용한 반도체 제조 방법
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
US7666797B2 (en) 2006-08-17 2010-02-23 Micron Technology, Inc. Methods for forming semiconductor constructions, and methods for selectively etching silicon nitride relative to conductive material
JP2009193989A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS537549A (en) * 1976-07-09 1978-01-24 Mitsubishi Electric Corp Etchant for dry etching
JPS62250642A (ja) * 1986-04-24 1987-10-31 Victor Co Of Japan Ltd リアクテイブイオンエツチング法
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
EP0272143B1 (en) * 1986-12-19 1999-03-17 Applied Materials, Inc. Bromine etch process for silicon
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
JPS63260133A (ja) * 1987-04-17 1988-10-27 Anelva Corp ドライエツチング方法
JPS63278338A (ja) * 1987-05-11 1988-11-16 Fujitsu Ltd 半導体装置の製造方法
JPS63299343A (ja) * 1987-05-29 1988-12-06 Matsushita Electric Ind Co Ltd エッチング方法
JPS63316440A (ja) * 1987-06-19 1988-12-23 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5520770A (en) 1996-05-28
JP3729869B2 (ja) 2005-12-21

Similar Documents

Publication Publication Date Title
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP4907827B2 (ja) ポリシリコンのエッチングの均一性を向上し、エッチング速度の変動を低減するための方法
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
JP5238704B2 (ja) ハフニウム含有材料を乾式エッチングする方法およびシステム
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
JP4836112B2 (ja) 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP3220992B2 (ja) ドライエッチング方法
CN1790626A (zh) 在蚀刻浅沟槽之前预锥形硅或硅－锗的工艺
US6855643B2 (en) Method for fabricating a gate structure
TW200908144A (en) Methods for high temperature etching a high-k material gate structure
TW202420375A (zh) 含銦化合物半導體之後處理
WO2003056617A1 (en) Etching method and plasma etching device
JP2004512673A (ja) 炭素を含有するシリコン酸化物膜をエッチングする方法
US7183220B1 (en) Plasma etching methods
JP7822201B2 (ja) ハードマスク、基板処理方法、およびハードマスクの除去方法
JPH053178A (ja) 半導体装置の製造方法
US6544896B1 (en) Method for enhancing etching of TiSix
US20040132311A1 (en) Method of etching high-K dielectric materials
US11315795B2 (en) Substrate processing method and substrate processing apparatus
JPH04298035A (ja) プラズマエッチング方法
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
JPH06283477A (ja) 半導体装置の製造方法
JP3457530B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees