JPH053192A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH053192A JPH053192A JP27924691A JP27924691A JPH053192A JP H053192 A JPH053192 A JP H053192A JP 27924691 A JP27924691 A JP 27924691A JP 27924691 A JP27924691 A JP 27924691A JP H053192 A JPH053192 A JP H053192A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- region
- epitaxial layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 27
- 239000007787 solid Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 二つの導電路の立体交差部の絶縁膜を厚くす
るとともに、拡散領域による導電路の抵抗値を下げる。 【構成】 ｐ形トリコン基板１の上に形成されたｎ形の
エピタキシャル層３が、ｐ形分離領域４により島領域３
０と３１に分離されている。この島領域中のｐ形シリコ
ン基板１とｎ形エピタキシャル層にまたがってｎ形埋め
込み層２と２１が選択的に形成され、島領域３０の中に
ｎ形の高濃度領域１２が埋め込み層２に繋って形成され
ている。高濃度領域１２の両側のコンタクト窓に電極配
線層７と７１が形成され、ｎ形の高濃度領域１２の上に
酸化シリコン膜１７を介して配線層８が配置されてい
る。高濃度領域１２の上の酸化シリコン膜１７がｎ形エ
ピタキシャル層３の酸化シリコン膜１０と同じ膜厚であ
る。
るとともに、拡散領域による導電路の抵抗値を下げる。 【構成】 ｐ形トリコン基板１の上に形成されたｎ形の
エピタキシャル層３が、ｐ形分離領域４により島領域３
０と３１に分離されている。この島領域中のｐ形シリコ
ン基板１とｎ形エピタキシャル層にまたがってｎ形埋め
込み層２と２１が選択的に形成され、島領域３０の中に
ｎ形の高濃度領域１２が埋め込み層２に繋って形成され
ている。高濃度領域１２の両側のコンタクト窓に電極配
線層７と７１が形成され、ｎ形の高濃度領域１２の上に
酸化シリコン膜１７を介して配線層８が配置されてい
る。高濃度領域１２の上の酸化シリコン膜１７がｎ形エ
ピタキシャル層３の酸化シリコン膜１０と同じ膜厚であ
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板内に作り
込まれた第１の導電路上に絶縁膜を設け、さらに、この
上に第２の導電路を形成し、両者を立体的に交差させた
場合の絶縁膜のサージ破壊を防ぐことができ、また、半
導体基板内に作り込まれる導電路を低抵抗とすることが
可能な半導体集積回路に関するものである。
込まれた第１の導電路上に絶縁膜を設け、さらに、この
上に第２の導電路を形成し、両者を立体的に交差させた
場合の絶縁膜のサージ破壊を防ぐことができ、また、半
導体基板内に作り込まれる導電路を低抵抗とすることが
可能な半導体集積回路に関するものである。
【０００２】
【従来の技術】半導体集積回路においては、２つの導電
路が交差することが多々あり、両者を立体的に交差させ
る場合、一方の導電路をトランジスタのエミッタと同時
にシリコン基板内に形成されるｎ形拡散層で形成し、他
方の導電路をｎ形拡散層の上を覆う酸化シリコン膜上に
配線層を設けて形成することにより両者を立体的に交差
させる構造が広く採用されている。
路が交差することが多々あり、両者を立体的に交差させ
る場合、一方の導電路をトランジスタのエミッタと同時
にシリコン基板内に形成されるｎ形拡散層で形成し、他
方の導電路をｎ形拡散層の上を覆う酸化シリコン膜上に
配線層を設けて形成することにより両者を立体的に交差
させる構造が広く採用されている。
【０００３】図５は、２つの導電路の立体交差部の従来
の構造例を示す断面図である。この構造はｐ形単結晶シ
リコン基板１に埋め込み層２を形成し、さらに、ｎ形シ
リコンエピタキシャル層３を成長させ、この後ｎ形シリ
コンエピタキシャル層３を貫通し、ｐ形単結晶シリコン
基板１まで達する深さのｐ形分離層４を形成して、ｎ形
シリコンエピタキシャル層を所定数の島領域とし、この
島領域の１つの中にトランジスタのベース領域を形成す
る工程で同時にｐ形拡散層５を形成し、さらに、このｐ
形拡散層の中にトランジスタのエミッタ領域を形成する
工程で、同時に高濃度のｎ形拡散層６を形成し、最後に
ｎ形拡散層６の両側にコンタクト窓をあけて電極配線層
７と７１の一端を接続するとともに、ｎ形拡散層６の上
に位置する酸化シリコン膜９の上に、このｎ形拡散層６
と直交する関係で配線層８を形成する過程を経ることに
よって得られる。これにより、配線層７、ｎ形拡散層６
および配線層７１で形成される導電路と、配線層８で形
成される導電路を立体的に交差させた構造が得られてい
る。
の構造例を示す断面図である。この構造はｐ形単結晶シ
リコン基板１に埋め込み層２を形成し、さらに、ｎ形シ
リコンエピタキシャル層３を成長させ、この後ｎ形シリ
コンエピタキシャル層３を貫通し、ｐ形単結晶シリコン
基板１まで達する深さのｐ形分離層４を形成して、ｎ形
シリコンエピタキシャル層を所定数の島領域とし、この
島領域の１つの中にトランジスタのベース領域を形成す
る工程で同時にｐ形拡散層５を形成し、さらに、このｐ
形拡散層の中にトランジスタのエミッタ領域を形成する
工程で、同時に高濃度のｎ形拡散層６を形成し、最後に
ｎ形拡散層６の両側にコンタクト窓をあけて電極配線層
７と７１の一端を接続するとともに、ｎ形拡散層６の上
に位置する酸化シリコン膜９の上に、このｎ形拡散層６
と直交する関係で配線層８を形成する過程を経ることに
よって得られる。これにより、配線層７、ｎ形拡散層６
および配線層７１で形成される導電路と、配線層８で形
成される導電路を立体的に交差させた構造が得られてい
る。
【０００４】
【発明が解決しようとする課題】ところで、この構造で
は、ｎ形拡散層６を作るとき、その上のシリコン表面を
覆っている酸化シリコン膜は除去され、ｎ形拡散層６を
形成する過程で酸化シリコン膜９が形成されるため、ｎ
形シリコンエピタキシャル層３の上にある酸化シリコン
膜１０（厚さ約１μｍ）と比べてｎ形拡散層６を覆う酸
化シリコン膜９（厚さ０．１〜０．５μｍ）は薄くな
る。したがって酸化シリコン膜９で絶縁されている２つ
の導電路の間にサージ電圧がかかった場合、両者を絶縁
している酸化シリコン膜９にサージ破壊が起る不都合が
生じる。
は、ｎ形拡散層６を作るとき、その上のシリコン表面を
覆っている酸化シリコン膜は除去され、ｎ形拡散層６を
形成する過程で酸化シリコン膜９が形成されるため、ｎ
形シリコンエピタキシャル層３の上にある酸化シリコン
膜１０（厚さ約１μｍ）と比べてｎ形拡散層６を覆う酸
化シリコン膜９（厚さ０．１〜０．５μｍ）は薄くな
る。したがって酸化シリコン膜９で絶縁されている２つ
の導電路の間にサージ電圧がかかった場合、両者を絶縁
している酸化シリコン膜９にサージ破壊が起る不都合が
生じる。
【０００５】本発明は、上記の不都合を排除することが
できる半導体集積回路、すなわち、２つの導電路の立体
的交差に関係している拡散層上の酸化シリコン膜の厚み
をサージ破壊の起り難い厚みとすることができ、さら
に、シリコン基板内に形成される半導体の抵抗値を低く
することができる半導体集積回路を提供するものであ
る。
できる半導体集積回路、すなわち、２つの導電路の立体
的交差に関係している拡散層上の酸化シリコン膜の厚み
をサージ破壊の起り難い厚みとすることができ、さら
に、シリコン基板内に形成される半導体の抵抗値を低く
することができる半導体集積回路を提供するものであ
る。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
は、一導電形のシリコン基板上に形成されたこれとは逆
導電形のエピタキシャル層が複数個の島領域に分離形成
され、前記シリコン基板と前記エピタキシャル層にまた
がって逆導電形の埋め込み層が選択的に形成され、同島
領域の少なくとも１つの中に逆導電形で、前記エピタキ
シャル層よりも濃度の高い高濃度領域が前記埋め込み層
に繋って形成され、前記高濃度領域の両側のコンタクト
窓に電極が、同高濃度領域の上に絶縁膜を介して配線層
が形成されるとともに、前記高濃度領域上の絶縁膜が前
記エピタキシャル層上の絶縁膜と同じ膜厚であるもので
ある。
は、一導電形のシリコン基板上に形成されたこれとは逆
導電形のエピタキシャル層が複数個の島領域に分離形成
され、前記シリコン基板と前記エピタキシャル層にまた
がって逆導電形の埋め込み層が選択的に形成され、同島
領域の少なくとも１つの中に逆導電形で、前記エピタキ
シャル層よりも濃度の高い高濃度領域が前記埋め込み層
に繋って形成され、前記高濃度領域の両側のコンタクト
窓に電極が、同高濃度領域の上に絶縁膜を介して配線層
が形成されるとともに、前記高濃度領域上の絶縁膜が前
記エピタキシャル層上の絶縁膜と同じ膜厚であるもので
ある。
【０００７】
【作用】この構造によれば、高濃度領域と埋め込み層の
両方を用いてクロス配線を形成するため抵抗値を小さく
することができるとともに、交差する二つの導電路間の
絶縁膜の厚さを厚くしているため、この絶縁膜をサージ
破壊等から守ることができる。
両方を用いてクロス配線を形成するため抵抗値を小さく
することができるとともに、交差する二つの導電路間の
絶縁膜の厚さを厚くしているため、この絶縁膜をサージ
破壊等から守ることができる。
【０００８】
【実施例】本発明の半導体集積回路の一実施例の断面図
を図１の左側に示す。
を図１の左側に示す。
【０００９】この構造は、ｐ形単結晶シリコン基板１の
上に形成されたｎ形シリコンエピタキシャル層３が、ｐ
形単結晶シリコン基板１に到達するｐ形分離領域４によ
り島領域３０と３１に分離され、ｐ形単結晶シリコン基
板１とｎ形シリコンエピタキシャル層３にまたがってｎ
形埋め込み層２と２１が選択的に形成され、島領域３０
の中にｎ形の高濃度領域１２が埋め込み層２に繋って形
成され、高濃度領域１２の両側のコンタクト窓に電極配
線層７と７１が形成され、ｎ形の高濃度領域１２の上に
酸化シリコン膜１７を介して配線層８が形成されるとと
もに、高濃度領域１２の上の酸化シリコン膜１７がｎ形
シリコンエピタキシャル層３の上の酸化シリコン膜１０
と同じ膜厚であるものである。
上に形成されたｎ形シリコンエピタキシャル層３が、ｐ
形単結晶シリコン基板１に到達するｐ形分離領域４によ
り島領域３０と３１に分離され、ｐ形単結晶シリコン基
板１とｎ形シリコンエピタキシャル層３にまたがってｎ
形埋め込み層２と２１が選択的に形成され、島領域３０
の中にｎ形の高濃度領域１２が埋め込み層２に繋って形
成され、高濃度領域１２の両側のコンタクト窓に電極配
線層７と７１が形成され、ｎ形の高濃度領域１２の上に
酸化シリコン膜１７を介して配線層８が形成されるとと
もに、高濃度領域１２の上の酸化シリコン膜１７がｎ形
シリコンエピタキシャル層３の上の酸化シリコン膜１０
と同じ膜厚であるものである。
【００１０】次に上記の構造を得るための製造方法を図
２〜図４の工程断面図を参照して具体的に説明する。
２〜図４の工程断面図を参照して具体的に説明する。
【００１１】まず、ｐ形単結晶シリコン基板１の中に、
酸化シリコン膜をマスクとしてアンチモン（Ｓｂ）ある
いは砒素（Ａｓ）をスピンオン法やイオン注入法あるい
はカプセル法により選択的にドープしてｎ形埋め込み層
２と２１を形成し、こののち表面の酸化シリコン膜をす
べて除去し、引き続いて表面全域に比抵抗が０．５〜５
Ωcmのｎ形シリコンエピタキシャル層３を０．５〜１０
μｍの厚さに成長させる。次いで、ｎ形シリコンエピタ
キシャル層３の表面全域に厚さが０．３〜２μｍの酸化
シリコン膜１１を形成する。ｎ形埋め込み層２と２１の
周囲を取りまくようにして酸化シリコン膜１１を選択的
に除去し、露出させたｎ形シリコンエピタキシャル層３
の中へ、熱拡散法あるいはイオン注入法によりボロン
（Ｂ）をドープしてｐ形分離領域４を形成し、ｎ形シリ
コンエピタキシャル層３を島領域３０と３１に分離する
（図２）。
酸化シリコン膜をマスクとしてアンチモン（Ｓｂ）ある
いは砒素（Ａｓ）をスピンオン法やイオン注入法あるい
はカプセル法により選択的にドープしてｎ形埋め込み層
２と２１を形成し、こののち表面の酸化シリコン膜をす
べて除去し、引き続いて表面全域に比抵抗が０．５〜５
Ωcmのｎ形シリコンエピタキシャル層３を０．５〜１０
μｍの厚さに成長させる。次いで、ｎ形シリコンエピタ
キシャル層３の表面全域に厚さが０．３〜２μｍの酸化
シリコン膜１１を形成する。ｎ形埋め込み層２と２１の
周囲を取りまくようにして酸化シリコン膜１１を選択的
に除去し、露出させたｎ形シリコンエピタキシャル層３
の中へ、熱拡散法あるいはイオン注入法によりボロン
（Ｂ）をドープしてｐ形分離領域４を形成し、ｎ形シリ
コンエピタキシャル層３を島領域３０と３１に分離する
（図２）。
【００１２】次に、導電路の立体的交差部を形成するｎ
形シリコンエピタキシャル層の島領域３０のほぼ全域お
よびトランジスタを形成するｎ形シリコンエピタキシャ
ル層の島領域３１の一部の表面の酸化シリコン膜１１を
除去し、熱拡散法あるいはイオン注入法により、リン
（Ｐ）をドープし、ｎ形埋め込み層２と２１に達する深
さまでリンを拡散させ高濃度のｎ形領域１２と１３を形
成する。なお、高濃度ｎ形領域１３は、トランジスタ形
成時のｎ形埋め込み層２１に繋るコレクタウォール拡散
領域である（図３）。
形シリコンエピタキシャル層の島領域３０のほぼ全域お
よびトランジスタを形成するｎ形シリコンエピタキシャ
ル層の島領域３１の一部の表面の酸化シリコン膜１１を
除去し、熱拡散法あるいはイオン注入法により、リン
（Ｐ）をドープし、ｎ形埋め込み層２と２１に達する深
さまでリンを拡散させ高濃度のｎ形領域１２と１３を形
成する。なお、高濃度ｎ形領域１３は、トランジスタ形
成時のｎ形埋め込み層２１に繋るコレクタウォール拡散
領域である（図３）。
【００１３】次に酸化シリコン膜１１をすべて除去した
後、新たに表面上に厚さが０．８〜２μｍの酸化シリコ
ン膜１０を形成する。そしてトランジスタ形成用のｎ形
シリコンエピタキシャル層の島領域３１の中にベース領
域１４とエミッタ領域１５を形成する。この工程で酸化
シリコン膜には断差が生じる（図４）。
後、新たに表面上に厚さが０．８〜２μｍの酸化シリコ
ン膜１０を形成する。そしてトランジスタ形成用のｎ形
シリコンエピタキシャル層の島領域３１の中にベース領
域１４とエミッタ領域１５を形成する。この工程で酸化
シリコン膜には断差が生じる（図４）。
【００１４】この後、高濃度ｎ形領域１２の両側および
トランジスタのエミッタ領域１５、ベース領域１４、コ
レクタ領域となる高濃度ｎ形領域１３に、コンタクト窓
を形成し、コンタクト部分および高濃度ｎ形領域１２を
覆う酸化シリコン膜１７上に高純度のアルミニウム（Ａ
ｌ）あるいは、シリコンを重量比で１〜２％含んだアル
ミニウムを用いて電極配線層７，７１，１６および配線
層８を形成することにより図１で示すように、電極配線
７，高濃度ｎ形領域１２および電極配線層７１で形成さ
れる第１の導電路と、配線層８で形成される第２導電路
が厚い酸化シリコン膜１７で絶縁されて交差する構造を
もつ半導体集積回路が形成される。
トランジスタのエミッタ領域１５、ベース領域１４、コ
レクタ領域となる高濃度ｎ形領域１３に、コンタクト窓
を形成し、コンタクト部分および高濃度ｎ形領域１２を
覆う酸化シリコン膜１７上に高純度のアルミニウム（Ａ
ｌ）あるいは、シリコンを重量比で１〜２％含んだアル
ミニウムを用いて電極配線層７，７１，１６および配線
層８を形成することにより図１で示すように、電極配線
７，高濃度ｎ形領域１２および電極配線層７１で形成さ
れる第１の導電路と、配線層８で形成される第２導電路
が厚い酸化シリコン膜１７で絶縁されて交差する構造を
もつ半導体集積回路が形成される。
【００１５】
【発明の効果】本発明によれば、シリコン基板中の拡散
層を利用して形成される第１の導電路と、この拡散層の
上部に位置する配線層で形成される第２の導電路との間
にあって、両者を絶縁する絶縁膜の厚さがｎ形シリコン
エピタキシャル層上を覆う絶縁膜の厚さと等しいため、
従来の構造により形成される絶縁膜よりも極めて厚くな
るためサージ電圧による破壊の問題を排除する効果が奏
される。
層を利用して形成される第１の導電路と、この拡散層の
上部に位置する配線層で形成される第２の導電路との間
にあって、両者を絶縁する絶縁膜の厚さがｎ形シリコン
エピタキシャル層上を覆う絶縁膜の厚さと等しいため、
従来の構造により形成される絶縁膜よりも極めて厚くな
るためサージ電圧による破壊の問題を排除する効果が奏
される。
【００１６】また、導電路を形成する拡散層は、高濃度
領域を埋め込みにより形成されるのでその不純物濃度が
高く、かつ、拡散深さが深いためシート抵抗が５〜１５
Ω／□となり、シート抵抗が１５〜２０Ω／□のエミッ
タ拡散層を導電路とする従来の構造にくらべて導電路の
抵抗値が低い交差部を実現する効果も奏される。
領域を埋め込みにより形成されるのでその不純物濃度が
高く、かつ、拡散深さが深いためシート抵抗が５〜１５
Ω／□となり、シート抵抗が１５〜２０Ω／□のエミッ
タ拡散層を導電路とする従来の構造にくらべて導電路の
抵抗値が低い交差部を実現する効果も奏される。
【図１】本発明の一実施例にかかる二つの導電路の立体
交差部およびトランジスタの断面図
交差部およびトランジスタの断面図
【図２】本発明の構造を得るための製造工程の断面図
【図３】本発明の構造を得るための製造工程の断面図
【図４】本発明の構造を得るための製造工程の断面図
【図５】従来のエミッタ拡散層を導電路とする二つの導
電路の立体交差部の断面構造図
電路の立体交差部の断面構造図
１ ｐ形単結晶シリコン基板 ２，２１ ｎ形埋め込み層 ３ ｎ形シリコンエピタキシャル層 ４ ｐ形分離領域 ５ ｐ形拡散層 ６ ｎ形拡散層 ７，７１ 電極配線層 ８ 配線層 ９ ｎ形拡散層の上の酸化シリコン膜 １０ ｎ形エピタキシャル層上の酸化シリコン膜 １１ 酸化シリコン膜 １２ 高濃度ｎ形領域 １３ 高濃度ｎ形領域（コレクタウォール） １４ ベース領域 １５ エミッタ領域 １６ トランジスの電極 １７ 高濃度領域上の酸化シリコン膜 ３０，３１ 島領域
Claims (1)
- 【特許請求の範囲】 【請求項１】一導電形のシリコン基板上に形成されたこ
れとは逆導電形のエピタキシャル層が複数個の島領域に
分離形成され、前期シリコン基板とエビタキシャル層に
またがって逆導電形の埋め込み層が選択的に形成され、
同島領域の少なくとも１つの中に逆導電形で、前記エピ
タキシャル層よりも濃度の高い高濃度領域が前記埋め込
み層に繋って形成され、前記高濃度領域の両側のコンタ
クト窓に電極が、同高濃度領域の上に絶縁膜を介して配
線層が形成されるとともに、前記高濃度領域上の絶縁膜
が、前記エピタキシャル層上の絶縁膜と同じ膜厚である
ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27924691A JPH053192A (ja) | 1991-10-25 | 1991-10-25 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27924691A JPH053192A (ja) | 1991-10-25 | 1991-10-25 | 半導体集積回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20458683A Division JPS6095939A (ja) | 1983-10-31 | 1983-10-31 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053192A true JPH053192A (ja) | 1993-01-08 |
Family
ID=17608477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27924691A Pending JPH053192A (ja) | 1991-10-25 | 1991-10-25 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053192A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153491A (ja) * | 1974-09-10 | 1976-05-11 | Philips Nv | |
| JPS5758338A (en) * | 1980-09-26 | 1982-04-08 | Hitachi Ltd | Semiconductor integrated device |
-
1991
- 1991-10-25 JP JP27924691A patent/JPH053192A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153491A (ja) * | 1974-09-10 | 1976-05-11 | Philips Nv | |
| JPS5758338A (en) * | 1980-09-26 | 1982-04-08 | Hitachi Ltd | Semiconductor integrated device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051506A (en) | Complementary semiconductor device | |
| US3617822A (en) | Semiconductor integrated circuit | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| JPH058582B2 (ja) | ||
| JPS6224944B2 (ja) | ||
| JPS5811743B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH053192A (ja) | 半導体集積回路 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS6245710B2 (ja) | ||
| JPS6095939A (ja) | 半導体集積回路の製造方法 | |
| JPH0312782B2 (ja) | ||
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| KR900000818B1 (ko) | 상보형(相補形) 트랜지스터의 제조방법 | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPS6174361A (ja) | 埋め込み抵抗半導体装置 | |
| JPS58212159A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61284961A (ja) | 半導体装置 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JP3158404B2 (ja) | 半導体装置の製造方法 | |
| JPH0653310A (ja) | 半導体装置およびその製造方法 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH03201563A (ja) | 半導体装置およびその製造方法 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JPH0451067B2 (ja) |