JPH05324871A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH05324871A JPH05324871A JP4135233A JP13523392A JPH05324871A JP H05324871 A JPH05324871 A JP H05324871A JP 4135233 A JP4135233 A JP 4135233A JP 13523392 A JP13523392 A JP 13523392A JP H05324871 A JPH05324871 A JP H05324871A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral hardware
- cpu
- signal
- microcomputer
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 84
- 238000001514 detection method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 ＨＡＬＴ命令やＳＴＯＰ命令を用いずに、必
要の無いハードウェアへの動作クロック信号の供給を停
止し、消費電力の低減を図る。 【構成】 各周辺ハードウェア（４１〜４４）は、自装
置の動作をあらかじめ指定するデータを記憶し所定の信
号を出力する動作指定記憶手段（５４）と、ＣＰＵ２０
からの自装置へのデータアクセスを検知する検知手段
（５１、５２）と、動作指定記憶手段の出力信号および
検知手段の出力信号（１０７）に従い、ＣＰＵから供給
される動作クロック信号１０２を自装置への動作クロッ
ク信号１０９として周辺ハードウェアコア５６へ、自装
置がアクセスされたときは供給し、アクセスされないと
きは供給を止める制御を行う個別クロック制御手段（５
３、５５）とを備えている。
要の無いハードウェアへの動作クロック信号の供給を停
止し、消費電力の低減を図る。 【構成】 各周辺ハードウェア（４１〜４４）は、自装
置の動作をあらかじめ指定するデータを記憶し所定の信
号を出力する動作指定記憶手段（５４）と、ＣＰＵ２０
からの自装置へのデータアクセスを検知する検知手段
（５１、５２）と、動作指定記憶手段の出力信号および
検知手段の出力信号（１０７）に従い、ＣＰＵから供給
される動作クロック信号１０２を自装置への動作クロッ
ク信号１０９として周辺ハードウェアコア５６へ、自装
置がアクセスされたときは供給し、アクセスされないと
きは供給を止める制御を行う個別クロック制御手段（５
３、５５）とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に利用され、特に、消費電力の低下手段を備えたマイク
ロコンピュータに関する。
に利用され、特に、消費電力の低下手段を備えたマイク
ロコンピュータに関する。
【０００２】
【従来の技術】今日、コンピュータ分野の技術進歩は目
覚ましく、ノートブック型コンピュータやパームトップ
コンピュータ等が市場に出現するようになってきた。
覚ましく、ノートブック型コンピュータやパームトップ
コンピュータ等が市場に出現するようになってきた。
【０００３】こうした事情により、最近では低消費電力
のデバイスに対する要求が高まっており、その中心的機
能を果たすマイクロコンピュータも低消費電力のものが
求められるようになってきた。
のデバイスに対する要求が高まっており、その中心的機
能を果たすマイクロコンピュータも低消費電力のものが
求められるようになってきた。
【０００４】一般に、こうした低消費電力に対する動作
としては、マイクロコンピュータの中央処理装置（以
下、ＣＰＵという。）の動作か不必要なときにＣＰＵの
動作を停止させる方式と、マイクロコンピュータ全体を
停止させる方式とがあり、両者ともに特殊命令を備えて
いる場合が多い。
としては、マイクロコンピュータの中央処理装置（以
下、ＣＰＵという。）の動作か不必要なときにＣＰＵの
動作を停止させる方式と、マイクロコンピュータ全体を
停止させる方式とがあり、両者ともに特殊命令を備えて
いる場合が多い。
【０００５】通常、前者をＨＡＬＴ命令、後者をＳＴＯ
Ｐ命令と呼んでいる。
Ｐ命令と呼んでいる。
【０００６】以下に、従来のマイクロコンピュータにお
けるＨＡＬＴ命令およびＳＴＯＰ命令の機能を図３を用
いて説明する。
けるＨＡＬＴ命令およびＳＴＯＰ命令の機能を図３を用
いて説明する。
【０００７】図３は従来のマイクロコンピュータの一例
の要部を示すブロック構成図で、ＣＰＵ２０と、プログ
ラムが格納されているプログラム部１０と、周辺ハード
ウェア３０とを備えている。
の要部を示すブロック構成図で、ＣＰＵ２０と、プログ
ラムが格納されているプログラム部１０と、周辺ハード
ウェア３０とを備えている。
【０００８】そして、ＣＰＵ２０は、プログラムの命令
をデコードするデコーダ部２１と、デコード結果に応じ
て各種の制御をする制御部２２と、ＣＰＵ２０の動作ク
ロック信号１０１と、周辺ハードウェア３０の動作クロ
ック信号１０２と、ＣＰＵ２０と周辺ハードウェア３０
とにそれぞれ動作クロック信号１０１と動作クロック信
号１０２とを供給するクロック制御部２３と、クロック
の制御を行うために制御部２２より出力されるクロック
制御信号１０３および１０４とを含んでおり、周辺ハー
ドウェア３０は周辺ハードウェア（Ａ）３１と、周辺ハ
ードウェア（Ｂ）３２と、周辺ハードウェア（Ｃ）３３
と、周辺ハードウェア（Ｄ）３４と、周辺ハードウェア
（Ａ）３１が外部データを受信するための外部端子３５
とを含んでいる。また、周辺ハードウェア（Ａ）３１
は、外部端子３５から入力されるデータを受取り、ＣＰ
Ｕ２０へ転送する手段を有する。
をデコードするデコーダ部２１と、デコード結果に応じ
て各種の制御をする制御部２２と、ＣＰＵ２０の動作ク
ロック信号１０１と、周辺ハードウェア３０の動作クロ
ック信号１０２と、ＣＰＵ２０と周辺ハードウェア３０
とにそれぞれ動作クロック信号１０１と動作クロック信
号１０２とを供給するクロック制御部２３と、クロック
の制御を行うために制御部２２より出力されるクロック
制御信号１０３および１０４とを含んでおり、周辺ハー
ドウェア３０は周辺ハードウェア（Ａ）３１と、周辺ハ
ードウェア（Ｂ）３２と、周辺ハードウェア（Ｃ）３３
と、周辺ハードウェア（Ｄ）３４と、周辺ハードウェア
（Ａ）３１が外部データを受信するための外部端子３５
とを含んでいる。また、周辺ハードウェア（Ａ）３１
は、外部端子３５から入力されるデータを受取り、ＣＰ
Ｕ２０へ転送する手段を有する。
【０００９】次に、ＣＰＵ２０のＨＡＬＴ命令実行時の
動作を説明する。
動作を説明する。
【００１０】ＣＰＵ２０は、プログラム部１０よりプロ
グラムを読み出し、デコーダ部２１で命令をデコードし
実行する。このプログラム部１０よりＨＡＬＴ命令を読
み出し、デコーダ部２１でデコードすると制御部２２
は、クロック制御部２３にクロック制御信号１０３を出
力し、クロック制御部２３は、周辺ハードウェア３０へ
の動作クロック信号１０２の供給のみを行い、ＣＰＵ２
０への動作クロック信号１０１の供給を停止させる。こ
れにより、ＣＰＵ２０は動作を停止し、周辺ハードウェ
ア３０内の各周辺ハードウェア（Ａ）３１、（Ｂ）３
２、（Ｃ）３３、および（Ｄ）３４のみが動作する。
グラムを読み出し、デコーダ部２１で命令をデコードし
実行する。このプログラム部１０よりＨＡＬＴ命令を読
み出し、デコーダ部２１でデコードすると制御部２２
は、クロック制御部２３にクロック制御信号１０３を出
力し、クロック制御部２３は、周辺ハードウェア３０へ
の動作クロック信号１０２の供給のみを行い、ＣＰＵ２
０への動作クロック信号１０１の供給を停止させる。こ
れにより、ＣＰＵ２０は動作を停止し、周辺ハードウェ
ア３０内の各周辺ハードウェア（Ａ）３１、（Ｂ）３
２、（Ｃ）３３、および（Ｄ）３４のみが動作する。
【００１１】続いて、ＣＰＵ２０が、ＳＴＯＰ命令を実
行する際の動作を説明する。
行する際の動作を説明する。
【００１２】ＣＰＵ２０は、前述したＨＡＬＴ命令の実
行時と同様にプログラム部１０よりプログラムを読み出
し、デコーダ部２１でＳＴＯＰ命令をデコードすると制
御部２２は、クロック制御部２３にクロック制御信号１
０４を出力する。クロック制御部２３は、前記のクロッ
ク制御信号１０４を受けると、マイクロコンピュータ全
体のクロック、すなわち動作クロック信号１０１および
１０２を停止させる。
行時と同様にプログラム部１０よりプログラムを読み出
し、デコーダ部２１でＳＴＯＰ命令をデコードすると制
御部２２は、クロック制御部２３にクロック制御信号１
０４を出力する。クロック制御部２３は、前記のクロッ
ク制御信号１０４を受けると、マイクロコンピュータ全
体のクロック、すなわち動作クロック信号１０１および
１０２を停止させる。
【００１３】これにより、マイクロコンピュータ全体が
停止する。
停止する。
【００１４】次に、このＨＡＬＴ命令およびＳＴＯＰ命
令の実際の用途を説明する。
令の実際の用途を説明する。
【００１５】ＨＡＬＴ命令は、ＣＰＵ２０の動作が必要
ないとき、ＣＰＵ２０を停止し、消費電力を下げるのに
使用される。
ないとき、ＣＰＵ２０を停止し、消費電力を下げるのに
使用される。
【００１６】例えば、ＣＰＵ２０がプログラムを実行
中、周辺ハードウェア（Ａ）３１が外部端子３５から受
信したデータを受け取るまで、次のプログラム処理が行
えない場合、ＣＰＵ２０は周辺ハードウェア（Ａ）３１
がデータ受信完了するまで待ち状態となる。このような
場合に、プログラム上にＨＡＬＴ命令を記述するとＣＰ
Ｕ２０の動作は停止し、待ち状態となる。
中、周辺ハードウェア（Ａ）３１が外部端子３５から受
信したデータを受け取るまで、次のプログラム処理が行
えない場合、ＣＰＵ２０は周辺ハードウェア（Ａ）３１
がデータ受信完了するまで待ち状態となる。このような
場合に、プログラム上にＨＡＬＴ命令を記述するとＣＰ
Ｕ２０の動作は停止し、待ち状態となる。
【００１７】このとき、周辺ハードウェア３０に入力す
る動作クロック信号１０２は、出力され続けるため、周
辺ハードウェア（Ａ）３１、（Ｂ）３２、（Ｃ）３３お
よび（Ｄ）３４は動作状態にあり、ＣＰＵ２０は、周辺
ハードウェア（Ａ）３１がデータ受信完了後にＨＡＬＴ
状態を解除し、周辺ハードウェア（Ａ）３１からデータ
を受け取り次の処理を行う。
る動作クロック信号１０２は、出力され続けるため、周
辺ハードウェア（Ａ）３１、（Ｂ）３２、（Ｃ）３３お
よび（Ｄ）３４は動作状態にあり、ＣＰＵ２０は、周辺
ハードウェア（Ａ）３１がデータ受信完了後にＨＡＬＴ
状態を解除し、周辺ハードウェア（Ａ）３１からデータ
を受け取り次の処理を行う。
【００１８】また、ＳＴＯＰ命令は、マイクロコンピュ
ータが一連の動作を終了し、次に外部からの処理がくる
まで何の処理も必要ない場合に、マイクロコンピュータ
の動作を停止させて電力の消費を押さえる場合に有効で
ある。
ータが一連の動作を終了し、次に外部からの処理がくる
まで何の処理も必要ない場合に、マイクロコンピュータ
の動作を停止させて電力の消費を押さえる場合に有効で
ある。
【００１９】この場合、周辺ハードウェア３０とＣＰＵ
２０の動作は、完全に停止する。
２０の動作は、完全に停止する。
【００２０】
【発明が解決しようとする課題】以上説明したように、
従来のマイクロコンピュータは、ＨＡＬＴ命令の発行に
よってＣＰＵの動作を停止させるか、ＳＴＯＰ命令によ
ってマイクロコンピュータ全体の動作を停止させること
は可能であるが、特定の周辺ハードウェアだけを動作さ
せたり、停止させることができないために、特に、必要
の無い周辺ハードウェアにも動作クロック信号を供給し
てしまい、システム全体の消費電力の最適化を図ること
ができない課題がある。
従来のマイクロコンピュータは、ＨＡＬＴ命令の発行に
よってＣＰＵの動作を停止させるか、ＳＴＯＰ命令によ
ってマイクロコンピュータ全体の動作を停止させること
は可能であるが、特定の周辺ハードウェアだけを動作さ
せたり、停止させることができないために、特に、必要
の無い周辺ハードウェアにも動作クロック信号を供給し
てしまい、システム全体の消費電力の最適化を図ること
ができない課題がある。
【００２１】また、プログラム上にＨＡＬＴ命令を記述
しなければ、消費電力を低下させることができないた
め、制御プログラム等のように各ハードウェアの動作関
係が複雑になると、ハードウェアの動作状態に応じた電
力制御はさらに困難になる課題がある。
しなければ、消費電力を低下させることができないた
め、制御プログラム等のように各ハードウェアの動作関
係が複雑になると、ハードウェアの動作状態に応じた電
力制御はさらに困難になる課題がある。
【００２２】本発明の目的は、前記の課題を解決するこ
とにより、ＨＡＬＴ命令やＳＴＯＰ命令を使用せずに、
必要の無いハードウェアの動作クロック信号の供給を停
止し、より消費電力の低下を図ったマイクロコンピュー
タを提供することにある。
とにより、ＨＡＬＴ命令やＳＴＯＰ命令を使用せずに、
必要の無いハードウェアの動作クロック信号の供給を停
止し、より消費電力の低下を図ったマイクロコンピュー
タを提供することにある。
【００２３】
【課題を解決するための手段】本発明は、複数の周辺ハ
ードウェアと、前記複数の周辺ハードウェアへの動作ク
ロック信号を含み動作クロック信号の供給を制御するク
ロック制御手段を有する中央処理装置とを備えたマイク
ロコンピュータにおいて、各周辺ハードウェアは、自周
辺ハードウェアの動作をあらかじめ指定するデータを記
憶し所定の信号を出力する動作指定記憶手段と、前記中
央処理装置からの自周辺ハードウェアへのデータアクセ
スを検知する検知手段と、前記動作指定記憶手段の出力
信号および前記検知手段の出力信号に従い、前記中央処
理装置から供給される動作クロック信号の自周辺ハード
ウェアへの供給を制御する個別クロック制御手段とを含
むことを特徴とする。
ードウェアと、前記複数の周辺ハードウェアへの動作ク
ロック信号を含み動作クロック信号の供給を制御するク
ロック制御手段を有する中央処理装置とを備えたマイク
ロコンピュータにおいて、各周辺ハードウェアは、自周
辺ハードウェアの動作をあらかじめ指定するデータを記
憶し所定の信号を出力する動作指定記憶手段と、前記中
央処理装置からの自周辺ハードウェアへのデータアクセ
スを検知する検知手段と、前記動作指定記憶手段の出力
信号および前記検知手段の出力信号に従い、前記中央処
理装置から供給される動作クロック信号の自周辺ハード
ウェアへの供給を制御する個別クロック制御手段とを含
むことを特徴とする。
【００２４】
【作用】動作指定記憶手段には、あらかじめＣＰＵを介
して自周辺ハードウェアが動作するのかしないのかを指
定するデータが書き込まれ、例えば、動作の場合は
「１」が非動作の場合には「０」が出力される。また、
検知手段はＣＰＵから自周辺ハードウェアへのデータア
クセスを検知し、例えば、検知した場合には「１」をそ
れ以外には「０」を出力する。そして、個別クロック制
御手段は、例えば、動作指定記憶手段および検知手段の
出力が共に「１」の場合、ＣＰＵからの動作クロック信
号を自周辺ハードウェアに供給して動作を行わせ、それ
以外の場合は動作クロック信号の供給を止めて動作させ
ない。
して自周辺ハードウェアが動作するのかしないのかを指
定するデータが書き込まれ、例えば、動作の場合は
「１」が非動作の場合には「０」が出力される。また、
検知手段はＣＰＵから自周辺ハードウェアへのデータア
クセスを検知し、例えば、検知した場合には「１」をそ
れ以外には「０」を出力する。そして、個別クロック制
御手段は、例えば、動作指定記憶手段および検知手段の
出力が共に「１」の場合、ＣＰＵからの動作クロック信
号を自周辺ハードウェアに供給して動作を行わせ、それ
以外の場合は動作クロック信号の供給を止めて動作させ
ない。
【００２５】これにより、ＨＡＬＴ命令やＳＴＯＰ命令
を用いることなく、必要の無い周辺ハードウェアの動作
を停止させることができ、より消費電力を低下させるこ
とが可能となる。
を用いることなく、必要の無い周辺ハードウェアの動作
を停止させることができ、より消費電力を低下させるこ
とが可能となる。
【００２６】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２７】図１は本発明の一実施例の要部を示すブロ
ック構成図である。
ック構成図である。
【００２８】本実施例は、図３に示したＣＰＵ２０およ
びプログラムが格納されているプログラム部１０と、周
辺ハードウェア４０および、ＣＰＵ２０と周辺ハードウ
ェア４０間のデータのやり取りを行うバス６０とを備え
ている。
びプログラムが格納されているプログラム部１０と、周
辺ハードウェア４０および、ＣＰＵ２０と周辺ハードウ
ェア４０間のデータのやり取りを行うバス６０とを備え
ている。
【００２９】そして、周辺ハードウェア４０には、ＣＰ
Ｕ２０から動作クロック信号１０２と、データリードラ
イトの制御信号であるＲＤ信号１０５およびＷＲ信号１
０６とが与えられる。
Ｕ２０から動作クロック信号１０２と、データリードラ
イトの制御信号であるＲＤ信号１０５およびＷＲ信号１
０６とが与えられる。
【００３０】また、周辺ハードウェア４０は、周辺ハー
ドウェア（Ａ）４１、周辺ハードウェア（Ｂ）４２、周
辺ハードウェア（Ｃ）４３、および周辺ハードウェア
（Ｄ）４４を含んでいる。
ドウェア（Ａ）４１、周辺ハードウェア（Ｂ）４２、周
辺ハードウェア（Ｃ）４３、および周辺ハードウェア
（Ｄ）４４を含んでいる。
【００３１】そして、周辺ハードウェア（Ａ）４１は、
内部にＣＰＵ２０から与えられるアドレスをデコードす
るアドレスデコーダ５１と、オアアンドゲート５２と、
動作クロック信号１０２をカウントするカウンタ５３
と、カウンタ５３の出力するオーバーフロー信号１０８
と、動作指定レジスタ５４と、オアアンドゲート５５
と、周辺ハードウェアコア５６と、周辺ハードウェアコ
ア５６への動作クロック信号１０９とを含んでいる。
内部にＣＰＵ２０から与えられるアドレスをデコードす
るアドレスデコーダ５１と、オアアンドゲート５２と、
動作クロック信号１０２をカウントするカウンタ５３
と、カウンタ５３の出力するオーバーフロー信号１０８
と、動作指定レジスタ５４と、オアアンドゲート５５
と、周辺ハードウェアコア５６と、周辺ハードウェアコ
ア５６への動作クロック信号１０９とを含んでいる。
【００３２】また、他の周辺ハードウェア（Ｂ）４２、
（Ｃ）４３および（Ｄ）４４も、（Ａ）４１と同様の構
成である。
（Ｃ）４３および（Ｄ）４４も、（Ａ）４１と同様の構
成である。
【００３３】本発明の特徴とするところは、図１におい
て、周辺ハードウェア（Ａ）４１、（Ｂ）４２、（Ｃ）
４３および（Ｄ）４４は、それぞれ、自周辺ハードウェ
アの動作をあらかじめ指定するデータを記憶し所定の信
号を出力する動作指定記憶手段としての動作指定レジス
タ５４と、ＣＰＵ２０からの自周辺ハードウェアへのデ
ータアクセスを検知する検知手段としてのアドレスデコ
ーダ５１およびオアアンドゲート５２と、動作指定レジ
スタ５４の出力信号およびオアアンドゲート５２の出力
信号に従い、ＣＰＵ２０から動作クロック信号１０２の
自周辺ハードウェアへの供給を制御する個別クロック制
御手段としてのカウンタ５３およびオアアンドゲート５
５とを含むことにある。
て、周辺ハードウェア（Ａ）４１、（Ｂ）４２、（Ｃ）
４３および（Ｄ）４４は、それぞれ、自周辺ハードウェ
アの動作をあらかじめ指定するデータを記憶し所定の信
号を出力する動作指定記憶手段としての動作指定レジス
タ５４と、ＣＰＵ２０からの自周辺ハードウェアへのデ
ータアクセスを検知する検知手段としてのアドレスデコ
ーダ５１およびオアアンドゲート５２と、動作指定レジ
スタ５４の出力信号およびオアアンドゲート５２の出力
信号に従い、ＣＰＵ２０から動作クロック信号１０２の
自周辺ハードウェアへの供給を制御する個別クロック制
御手段としてのカウンタ５３およびオアアンドゲート５
５とを含むことにある。
【００３４】次に、本実施例における周辺ハードウェア
（Ａ）４１の各部の動作を図２に示す流れ図を参照して
説明する。
（Ａ）４１の各部の動作を図２に示す流れ図を参照して
説明する。
【００３５】初めに、自周辺ハードウェア（Ａ）４１が
アクセスを受けたときについて説明する。
アクセスを受けたときについて説明する。
【００３６】アドレスデコーダ５１は、ＣＰＵ２０がデ
ータアクセスのためにバス６０にのせるアドレスをデコ
ードし（ステップＳ１）、与えられたアドレスが周辺ハ
ードウェア（Ａ）４１に該当するか否かを判断する（ス
テップＳ２）。
ータアクセスのためにバス６０にのせるアドレスをデコ
ードし（ステップＳ１）、与えられたアドレスが周辺ハ
ードウェア（Ａ）４１に該当するか否かを判断する（ス
テップＳ２）。
【００３７】オアアンドゲート５２は、ＣＰＵ２０の出
力するＲＤ信号１０５とＷＲ信号１０６の論理和に、ア
ドレスデコーダ５１の出力の論理積をとり、ＣＰＵ２０
が周辺ハードウェア（Ａ）４１をアクセスするときにア
クティブ「１」となる。そして、オアアンドゲート５２
の出力はリセット信号１０７となって、カウンタ５３に
入力する（ステップＳ３）。
力するＲＤ信号１０５とＷＲ信号１０６の論理和に、ア
ドレスデコーダ５１の出力の論理積をとり、ＣＰＵ２０
が周辺ハードウェア（Ａ）４１をアクセスするときにア
クティブ「１」となる。そして、オアアンドゲート５２
の出力はリセット信号１０７となって、カウンタ５３に
入力する（ステップＳ３）。
【００３８】カウンタ５３は、クロック信号１０２をカ
ウントし、リセット信号１０７がアクティブ「１」にな
るとリセットされオーバーフロー信号１０８を「０」に
する（ステップＳ４）。そして、カウンタ５３がオーバ
ーフローするとオーバーフロー信号１０８がアクティブ
「１」となり、オアアンドゲート５５への入力となる。
ウントし、リセット信号１０７がアクティブ「１」にな
るとリセットされオーバーフロー信号１０８を「０」に
する（ステップＳ４）。そして、カウンタ５３がオーバ
ーフローするとオーバーフロー信号１０８がアクティブ
「１」となり、オアアンドゲート５５への入力となる。
【００３９】一方、動作指定レジスタ５４は、周辺ハー
ドウェア（Ａ）４１の消費電力低下動作の許可あるいは
禁止を指定するレジスタで、ＣＰＵ２０によって書き込
みを行うことができる。オアアンドゲート５５は、動作
指定レジスタ５４とオーバーフロー信号１０８がともに
「１」となったとき動作クロック信号１０９を「０」に
して止めて、それ以外のときは、動作クロック信号１０
９を「１」とし周辺ハードウェアコア５６に伝える（ス
テップＳ５）。
ドウェア（Ａ）４１の消費電力低下動作の許可あるいは
禁止を指定するレジスタで、ＣＰＵ２０によって書き込
みを行うことができる。オアアンドゲート５５は、動作
指定レジスタ５４とオーバーフロー信号１０８がともに
「１」となったとき動作クロック信号１０９を「０」に
して止めて、それ以外のときは、動作クロック信号１０
９を「１」とし周辺ハードウェアコア５６に伝える（ス
テップＳ５）。
【００４０】周辺ハードウェアコア５６は、周辺ハード
ウェア（Ａ）４１の機能部分で、従来例で示した周辺ハ
ードウェア（Ａ）３１と同様の構成で、動作クロック信
号１０９が「１」のとき動作を行う（ステップＳ６）。
ウェア（Ａ）４１の機能部分で、従来例で示した周辺ハ
ードウェア（Ａ）３１と同様の構成で、動作クロック信
号１０９が「１」のとき動作を行う（ステップＳ６）。
【００４１】次に、ＣＰＵ２０がプログラムの実行時に
周辺ハードウェア（Ａ）４１が消費電力の低下動作を行
うときについて説明する。
周辺ハードウェア（Ａ）４１が消費電力の低下動作を行
うときについて説明する。
【００４２】なお、この説明では周辺ハードウェア
（Ａ）４１に消費電力の低下動作をさせるためにあらか
じめ、プログラム実行に先立って初期化の際に動作指定
レジスタ５４には値「１」が書込まれているものとす
る。
（Ａ）４１に消費電力の低下動作をさせるためにあらか
じめ、プログラム実行に先立って初期化の際に動作指定
レジスタ５４には値「１」が書込まれているものとす
る。
【００４３】ＣＰＵ２０が、プログラム部１０のプログ
ラムを実行しているとき、少なくともＣＰＵ２０が周辺
ハードウェア（Ａ）４１をアクセスしていれば、周辺ハ
ードウェア（Ａ）４１は動作中であって正常に動作する
ためにはクロックを供給する必要がある。
ラムを実行しているとき、少なくともＣＰＵ２０が周辺
ハードウェア（Ａ）４１をアクセスしていれば、周辺ハ
ードウェア（Ａ）４１は動作中であって正常に動作する
ためにはクロックを供給する必要がある。
【００４４】すなわちこのとき、ＣＰＵ２０が周辺ハー
ドウェア（Ａ）４１をアクセスする度に、カウンタ５３
は、リセットされてオーバーフロー信号１０８は、
「０」に保たれ、動作クロック信号１０９は、周辺ハー
ドウェアコア５６に供給される。
ドウェア（Ａ）４１をアクセスする度に、カウンタ５３
は、リセットされてオーバーフロー信号１０８は、
「０」に保たれ、動作クロック信号１０９は、周辺ハー
ドウェアコア５６に供給される。
【００４５】しかし、ＣＰＵ２０の実行プログラムが周
辺ハードウェア（Ａ）４１を使用しなくなり、周辺ハー
ドウェア（Ａ）４１をアクセスしなくなった場合（ステ
ップＳ２）、カウンタ５３は、リセット信号１０７は
「０」のため（ステップＳ７）、リセットされること無
くカウント動作を続け、カウンタのビット長をフルにカ
ウントしてしまうとオーバーフロー信号１０８をアクテ
ィブ「１」にする（ステップＳ８）。
辺ハードウェア（Ａ）４１を使用しなくなり、周辺ハー
ドウェア（Ａ）４１をアクセスしなくなった場合（ステ
ップＳ２）、カウンタ５３は、リセット信号１０７は
「０」のため（ステップＳ７）、リセットされること無
くカウント動作を続け、カウンタのビット長をフルにカ
ウントしてしまうとオーバーフロー信号１０８をアクテ
ィブ「１」にする（ステップＳ８）。
【００４６】オーバーフロー信号１０８がアクティブ
「１」になると、動作指定レジスタ５４の値は「１」で
あるから、動作クロック信号１０９は「０」となり停止
して（ステップＳ９）、周辺ハードウェア（Ａ）４１
は、動作を停止する（ステップＳ１０）。
「１」になると、動作指定レジスタ５４の値は「１」で
あるから、動作クロック信号１０９は「０」となり停止
して（ステップＳ９）、周辺ハードウェア（Ａ）４１
は、動作を停止する（ステップＳ１０）。
【００４７】もし、再びＣＰＵ２０が周辺ハードウェア
（Ａ）４１をアクセスすれば、カウンタ５３は、リセッ
トされて動作クロック信号１０９は、再度クロックを供
給することができる。
（Ａ）４１をアクセスすれば、カウンタ５３は、リセッ
トされて動作クロック信号１０９は、再度クロックを供
給することができる。
【００４８】また、ＣＰＵ２０がアクセスする、あるい
はアクセスしないによって、単純にハードウェアの使用
状況が判断できない場合は、前述の動作指定レジスタ５
４に「０」を設定することによって、前記のクロック停
止動作を禁止することも可能である。
はアクセスしないによって、単純にハードウェアの使用
状況が判断できない場合は、前述の動作指定レジスタ５
４に「０」を設定することによって、前記のクロック停
止動作を禁止することも可能である。
【００４９】さらに、カウンタ５３をプリセッタブルタ
イプで構成することもできる。
イプで構成することもできる。
【００５０】この場合には、ハードウェアの規模は前述
のものよりもやや大きくなるものの、各周辺ハードウェ
アの動作停止を判断する時間を各ハードウェアや、各ア
プリケーション毎に任意に設定することができるため、
さらにきめ細かな消費電力の節減をはかることができ
る。
のものよりもやや大きくなるものの、各周辺ハードウェ
アの動作停止を判断する時間を各ハードウェアや、各ア
プリケーション毎に任意に設定することができるため、
さらにきめ細かな消費電力の節減をはかることができ
る。
【００５１】
【発明の効果】以上説明したように、本発明は、マイク
ロコンピュータの低消費電力化装置において、ＣＰＵ以
外に各周辺ハードウェアを独立に停止させることを可能
にし、また、ソフトウェアで設定すること無く、各周辺
ハードウェア自身がアクセスの頻度によって自動的に消
費電力を低下させることができるため、必要最小限のハ
ードウェアにシステムクロックを提供し、システムの消
費電力を最低限に抑えることができる効果がある。
ロコンピュータの低消費電力化装置において、ＣＰＵ以
外に各周辺ハードウェアを独立に停止させることを可能
にし、また、ソフトウェアで設定すること無く、各周辺
ハードウェア自身がアクセスの頻度によって自動的に消
費電力を低下させることができるため、必要最小限のハ
ードウェアにシステムクロックを提供し、システムの消
費電力を最低限に抑えることができる効果がある。
【図１】本発明の一実施例を示すブロック構成図。
【図２】その動作を示す流れ図。
【図３】従来例を示すブロック構成図。
１０ プログラム部 ２０ 中央処理装置（ＣＰＵ） ２１ デコーダ部 ２２ 制御部 ２３ クロック制御部 ３０、４０ 周辺ハードウェア ３１、４１ 周辺ハードウェア（Ａ） ３２、４２ 周辺ハードウェア（Ｂ） ３３、４３ 周辺ハードウェア（Ｃ） ３４、４４ 周辺ハードウェア（Ｄ） ３５ 外部端子 ５１ アドレスデコーダ ５２、５５ オアアンドゲート ５３ カウンタ ５４ 動作指定レジスタ ５６ 周辺ハードウェアコア ６０ バス １０１、１０２、１０９ 動作クロック信号 １０３、１０４ クロック制御信号 １０５ ＲＤ信号 １０６ ＷＲ信号 １０７ リセット信号 １０８ オーバーフロー信号 Ｓ１〜Ｓ１０ ステップ
Claims (1)
- 【請求項１】 複数の周辺ハードウェアと、 前記複数の周辺ハードウェアへの動作クロック信号を含
み動作クロック信号の供給を制御するクロック制御手段
を有する中央処理装置とを備えたマイクロコンピュータ
において、 各周辺ハードウェアは、 自周辺ハードウェアの動作をあらかじめ指定するデータ
を記憶し所定の信号を出力する動作指定記憶手段と、 前記中央処理装置からの自周辺ハードウェアへのデータ
アクセスを検知する検知手段と、 前記動作指定記憶手段の出力信号および前記検知手段の
出力信号に従い、前記中央処理装置から供給される動作
クロック信号の自周辺ハードウェアへの供給を制御する
個別クロック制御手段とを含むことを特徴とするマイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4135233A JPH05324871A (ja) | 1992-05-27 | 1992-05-27 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4135233A JPH05324871A (ja) | 1992-05-27 | 1992-05-27 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324871A true JPH05324871A (ja) | 1993-12-10 |
Family
ID=15146927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4135233A Pending JPH05324871A (ja) | 1992-05-27 | 1992-05-27 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6173408B1 (en) | 1997-09-03 | 2001-01-09 | Matsushita Electric Industrial Co., Ltd. | Processor |
| JP2007287029A (ja) * | 2006-04-19 | 2007-11-01 | Freescale Semiconductor Inc | バス制御システム |
-
1992
- 1992-05-27 JP JP4135233A patent/JPH05324871A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6173408B1 (en) | 1997-09-03 | 2001-01-09 | Matsushita Electric Industrial Co., Ltd. | Processor |
| JP2007287029A (ja) * | 2006-04-19 | 2007-11-01 | Freescale Semiconductor Inc | バス制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5355501A (en) | Idle detection system | |
| US5305460A (en) | Data processor | |
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| JPS60258671A (ja) | プロセツサ | |
| JP3226055B2 (ja) | 情報処理装置 | |
| US5493664A (en) | Microcomputer that transfers address and control to a debugging routine when an input address is a breakpoint address and a user accessible register for signalling if the breakpoint address is from the cache memory or a main memory | |
| EP0166431B1 (en) | An information processing apparatus having an instruction prefetch circuit | |
| US20020026601A1 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| JPH05324348A (ja) | シングルチップマイクロコンピュータ | |
| JP2606098B2 (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
| US5771390A (en) | System and method for cascading from a power managed suspend state to a suspend-to-disk state in a computer system | |
| EP0575171A2 (en) | Enhanced system management method and apparatus | |
| JP2002008372A (ja) | セルリフレッシュ可能なメモリ・デバイスの内容を保存する方法およびリフレッシュ制御回路 | |
| US7197655B2 (en) | Lowered PU power usage method and apparatus | |
| JP3506920B2 (ja) | 全命令トレースデータの２次記憶装置への格納競合防止方法 | |
| KR100238175B1 (ko) | 버스 제어논리장치 | |
| JP2701752B2 (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JP2504191B2 (ja) | マイクロプロセッサ | |
| JP2701386B2 (ja) | キャッシュメモリコントローラ | |
| JPH04162135A (ja) | データ処理装置 | |
| JPS6247746A (ja) | 割り込み制御方式 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPH0258648B2 (ja) | ||
| JP2591211B2 (ja) | 高速割込み処理装置 |