JPH053259A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH053259A JPH053259A JP15363191A JP15363191A JPH053259A JP H053259 A JPH053259 A JP H053259A JP 15363191 A JP15363191 A JP 15363191A JP 15363191 A JP15363191 A JP 15363191A JP H053259 A JPH053259 A JP H053259A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- silicon oxide
- film
- insulating film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 17
- 239000011248 coating agent Substances 0.000 claims abstract description 15
- 238000000576 coating method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 abstract 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】下層のアルミニウム配線３を含む表面に設けた
酸化シリコン膜４，塗布膜７，酸化シリコン膜６からな
る層間絶縁膜の塗布膜７の下面及び上面を含む酸化シリ
コン膜４，６の間に酸化シリコン膜４，６よりも弗酸に
対するエッチング速度の遅いＳｉＯを主体とする酸化シ
リコン膜５，５ａを設ける。 【効果】等方性エッチングと異方性エッチングを組分せ
たコンタクト用のスルーホールを形成する際の塗布膜の
エッチングによる上層配線の段切れの発生を防止でき
る。
酸化シリコン膜４，塗布膜７，酸化シリコン膜６からな
る層間絶縁膜の塗布膜７の下面及び上面を含む酸化シリ
コン膜４，６の間に酸化シリコン膜４，６よりも弗酸に
対するエッチング速度の遅いＳｉＯを主体とする酸化シ
リコン膜５，５ａを設ける。 【効果】等方性エッチングと異方性エッチングを組分せ
たコンタクト用のスルーホールを形成する際の塗布膜の
エッチングによる上層配線の段切れの発生を防止でき
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
多層配線の層間絶縁膜に関する。
多層配線の層間絶縁膜に関する。
【０００２】
【従来の技術】図２は従来の半導体装置の一例を示す断
面図である。
面図である。
【０００３】図２に示すように、シリコン基板１の上
に、膜厚が０．８μｍの酸化シリコン膜２を形成し、こ
の酸化シリコン膜２の上に膜厚が０．５μｍの下層のア
ルミニウム配線３を形成する。次に、アルミニウム配線
３を含む表面に第１の酸化シリコン膜４を０．４μｍの
厚さに形成し、酸化シリコン膜４を上に塗布膜４を塗布
し、エッチバックして酸化シリコン膜４の凹部にのみ、
塗布膜７を残存させるように、エッチバックして上面を
平坦化する。次に、塗布膜７を含む表面に第２の酸化シ
リコン膜６を堆積する。次に、アルミニウム配線３の上
方の酸化シリコン膜６，４を順次等方性エッチングと異
方性エッチングしてコンタクトホール９を形成し、この
コンタクトホール９を介して下層のアルミニウム配線層
３と接続する上層のアルミニウム配線８を１．０μｍの
厚さで酸化シリコン膜６の上に形成する。
に、膜厚が０．８μｍの酸化シリコン膜２を形成し、こ
の酸化シリコン膜２の上に膜厚が０．５μｍの下層のア
ルミニウム配線３を形成する。次に、アルミニウム配線
３を含む表面に第１の酸化シリコン膜４を０．４μｍの
厚さに形成し、酸化シリコン膜４を上に塗布膜４を塗布
し、エッチバックして酸化シリコン膜４の凹部にのみ、
塗布膜７を残存させるように、エッチバックして上面を
平坦化する。次に、塗布膜７を含む表面に第２の酸化シ
リコン膜６を堆積する。次に、アルミニウム配線３の上
方の酸化シリコン膜６，４を順次等方性エッチングと異
方性エッチングしてコンタクトホール９を形成し、この
コンタクトホール９を介して下層のアルミニウム配線層
３と接続する上層のアルミニウム配線８を１．０μｍの
厚さで酸化シリコン膜６の上に形成する。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
は、スルーホールの形状を上層のアルミニウム配線が段
切れをおこさないように、等方性エッチングと異方性エ
ッチングを組合せて上部にテーパーを設けているが下層
のアルミニウム配線と上層のアルミニウム配線との間の
寄生容量を下げるように、層間絶縁膜の膜厚を厚くした
場合、上層のアルミニウム配線の段切れが生じないよう
に、長時間の等方性エッチングが必要となる。しかし、
塗布膜７の弗酸系エッチング液に対するエッチングレー
トは非常に速いため、図３に示すように、塗布膜がエッ
チングされて空洞１０が生じ、上層配線の段切れが発生
するという問題点があった。
は、スルーホールの形状を上層のアルミニウム配線が段
切れをおこさないように、等方性エッチングと異方性エ
ッチングを組合せて上部にテーパーを設けているが下層
のアルミニウム配線と上層のアルミニウム配線との間の
寄生容量を下げるように、層間絶縁膜の膜厚を厚くした
場合、上層のアルミニウム配線の段切れが生じないよう
に、長時間の等方性エッチングが必要となる。しかし、
塗布膜７の弗酸系エッチング液に対するエッチングレー
トは非常に速いため、図３に示すように、塗布膜がエッ
チングされて空洞１０が生じ、上層配線の段切れが発生
するという問題点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に設けた下層配線と、前記下層配線を含む
表面に設けた第１の層間絶縁膜と、前記第１の層間絶縁
膜上の凹部にのみ設けて上面を平坦化した塗布膜と、前
記塗布膜を含む表面に設けた第２の層間絶縁膜と、前記
下層配線上の第１及び第２の層間絶縁膜を開孔して設け
たスルーホールを介して前記下層配線と接続する上層の
配線とを有する半導体装置において、前記塗布膜の下面
及び上面を含み且つ前記第１の層間絶縁膜と第２の層間
絶縁膜との間に設けた前記第１及び第２の層間絶縁膜よ
りも弗酸系エッチング液に対するエッチング速度の遅い
第３の層間絶縁膜を備えている。
半導体基板上に設けた下層配線と、前記下層配線を含む
表面に設けた第１の層間絶縁膜と、前記第１の層間絶縁
膜上の凹部にのみ設けて上面を平坦化した塗布膜と、前
記塗布膜を含む表面に設けた第２の層間絶縁膜と、前記
下層配線上の第１及び第２の層間絶縁膜を開孔して設け
たスルーホールを介して前記下層配線と接続する上層の
配線とを有する半導体装置において、前記塗布膜の下面
及び上面を含み且つ前記第１の層間絶縁膜と第２の層間
絶縁膜との間に設けた前記第１及び第２の層間絶縁膜よ
りも弗酸系エッチング液に対するエッチング速度の遅い
第３の層間絶縁膜を備えている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示す半導体チッ
プの断面図である。
プの断面図である。
【０００８】図１に示すように、シリコン基板１の上に
膜厚が０．８μｍの酸化シリコン膜２を形成し、酸化シ
リコン膜２の上に下層のアルミニウム配線３を選択的に
形成する。次に、アルミニウム配線３を含む表面にＣＶ
Ｄ法によりＳｉＯ2 を主体とする第１の酸化シリコン膜
４を０．４μｍの厚さに堆積し、続いて、酸化シリコン
膜４の上にシリコンと酸素の組成比を１：２から１：１
に変えて弗酸系エッチング液に対するエッチングレート
の遅いＳｉＯを主体とする酸化シリコン膜５を０．２μ
ｍの厚さに堆積する。ここで、酸化シリコン膜５は、酸
化シリコン膜４に比べて約３０％エッチングレートが低
下する。次に、酸化シリコン膜５の上にＳＯＧ膜７を形
成してエッチバックし、凹部にのみＳＯＧ膜７を残存さ
せるようにして上面を平坦化する。次に、酸化シリコン
膜５と同様の組成を有する酸化シリコン膜５ａを０．２
μｍの厚さに堆積し、さらに酸化シリコン膜５ａの上に
ＳｉＯ2 を主体とする酸化シリコン膜６を０．４μｍの
厚さに堆積する。次に、アルミニウム配線３の上の酸化
シリコン膜６，５ａ，５，４を順次エッチングしてコン
タクト用のスルーホール９を形成する。このスルーホー
ル９は、弗酸系エッチング液に対するエッチングレート
の遅い酸化シリコン膜５ａの途中までエッチングした後
ＲＩＥ等の異方性エッチングで酸化シリコン膜５ａ，
５，４を順次エッチングし盃状のスルーホール９を形成
する。次にスルーホール９を含む表面にアルミニウム層
を１．０μｍの厚さに堆積してパターニングし、アルミ
ニウム配線３と接続する上層のアルミニウム配線８を形
成する。
膜厚が０．８μｍの酸化シリコン膜２を形成し、酸化シ
リコン膜２の上に下層のアルミニウム配線３を選択的に
形成する。次に、アルミニウム配線３を含む表面にＣＶ
Ｄ法によりＳｉＯ2 を主体とする第１の酸化シリコン膜
４を０．４μｍの厚さに堆積し、続いて、酸化シリコン
膜４の上にシリコンと酸素の組成比を１：２から１：１
に変えて弗酸系エッチング液に対するエッチングレート
の遅いＳｉＯを主体とする酸化シリコン膜５を０．２μ
ｍの厚さに堆積する。ここで、酸化シリコン膜５は、酸
化シリコン膜４に比べて約３０％エッチングレートが低
下する。次に、酸化シリコン膜５の上にＳＯＧ膜７を形
成してエッチバックし、凹部にのみＳＯＧ膜７を残存さ
せるようにして上面を平坦化する。次に、酸化シリコン
膜５と同様の組成を有する酸化シリコン膜５ａを０．２
μｍの厚さに堆積し、さらに酸化シリコン膜５ａの上に
ＳｉＯ2 を主体とする酸化シリコン膜６を０．４μｍの
厚さに堆積する。次に、アルミニウム配線３の上の酸化
シリコン膜６，５ａ，５，４を順次エッチングしてコン
タクト用のスルーホール９を形成する。このスルーホー
ル９は、弗酸系エッチング液に対するエッチングレート
の遅い酸化シリコン膜５ａの途中までエッチングした後
ＲＩＥ等の異方性エッチングで酸化シリコン膜５ａ，
５，４を順次エッチングし盃状のスルーホール９を形成
する。次にスルーホール９を含む表面にアルミニウム層
を１．０μｍの厚さに堆積してパターニングし、アルミ
ニウム配線３と接続する上層のアルミニウム配線８を形
成する。
【０００９】本実施例では、従来より厚い層間絶縁膜を
形成しながら、スルーホール９でのアルミニウム配線８
の段切れを防止することができる。
形成しながら、スルーホール９でのアルミニウム配線８
の段切れを防止することができる。
【００１０】ここで、酸化シリコン膜５，５ａの代りに
ホウ素を含むＢＳＧ膜又はＢＰＳＧ膜を使用しても良
く、この場合は熱に対する応力緩和効果があるため、Ｓ
ＯＧ膜に生じやすいクラックを防止する利点がある。
ホウ素を含むＢＳＧ膜又はＢＰＳＧ膜を使用しても良
く、この場合は熱に対する応力緩和効果があるため、Ｓ
ＯＧ膜に生じやすいクラックを防止する利点がある。
【００１１】
【発明の効果】以上説明したように本発明は、第１及び
第２の層間絶縁膜の間に弗酸系エッチング液に対するエ
ッチングレートの遅い第３の層間絶縁膜を設けて塗布膜
を被覆することにより、コンタクト用のスルーホールを
形成するためのエッチング工程で塗布膜がエッチングさ
れることを防止でき、厚い層間絶縁膜を形成しても配線
の段切れを防止できるという効果を有する。
第２の層間絶縁膜の間に弗酸系エッチング液に対するエ
ッチングレートの遅い第３の層間絶縁膜を設けて塗布膜
を被覆することにより、コンタクト用のスルーホールを
形成するためのエッチング工程で塗布膜がエッチングさ
れることを防止でき、厚い層間絶縁膜を形成しても配線
の段切れを防止できるという効果を有する。
【図１】本発明の一実施例を示す半導体チップの断面
図。
図。
【図２】従来の半導体装置の一例を示す半導体チップの
断面図。
断面図。
【図３】従来の半導体装置の問題点を説明するための半
導体チップの断面図。
導体チップの断面図。
１ シリコン基板
２，４，５ａ，５ｂ，６ 酸化シリコン膜
３，８ アルミニウム配線
７ 塗布膜
９ スルーホール
１０ 空洞
Claims (2)
- 【請求項１】 半導体基板上に設けた下層配線と、前記
下層配線を含む表面に設けた第１の層間絶縁膜と、前記
第１の層間絶縁膜上の凹部にのみ設けて上面を平坦化し
た塗布膜と、前記塗布膜を含む表面に設けた第２の層間
絶縁膜と、前記下層配線上の第１及び第２の層間絶縁膜
を開孔して設けたスルーホールを介して前記下層配線と
接続する上層の配線とを有する半導体装置において、前
記塗布膜の下面及び上面を含み且つ前記第１の層間絶縁
膜と第２の層間絶縁膜との間に設けた前記第１及び第２
の層間絶縁膜よりも弗酸系エッチング液に対するエッチ
ング速度の遅い第３の層間絶縁膜を備えたことを特徴と
する半導体装置。 - 【請求項２】 第３の層間絶縁膜がホウ素を含む酸化シ
リコン膜である請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153631A JP3021792B2 (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153631A JP3021792B2 (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053259A true JPH053259A (ja) | 1993-01-08 |
| JP3021792B2 JP3021792B2 (ja) | 2000-03-15 |
Family
ID=15566728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3153631A Expired - Lifetime JP3021792B2 (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3021792B2 (ja) |
-
1991
- 1991-06-26 JP JP3153631A patent/JP3021792B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3021792B2 (ja) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4634496A (en) | Method for planarizing the surface of an interlayer insulating film in a semiconductor device | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JP2001168188A (ja) | 半導体装置の製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JP3369817B2 (ja) | 半導体装置 | |
| JPH053259A (ja) | 半導体装置 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS63258043A (ja) | 半導体装置の製造方法 | |
| JP2699644B2 (ja) | 半導体装置の製造方法 | |
| JPS61184847A (ja) | 多層配線構造 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JPH04369853A (ja) | 半導体装置 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63208243A (ja) | 半導体装置の製造方法 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH0817928A (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |