JPH05326615A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05326615A
JPH05326615A JP4125855A JP12585592A JPH05326615A JP H05326615 A JPH05326615 A JP H05326615A JP 4125855 A JP4125855 A JP 4125855A JP 12585592 A JP12585592 A JP 12585592A JP H05326615 A JPH05326615 A JP H05326615A
Authority
JP
Japan
Prior art keywords
bonding pad
silicon
copper
insulating film
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4125855A
Other languages
English (en)
Inventor
Takeshi Kato
剛 加藤
Hideo Miyagi
秀雄 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4125855A priority Critical patent/JPH05326615A/ja
Publication of JPH05326615A publication Critical patent/JPH05326615A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】アルミニウムを主成分とするボンディングパッ
ドを改良した半導体装置を提供する。 【構成】 シリコン基板4の表面に絶縁膜5を形成し、
この絶縁膜5のコンタクトホール内にアルミニウムを主
成分とするボンディングパッド6を形成するとともに、
その下部6−aをシリコンの添加量の多いアルミニウム
層で、中層6−bを銅の添加量の多いアルミニウム層
で、上層6−cをシリコン、銅を実質的に含まないアル
ミニウム層で構成する。この構成により、アロイピッ
ト、エレクトロマイグレーションが効果的に抑制され、
シリコン基板4や金属細線との接着性のよいボンディン
グパッドが得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置、特にその
ボンディングパッドの改良に関するものである。
【0002】
【従来の技術】図2は従来の半導体装置のボンディング
パッドの周辺を示すものであり、シリコン基板1の表面
をシリコン酸化膜等の絶縁膜2で覆い、絶縁膜2に設け
たコンタクトホール内と絶縁膜2の表面の一部にボンデ
ィングパッド3を形成したものである。ボンディングパ
ッド3は、通常、シリコン(Si)を約1.0重量%、
銅(Cu)を約0.5重量%程度含むアルミニウムで構
成される。
【0003】半導体装置の組立時には、ワイヤボンダー
のキャピラリーで運ばれてきた金線等の金属細線(図示
せず)がボンディングパッド3の上面に押しつけられ、
金属細線とボンディングパッド3が電気的、機械的に接
続される。
【0004】
【発明が解決しようとする課題】ボンディングパッド3
中に添加されるシリコンはアロイピットを抑制する。ア
ロイピットは特にボンディングパッド3の下部に発生す
る。
【0005】銅はエレクトロマイグレーションを抑止す
る。しかし、銅は金線等の金属細線とボンディングパッ
ド3の接着性およびボンディングパッド3とシリコン基
板1の接着性を弱めるため、ボンディングパッド3の上
方および下方には含まれないことが望ましい。
【0006】ところが、従来の半導体装置においては、
ボンディングパッド3中にシリコンおよび銅が一様に添
加されているため、アロイピットやエレクトロマイグレ
ーションを抑制することはできるが、アロイピットの発
生をより効果的に抑制するとか、あるいは金線等の金属
細線とボンディングパッド3の接着性およびボンディン
グパッド3とシリコン基板1の接着性を高めるという点
では必ずしも十分でない。
【0007】本発明はこのような従来の問題を解決する
半導体装置を提供するものである。
【0008】
【課題を解決するための手段】本発明は、シリコン基板
の表面を絶縁膜で覆い、この絶縁膜に設けたコンタクト
ホール内にアルミニウムを主成分とするボンディングパ
ッドを形成するとともに、このボンディングパッドの下
部をシリコンの添加量の多いアルミニウム層で、中部を
銅の添加量の多いアルミニウム層で、上部をシリコン、
銅を実質的に含まないアルミニウム層で形成したもので
ある。
【0009】
【作用】このようにすれば、エレクトロマイグレーショ
ン、アロイピットを効果的に抑制できるとともに、金属
細線、シリコン基板とボンディングパッドの接着性も良
好に保つことができる。
【0010】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図1は本発明の一実施例における
半導体装置の断面図である。
【0011】図1において、シリコン基板4の表面をシ
リコン酸化膜等の絶縁膜5で覆い、絶縁膜5に設けたコ
ンタクトホール内と絶縁膜5の表面の一部にボンディン
グパッド6を形成する。
【0012】ボンディングパッド6は、次のような方法
で形成する。ボンディングパッドを形成するためのスパ
ッタリングのターゲットを任意に選択できるようにして
おき、まず、アルミニウムとシリコンのターゲットを用
いてボンディングパッド下部6−aを形成する。ボンデ
ィングパッド下部6−aはシリコン添加量の多いアルミ
ニウム層となるため、特にボンディングパッド6の下方
に発生しやすいアロイピットを効果的に抑制する。
【0013】次に、アルミニウムと銅のターゲットを用
い、ボンディングパッド中部6−bを形成する。ボンデ
ィングパッド中部6−bは銅の添加量は多いが、シリコ
ンはほとんど添加されない。そして、ボンディングパッ
ド中部6−bに添加された銅によってエレクトロマイグ
レーションが抑制される。
【0014】最後に、アルミニウムのターゲットを用
い、ボンディングパッド上部6−cを形成する。ボンデ
ィングパッド上部6−cは銅、シリコンともにほとんど
添加されない。したがって、金線等の金属細線をボンデ
ィングパッド6の上面に押しつけ、金属細線とボンディ
ングパッドを電気的、機械的に接続する際にも、良好な
接着性を確保することができる。
【0015】
【発明の効果】本発明は、ボンディングパッドを形成す
る際、濃度勾配を設けてシリコン、銅をアルミニウムに
添加しているため、エレクトロマイグレーション、アロ
イピットを効果的に抑制できるとともに、金属細線、シ
リコン基板とボンディングパッドの接着性も良好に保つ
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施例における半導体装置の断面図
【図2】従来の半導体装置の断面図
【符号の説明】 1 シリコン基板 2 絶縁膜 3 ボンディングパッド 4 シリコン基板 5 絶縁膜 6 ボンディングパッド 6−a ボンディングパッド下部 6−b ボンディングパッド中部 6−c ボンディングパッド上部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】シリコン基板の表面を絶縁膜で覆い、上記
    絶縁膜に設けたコンタクトホール内にアルミニウムを主
    成分とするボンディングパッドを形成するとともに、上
    記ボンディングパッドの下部をシリコンの添加量の多い
    アルミニウム層で、中部を銅の添加量の多いアルミニウ
    ム層で、上部をシリコン、銅を実質的に含まないアルミ
    ニウム層で形成したことを特徴とする半導体装置。
JP4125855A 1992-05-19 1992-05-19 半導体装置 Pending JPH05326615A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4125855A JPH05326615A (ja) 1992-05-19 1992-05-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4125855A JPH05326615A (ja) 1992-05-19 1992-05-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH05326615A true JPH05326615A (ja) 1993-12-10

Family

ID=14920613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4125855A Pending JPH05326615A (ja) 1992-05-19 1992-05-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH05326615A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400227A (zh) * 2018-05-04 2018-08-14 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
JP2021150374A (ja) * 2020-03-17 2021-09-27 株式会社東芝 半導体装置および検査装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400227A (zh) * 2018-05-04 2018-08-14 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
CN108400227B (zh) * 2018-05-04 2023-08-15 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
JP2021150374A (ja) * 2020-03-17 2021-09-27 株式会社東芝 半導体装置および検査装置
US12040303B2 (en) 2020-03-17 2024-07-16 Kabushiki Kaisha Toshiba Semiconductor device and inspection device

Similar Documents

Publication Publication Date Title
CN1240129C (zh) 倒装片衬底设计
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
JPS6148543A (ja) 半導体素子結線用銅合金線
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
JP2004501504A (ja) 相互接続構造を形成するための方法及び装置
US4219827A (en) Integrated circuit with metal path for reducing parasitic effects
JP2956786B2 (ja) 合成ハイブリッド半導体ストラクチャ
JPH10340920A5 (ja)
US5866951A (en) Hybrid circuit with an electrically conductive adhesive
JPH034030Y2 (ja)
JPH06196526A (ja) 半導体装置の製造方法
JPH08330310A (ja) 半導体装置
JP2002170916A (ja) 半導体装置
JPH0521480A (ja) リードフレーム
JPS59189625A (ja) 半導体装置の製造方法
GB2149574A (en) Semiconductor device and process of manufacture thereof
JP2789467B2 (ja) 半導体装置
JP2000100864A (ja) 半導体装置及びその組立体
JPH05251513A (ja) 半導体装置
JPH03284847A (ja) 半導体装置
JPH04250627A (ja) 半導体装置及びその製造方法
JP2000357701A (ja) 半導体装置及びその製造方法
JP2845600B2 (ja) リードフレーム
JPS5965476A (ja) 半導体装置
JPS5928049B2 (ja) 半導体装置のリ−ド接続方法