JPH05326631A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造

Info

Publication number
JPH05326631A
JPH05326631A JP4148802A JP14880292A JPH05326631A JP H05326631 A JPH05326631 A JP H05326631A JP 4148802 A JP4148802 A JP 4148802A JP 14880292 A JP14880292 A JP 14880292A JP H05326631 A JPH05326631 A JP H05326631A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring pattern
shape memory
memory alloy
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4148802A
Other languages
English (en)
Inventor
Minoru Hirai
稔 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4148802A priority Critical patent/JPH05326631A/ja
Priority to DE69300440T priority patent/DE69300440T2/de
Priority to EP93105777A priority patent/EP0569705B1/en
Priority to US08/045,594 priority patent/US5381316A/en
Publication of JPH05326631A publication Critical patent/JPH05326631A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/258—Metallic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10393—Clamping a component by an element or a set of elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 高温度、高湿度の環境で使用されても、突起
電極と配線パターンとの導通不良が生ずることがない半
導体装置の実装構造を提供する。 【構成】 回路基板Ｂ上の配線パターンＡに対して、そ
の突起電極２が位置決めされた集積回路１の背面１ｂ
と、蓋部材３の内面３ｂ間に形状記憶合金４を配設し
て、その形状記憶合金４の復元力により、突起電極２と
配線パターンＡとの接触状態を維持して、その間の導通
を確保するものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の実装構造に
関する。
【０００２】
【従来の技術】従来より、液晶表示装置やプリントヘッ
ド等において、基板上の配線パターンに、集積回路の突
起電極をリード（ワイヤ）を用いず直接接続する、いわ
ゆるフェイスダウン実装が用いられている。この実装構
造においては、集積回路全体が樹脂で固定されている。
しかるに、半導体装置の実装構造においては、複数の半
導体装置が密接して配列されているので、そのうちの一
個を交換する場合には、その集積回路を固定している樹
脂を加熱して溶かす必要がある。しかしながら、その加
熱の影響が他の集積回路に及んでしまうという問題があ
った。
【０００３】本件出願人は、かかる従来技術の問題点を
解決すべく、図９に示すように、回路基板Ｂ上に搭載さ
れる集積回路１１と、該集積回路１１のパッド１１ａ上
に形成され前記回路基板Ｂ上の配線パターンＡに圧接さ
れる突起電極１２と、前記集積回路１１を覆い、その脚
部１３ａが前記回路基板Ｂに接着される蓋部材１３と、
該蓋部材１３の内面１３ｂと前記集積回路１１の背面１
１ｂと間に配設され、前記集積回路１１の背面１１ｂを
押圧して、前記突起電極１２と配線パターンＡとの圧接
状態を保持するゴム部材１４とからなる半導体装置の実
装構造を提案している（特開平３ー２４１８４７）。
【０００４】しかしながら、かかる実装構造の半導体装
置を、高温度、高湿度の環境で使用した場合には、ゴム
部材１４が劣化しその復元力が低下する。それにともな
い、ゴム部材１４による集積回路１１への押圧力も低下
し、突起電極１２と配線パターンＡとの導通不良が生ず
るという問題が生じてきている。
【０００５】
【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたものであって、高温度、高湿
度の環境で使用されても、突起電極と配線パターンとの
導通不良が生ずることがない半導体装置の実装構造を提
供することを目的としている。
【０００６】
【課題を解決するための手段】本発明の半導体装置の実
装構造は、回路基板上に搭載される半導体装置と、該半
導体装置のパッド上に形成され前記回路基板上の配線パ
ターンに圧接される突起電極と、前記半導体装置を覆
い、その脚部が前記回路基板に接着される蓋部材と、該
蓋部材と前記半導体装置の間に配設され、前記半導体装
置の背面を押圧して、前記突起電極と配線パターンとの
圧接状態を保持する形状記憶合金とからなることを特徴
としている。
【０００７】
【作用】本発明の半導体装置の実装構造においては、蓋
部材と半導体装置との間に配設された形状記憶合金を押
し潰した後、その臨界温度以上に加熱して得られた復元
力により突起電極と配線パターンとの圧接状態を保持し
ているので、高温度、高湿度の環境で使用されても、突
起電極と配線パターンとの導通不良が生ずることがな
い。
【０００８】
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
【０００９】図１は本発明の一実施例の長手方向断面
図、図２は同実施例の平面図、図３〜８は本発明の半導
体装置の実装工程についての説明図である。図におい
て、１は集積回路、２は突起電極、３は蓋部材、４は形
状記憶合金、５は接着剤、Ａは配線パターン、Ｂは回路
基板を示す。
【００１０】図１〜２に示されるように、本発明の一実
施例においては、集積回路１は、蓋部材３で覆われてお
り、その脚部３ａは、例えば、紫外線硬化樹脂５によ
り、回路基板Ｂ上に接着固定されている。蓋部材３の内
面３ｂと集積回路１の背面１ｂとの間には形状記憶合金
４が配設されている。この形状記憶合金としては、Ｔｉ
−Ｎｉ系、Ａｇ−Ｃｄ系、Ａｕ−Ｃｄ系、Ｃｕ−Ａｕ−
Ｚｎ系、Ｉｎ−Ｔｌ系、Ｉｎ−Ｃｄ系、Ｔｉ−Ｎｉ−Ｃ
ｕ系の各種の形状記憶合金が好適に用いられる。そし
て、この形状記憶合金の復元力により、集積回路１の背
面１ｂが押圧され、突起電極２が配線パターンＡに圧接
され、しかもこの圧接状態が維持されて突起電極２と配
線パターンＡとの導通が確保される。
【００１１】次に、図３〜８を参照しながら、本発明の
半導体装置の実装工程について説明する。
【００１２】ステップ１：蓋部材３を反転して、形状記
憶合金４を蓋部材３の内面３ｂの所定位置に接着剤等で
固定する。（図３参照）
【００１３】ステップ２：形状記憶合金４上に集積回路
１を接着剤等で固定する。（図４参照）
【００１４】ステップ３：蓋部材３を元に戻し、図示し
ないチャック等で把持し、脚部３ａに接着剤５を付着さ
せる。（図５参照）
【００１５】ステップ４：突起電極２が配線パターンＡ
上に位置するように位置決めを行ない、蓋部材３を回路
基板Ｂ上に押圧し、形状記憶合金４を押し潰す。（図６
参照）
【００１６】ステップ５：接着剤５に紫外線を照射して
接着剤を硬化させる。（図７参照）
【００１７】ステップ６：形状記憶合金４の臨界温度以
上の温度、例えば、１５０℃程度に加熱して、形状記憶
合金４に復元力を発現させる。（図８参照）この形状記
憶合金４の復元力により、突起電極２と配線パターンＡ
との圧接状態が保持され、突起電極２と配線パターンＡ
との導通が確保される。
【００１８】いま、一例として、集積回路１のサイズを
３．５ｍｍ ｘ ５．６ｍｍとすれば、その面積は１９．
６ｍｍ2である。集積回路１の突起電極数（ピン数）を
１００とし、各突起電極２に必要な圧接力を４０ｇとす
ると、全体の圧接力は４ｋｇとなる。したがって、集積
回路１の背面１ｂに加える押圧力は、４ｋｇ／１９．６
ｍｍ2＝２０４ｇ／ｍｍ2となる。これは、形状記憶合金
４を約２０％押し潰せば得られる押圧力である。一方、
紫外線硬化接着剤５の接着強度は、３ｋｇ／ｍｍ2であ
るから、蓋部材３の脚部３ａの底面積は、４ｋｇ／３ｋ
ｇ／ｍｍ2≒１．３３ｍｍ2必要となる。もちろん、集積
回路のサイズ、突起電極数、突起電極の大きさに応じ
て、蓋部材のサイズ、形状記憶合金の押し潰し率、形状
記憶合金と集積回路との接触面積を調整して、どのよう
な集積回路に対しても均一な圧接力を得ることができ
る。
【００１９】なお、前記実装工程においては、蓋部材３
を反転して、形状記憶合金４を蓋部材３の内面３ｂの所
定位置に接着剤等で固定し、ついで形状記憶合金４上に
集積回路１を接着剤等で固定した後、突起電極２と配線
パターンＡとの位置決めを行ったが、突起電極２と配線
パターンＡとの位置決めを行い、集積回路１を、例えば
接着剤等により仮固定した後、形状記憶合金４を集積回
路１の背面１ｂに載置する工程を採用してもよい。
【００２０】また、蓋部材３を箱型形状として集積回路
１を密封する構造としてもよい。この場合は、半導体装
置の耐湿性が向上する。
【００２１】本発明の半導体装置の実装構造において
も、集積回路１を交換する場合には、蓋部材３の脚部３
ａの接着剤５を溶かす必要があるが、この接着剤５は、
従来のように集積回路１全体を固めたものではなく、脚
部３ａという限られた部分だけであるので、隣接する蓋
部材３に影響を及ぼすことが少ない。
【００２２】また、本発明の半導体装置の実装構造にお
いては、突起電極２と配線パターンＡとが、導電性ペー
ストや導電性微粒子を介することなく直接に接触してい
るので、接触抵抗を小さくすることができる。
【００２３】
【発明の効果】以上説明してきたように、本発明の半導
体装置の実装構造においては、形状記憶合金の復元力に
より、突起電極と配線パターンとの接触状態を維持し
て、その間の導通を確保しているので、高温度、高湿度
の使用環境で使用されても導通不良が生ずることはな
い。
【図面の簡単な説明】
【図１】本発明の一実施例の長手方向断面図である。
【図２】同実施例の平面図である。
【図３】本発明の半導体装置の実装工程についての説明
図の一部である。
【図４】本発明の半導体装置の実装工程についての説明
図の一部である。
【図５】本発明の半導体装置の実装工程についての説明
図の一部である。
【図６】本発明の半導体装置の実装工程についての説明
図の一部である。
【図７】本発明の半導体装置の実装工程についての説明
図の一部である。
【図８】本発明の半導体装置の実装工程についての説明
図の一部である。
【図９】従来の半導体装置の実装構造の概略図である。
【符号の説明】
１ 集積回路 ２ 突起電極 ３ 蓋部材 ４ 形状記憶合金 ５ 接着剤 Ａ 配線パターン Ｂ 回路基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 回路基板上に搭載される半導体装置と、
    該半導体装置のパッド上に形成され前記回路基板上の配
    線パターンに圧接される突起電極と、前記半導体装置を
    覆い、その脚部が前記回路基板に接着される蓋部材と、
    該蓋部材と前記半導体装置の間に配設され、前記半導体
    装置の背面を押圧して、前記突起電極と配線パターンと
    の圧接状態を保持する形状記憶合金とからなることを特
    徴とする半導体装置の実装構造。
JP4148802A 1992-05-15 1992-05-15 半導体装置の実装構造 Withdrawn JPH05326631A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4148802A JPH05326631A (ja) 1992-05-15 1992-05-15 半導体装置の実装構造
DE69300440T DE69300440T2 (de) 1992-05-15 1993-04-07 Elektronische Bauteilanordnung.
EP93105777A EP0569705B1 (en) 1992-05-15 1993-04-07 Electronic part assembly
US08/045,594 US5381316A (en) 1992-05-15 1993-04-09 Electronic part assembly using a shape memory alloy element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4148802A JPH05326631A (ja) 1992-05-15 1992-05-15 半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JPH05326631A true JPH05326631A (ja) 1993-12-10

Family

ID=15461039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4148802A Withdrawn JPH05326631A (ja) 1992-05-15 1992-05-15 半導体装置の実装構造

Country Status (4)

Country Link
US (1) US5381316A (ja)
EP (1) EP0569705B1 (ja)
JP (1) JPH05326631A (ja)
DE (1) DE69300440T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9400508A (nl) * 1994-03-30 1995-11-01 Hans Peter Peloschek Werkwijze voor het monteren van elektronische componenten middels solderbumps en toepassingen en voortbrengselen hiervan.
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
US5944199A (en) * 1997-11-25 1999-08-31 Micron Technology, Inc. Integrated circuit package support system
JP4303609B2 (ja) * 2004-01-29 2009-07-29 富士通株式会社 スペーサ
JP2006090072A (ja) * 2004-09-27 2006-04-06 Aisin Seiki Co Ltd 人体局部洗浄装置
US10607958B2 (en) * 2015-08-28 2020-03-31 Texas Instruments Incorporated Flip chip backside die grounding techniques
CN108200738B (zh) * 2018-01-03 2020-12-25 浙江特富发展股份有限公司 一种电子元器件保护罩
FR3139411B1 (fr) * 2022-09-01 2025-10-24 St Microelectronics Grenoble 2 Boîtier de circuit integre

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034468A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method for making conduction-cooled circuit package
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
JPH03190251A (ja) * 1989-12-20 1991-08-20 Sanyo Electric Co Ltd 半導体装置
JPH03241847A (ja) * 1990-02-20 1991-10-29 Rohm Co Ltd 半導体装置の実装構造

Also Published As

Publication number Publication date
EP0569705B1 (en) 1995-09-06
DE69300440D1 (de) 1995-10-12
US5381316A (en) 1995-01-10
EP0569705A1 (en) 1993-11-18
DE69300440T2 (de) 1996-03-21

Similar Documents

Publication Publication Date Title
TW464998B (en) Film-type carrier tape, semiconductor module, semiconductor apparatus and its manufacturing method, mounted substrate and electronic machine
US5666270A (en) Bump electrode, semiconductor integrated circuit device using the same, multi-chip module having the semiconductor integrated circuit devices and method for producing semicondutcor device having the bump electrode
TW528911B (en) Method of manufacturing liquid crystal device
JPH01227444A (ja) 接続構造
US5381316A (en) Electronic part assembly using a shape memory alloy element
JP3104537B2 (ja) 電子部品
JPS63150930A (ja) 半導体装置
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JP3248853B2 (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JP3198162B2 (ja) 半導体集積回路装置の接続方法
JPH03244140A (ja) 半導体装置
JP2007035546A (ja) 圧着装置及び圧着方法
US20090310321A1 (en) Printed circuit board and electronic apparatus
JP2503735B2 (ja) 集積回路素子の接続方法
JPS6360533B2 (ja)
JP2523641B2 (ja) 半導体装置
JP3229902B2 (ja) 液晶表示装置の接続方法および液晶表示装置の製造装置
JP3604250B2 (ja) 半導体装置実装体
JPH03241847A (ja) 半導体装置の実装構造
JPH07244291A (ja) 異方性導電膜、それを用いた液晶表示装置および電子印字装置
JP3981681B2 (ja) 液晶装置の製造方法
JPH0760884B2 (ja) 混成集積回路装置
JPS61107322A (ja) 液晶表示装置
JP2004193147A (ja) 半導体チップ、その実装部材への実装方法および半導体装置
JP2005165368A (ja) 液晶装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803