JPH01227444A - 接続構造 - Google Patents

接続構造

Info

Publication number
JPH01227444A
JPH01227444A JP63054537A JP5453788A JPH01227444A JP H01227444 A JPH01227444 A JP H01227444A JP 63054537 A JP63054537 A JP 63054537A JP 5453788 A JP5453788 A JP 5453788A JP H01227444 A JPH01227444 A JP H01227444A
Authority
JP
Japan
Prior art keywords
substrate
adhesive layer
electrode
adhesive
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63054537A
Other languages
English (en)
Other versions
JP2596960B2 (ja
Inventor
Yasunobu Takusa
康伸 田草
Koji Matsubara
浩司 松原
Takashi Nukui
貫井　孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63054537A priority Critical patent/JP2596960B2/ja
Priority to US07/319,290 priority patent/US4963002A/en
Priority to EP89302272A priority patent/EP0332402B1/en
Publication of JPH01227444A publication Critical patent/JPH01227444A/ja
Application granted granted Critical
Publication of JP2596960B2 publication Critical patent/JP2596960B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4473—Conductive organic materials, e.g. conductive adhesives or conductive inks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01223—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01261—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H10W72/223—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core characterised by the structure of the outermost layers, e.g. multilayered coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/224—Bumps having multiple side-by-side cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/237—Multiple bump connectors having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/245—Dispositions, e.g. layouts of outermost layers of multilayered bumps, e.g. bump coating being only on a part of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/261—Functions other than electrical connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体チップなどのような回路基板を、各種
表示装置の表示パネルを構成する基板などの回路基板に
接続するためなどに有利に実施することができる接続構
造に関する。
従来の技術 第１１図は、典型的な先行技術の断面図である。
近年、電子機器一般において、製品の軽量小形化が活発
に行われている。たとえばフラットデイスプレィなどと
称される液晶表示板等を、携帯用テレビ受像機、文章作
成機、あるいは車載用表示装置などに用いることによっ
て、これらの小形ｆヒおよび薄形化を図ることができる
。そこで、これらの表示装置の回路基板と、その回路基
仮に接続される半導体チップなどとの接続は、製品の外
形寸法を制約し、軽量化、薄形化および小形化をより一
層促進する上で極めて重要な意味を有している。
このような製品の軽量化、薄形化および小形化を図るた
めの先行技術は、特開昭６０−２３８８１７・特公昭５
８−３８７６８および特公昭５８−３８７６９に開示さ
れている導電性接着剤を利用した実装構造がある。これ
らの先行技術は、第１１［ＩＧ：示さｉるように、たと
えばシリコンがら成る本体１の一表面に、保護層２とア
ルミニウムまたはアルミニウムーシリコン′などから成
る配線Ｎ３とが形成され、配線層３には金または金メ・
ンキされた銅などから成る電ｆ！４が形成されて電子部
品５が構成される。電［４は、その厚みがたとえば２０
〜６０μｍ程度である。
また電子部品５は、たとえば大規模集積回路（ＬＳＩ）
などの半導体素子である。透明ガラスなどから成るもう
一方の本体６の一表面には、配線層７が形成されて液晶
表示板などの回路基板８が構成されている。配線層７は
、その厚みがたとえば１０００〜２０００・人程度の金
属酸化物透明薄膜（略称ＩＴ○）から成っている。電子
部品５と回路基板８とは、電極４の表面４ａと配線層７
の表面７ａとの間に、導電性接着剤９を介在して電気的
に接続される。この導電性接着剤９は、たとえば銀糸ペ
ーストが用いられている。
このような先行技術では、フォトリソグラフやメツキな
どの工程を経て配線層３上に突出した電極４を設ける必
要があるため、材料費および製造費が高価となってしま
い、経済性が悪１′１と０う問題がある。また突出した
電極４の高さのノくラツキによって安定した接続状悪が
得られず接続不良を生じることがある。
第１２図は、他の先行技術の断面図である。なお、上述
の先行技術と対応する部分には、同一の参照符を付す。
前記電極４が形成されていない電子部品５と回路基板８
とは、配線層３．７の各表面３ａ、７ａの間に、導電性
接着剤９を介在して接続されている。
このような先行技術では、第１３１２］に示されるよう
に、導電性接着剤９が軟質のペースト状であるため、電
子部品５と回路基板８との接続時に、偶かな圧力の不均
衡によってペースト状の接着剤９が過度に押し広げられ
てしまい、これによって配線層３および配線層７の隣接
する配線が不所望に接続されてしまい、したがって鬼籍
して電子部品５または回路基板８が破損してしまう恐れ
がある。
また、電子部品５と回路基板８との熱膨張率の違いによ
って高温や低温となったときには、接続部に剪断歪が生
じ、これとともに剪断応力が発生する。この剪断応力が
大きいと接着剤９の剥離や破断に敗る場合がある。第１
４図はこの一例として電子部品５よりも回路基板８の！
０張率が大きく、しかも高温にさらされた場合の変形状
態を示している。この状態において、接着剤９の高さ１
２が低いほど、剪断歪がより顕著になることはよく知ら
れている。したがってペースト状の接着剤９が過度に押
し潰されるような状態が生じるこのような接続構造では
、信顆性の高い接続を長期にわた・て維持することはで
きない。
第１５図は、特開昭５７−９５６４０および特開昭５７
−１０６０５７などに開示される半田を利用したさらに
池の先行技術の断面図である。配線層３の表面には、銅
、ニッケル、クロムあるいはチタンなどの金属または合
金材料から成る。ｉ２属５層膜１０が形成されている。
また、回路基板８の一表面に形成された配線層７上には
、半田層１１に対してぬれ性を向上するために５ニツケ
ルなどの金属材料から成る被覆層１２が形成されている
。このようにして、電子部品５は、回路基板８に半田層
１１を介して電気的および機械的に接続される。
このような先行技術では、半田にぬれ性を有する被覆層
１２、金属多層膜１０および半田層１１を形成する必要
があり、材料費および製造費が高価となり、経済性が悪
いという問題がある。また半田層１１を溶融するために
、接着剤よりも高温で加熱を行わなければならず、した
がってこのよつ　うな加熱された半田層１１の熱によっ
て電子部品５および回路基板８に熱影響を与えないよう
に接続を行うためには、接続作業が複雑となって、接続
作業に手間を要してしまう。したがってｆヤ業性、生産
性が悪いという問題がある。
第１６図は、日経マイクロデバイス１９８７年６月号第
６９頁に開示されている異方導電性接着剤を利用したさ
らに他の先行技術の断面図である・前述した第１１図お
よび第１３図示の先行技術では、導電性接着剤９を用い
て、電子部品５と回路基板８とを接続する構成であった
けれども、この先行技術では異方導電性接着剤１４が用
いられる。
このような先行技術によってもまた、第１１２１示の先
行技術で述べたように、突起状の電極４を設けなければ
ならないため、材料費および製造費が高価となってしま
うという問題がある。
発明が解決しようとする課題 本発明の目的は、上述の技術的課題を解決し、製造工程
が簡略化され、材料および製造コストを低減し、軽量化
、薄形化および小形化を図ることができ、なおかつ信頼
性の高い接続を行うことができるようにした接続構造を
提供することである。
課題を解決するための手段 本発明は、対向する面にそれぞれ電極が形成される第１
基板および第２基板と、 第１基板の少なくとも電極上に形成される導電性または
非導電性のいずれかである第１接着剤層と、 前記第１基板の第１接着剤層が形成された側の面と、第
２基板の電極が形成されている側の面との間に形成され
る電気絶縁性の第２接着剤層と、一端部が前記第２基板
の電極に接触し、他端部が前記第１接着剤層を介して、
あるいは直接第１基板の電極と電気的に接続される導電
性粒子とを含むことを特徴とする接続構造である。
作　　用 本発明に従えば、第２基板の電極に接触する導電性粒子
の端部を、容易に所望の仮想平面上に位置するように構
成することができるので、第１基板および第２基板の間
隔を所望の値で均一に菌って接続することが可能になる
。したがって、前記先行技術に関連して述べたように、
導電性接着剤が不所望に押拡げられ、隣接する配線を短
絡するおそれがなく、接続時のショートなどによる破損
を防止することができる。しがち半田に対するぬれ性を
有する材料を設ける必要がなく、材料および製造コスト
を増大させることはない・また温度の変化が生じた場合
には、第１基板おヨヒ第２基板の間隔を大きく取ること
ができ、さらに第２基板の電極と導電性粒子の端部は滑
りを生じることができるので、第１基板および第２基板
の熱膨張率の違いに起因する剪断応力を低減することが
でき、信頼性の高い接続状態を維持することができる。
実施例 第１［２１は、本発明の一実施例の断面図である。
第１基板である大規模集積回路（ＬＳ　Ｉ　）などの電
子部品２０は、シリコンあるいはガリウムヒ素などのウ
ェハ上に拡散層が形成され、これによって多数のトラン
ジスタやダイオードなどが構成されて、論理演算などを
行う機能を有しており、液晶表示装置などの表示パネル
に接続される場きには、通常、表示駆動を行う機能を有
している。この電子部品２０は本体２１と、本体♀１の
最上層に形成された電蝋２２と、たとえばＳ、ｊＮ、Ｐ
ＳＧ（ガラス）、あるいはポリイミドなどの保護膜２３
とを含む、電極２２はたとえばアルミニウムーシリコン
、ニッケル、チタンおよびタングステンなどから成って
いる。
また液晶表示板などの回路基板２つは、たとえばソーダ
ガラスなどなら成る本体２４と、この本体２４の一表面
に形成された配線層、２５とを含む。
配線層２５はたとえば金属酸化物透明薄膜（略称ＩＴＯ
）またはニッケルでめっきされたＩＴＯであって、通常
厚みが１ｏｏｏ〜２０００人程度である。
電子部品２０と回路基板２９とは、電極２２の表面２２
ａと配線層２５の表面２５ａとが所望する間隔１１とな
るように、第１接着剤層２６および第２接着剤層２７を
介して接続される。第１接着剤層２６は、たとえば銀糸
ペーストである。
また第２接着剤層２７としては、たとえば嫌気、性接着
剤、熱硬化性接着剤、光硬化性接着剤など各種接着剤を
使用することができる１回路基板２９の本体２４がガラ
スなどの光透過材料である場合には、第２接着剤層２７
は高速接ぎ可能で、残留応力の少ない光硬化性接着剤を
使用するのが好ましい、　　゛ 第１接着剤層２６と第２接着剤層２７との境界には、導
電性粒子２８が位置している。この導電性粒子２８は、
たとえば粒径的１５〜３０μｍのニッケルでめっきされ
たプラスチックビーズ、あるいはたとえば最大径６０μ
ｍの銀粒子などであって導電性を有する第１接着剤層２
６によって１つの接続部当り１個以上接着されている。
この導電性粒子２８はその一部のみが第１接着剤層２６
に埋め込まれ、残余の部分は第２接着剤［２７に接して
おり、その一端部は第２接着剤層２７を貫通して配線層
２５の表面２５ａに接している。導電性粒子２８の他端
部は、を極２２の表面２２ａと直接接していてもよいし
、導電性を有する第１接着剤層２６を介して電極２２と
電気的に接続されていてもよい。
第１図示の構造は、耐湿性向上などのために構造全体を
保護樹脂などでモールドしたり、機械的にＣ１，護する
ように構成することもできる。また導電性粒子２８とし
て金属めっきされたプラスチックビーズを用いた堝きに
は、導電性粒子２８の配線層表面２５ａと接する面にお
ける高さのばらつきを、プラスチックの変形によって吸
収することができ、常に配線層表面２５ａと面接触を保
持できるので安定な接続状態を得ることができる。
第２図は、第１図示した接続構造の製造工程を説明する
ための図である。以下、第２図に従って本実施例の製造
工程例を説明する。予め保護膜２３および電極２２の形
成されている電子部品２０の電極２２の表面２２ａには
、導電性を有する接着剤が印刷法、あるいは転写法など
によって塗布され、第１接着剤層２６が形成される。こ
のときの状態は第２図（１）に示されている。このとき
、保護膜２３上には導電性の接着剤は塗布されない。
この後、導電性粒子２８を上記第１接着剤層２６にその
一部のみが埋没した状態で付着させる。
導電性粒子２８の付着方法としては、導電性粒子２８を
吹き付けてもよいし、後述する方法を用いることもでき
る。このとき導電性粒子２８の第２図（２）下方に位置
する端部は、仮想平面Ｐｌ上に位置するように付着させ
る。
この後第２図（２）で示される状態で第１接着剤層２６
を硬化させる。この際、導電性粒子２８の表面に平坦な
面を有する部材を軽く当てたまま前記第１接着剤層２６
を硬化させることによって、導電性粒子２８と第１接着
剤層２６との接続抵抗を小さくすることができ、なおか
つ導電性粒子２８の配線層表面２５ａに接する端部の高
さのばらつきを解消することができる。
第２図（３）に示されるように、回路基板２９の接続さ
れる面には非導電性の接着剤をスピンコード、スプレー
、はけ塗り、ボッティングあるいはスクリーン印刷など
の方法によって塗布し、第２接着剤層２７を形成する。
上述した工程によって第２図（２）に示されるように導
電性粒子２８が付着され、第１接着剤層２６が硬化され
た電子部品２０と、第２図（３）に示されるように第２
接着剤層２７が形成された電子部品２０とは、位置きせ
され、加圧力３０を加え接触される。このときの状態は
、第２図（４）に示される。この状態で第２接着剤層２
７を光照射あるいは加熱等により硬化させることによっ
て、第１図示した接続ｔｌＩ造が得られる。前述したよ
うに、接続構造全体を保護するために、この後に必要に
応じて樹脂モールドなどを行うようにしてもよい。
第１図示の接続構造は、ホトリソグラフやメツキなどの
工程によって突起電極を形成する必要がないので、材料
および製造コストを増大させることなく、電子部品２０
を回路基板２９に直接接続することが可能となる。また
第３図示されるように、第１図示の接続構造を加熱状態
においた場合に、回路基板２９と電子部品２０との熱膨
張率の相違によって、対応する電極２２および配線層２
５との間に位置ずれが生じる。第３図において常温時の
外形は仮想線３２で示される。
本実施例においてはこのような位置ずれに対して導電性
粒子２８は、配線層２５との接触状態は保持されたまま
接触点３４において滑りを生じ、温度変化に起因する破
損を解消することができる。
したがって、温度サイクル試験などに対しても接続抵抗
が増大することもなく、高い信頼性の接続状態を示す。
また導電性粒子２８と配線７１１２５との接触によって
電娠的な接続が達成されるので、半田を用いた接続構造
のように親半田性の金属層を介在する必要がなく、材料
コストおよび製造コストを低減することができる。さら
に電子部品２０と回路基板２９との間には、第２接着剤
層２７が充填されており、電子部品２０と回路基板２９
との表面はこれによって保護される。したがって別途に
封止樹脂または機械的保護を行うことなく、シーリング
効果が得られる。
第４図は、本発明の他の実施例である接続構造を示す断
面図である。前述したように、回路基板２９はガラスな
どの本体２４上に配線層２５が形成されている６本実施
例においては、この配線層２５が形成さ゛れている領域
において、配線層２５の表面２５ａには導電性を有する
第１接着剤１ｆ１２６が形成される。この第１接着剤層
２６には前述した方法と同様にして導電性粒子２８が付
着される。このとき、導電性粒子２８の一端部は直接配
線層２５の表面２５ａに接触していてもよいし、第１接
着剤層２６を介して配線ＪＩ２５に電気的に接続されて
いてもよい。
一方、電子部品２０の表面には電気絶縁性の第２接着剤
層２７が形成され、このような電子部品２０と回路基板
２９とが位置合わせされ、加圧された状態で第２接着剤
層２７が硬化される。このとき導電性粒子２８の端部は
、電極表面２２ａに接触する。このようにして電子部品
２０と回路基板２９とが機械的に保持され、また電子部
品２０の電極２２と、この電極２２に対応する回路基板
２９の配線層２５とが電気的に接続される。
第４図示の接続構造においても、前述した第１図示の接
続構造と同様の効果が得られる。第１図および第４図示
した実施例において、電子部品２０側または回路基板２
９側のいずれか一方に導電性粒子２８を付着させておき
、電子部品２０と回路基板２９とを接続する場合につい
て説明したけれども、電子部品２０側と回路基板２９側
との双方に導電性粒子２８を付着させるように構成する
こともできる。
第５図は、本発明の他の実施例である接続構造を示す断
面図である０本実施例では、第１図示した実施例におい
て第１接着荊層２６に相当する接着剤として、非導電性
の第１接着剤層２６ｃを使用している。非導電性の第１
接着剤２６ｃを使用する場合には、導電性粒子２８の一
端は電極２２の表面２２ａに接触し、他端は配線層２５
の表面２５ａに接触していなければならない、このよう
な場合には、電極表面２２ａと配線層表面２５ａとの間
隔ｅ１は、導電性粒子２８の定常状態の粒径よりわずか
に小さい、導電性粒子２８を並べるには、第６図に示す
ように、導電性粒子２８の粒径より僅かに大きい深さＡ
の清を有する璃付定板３６に一定量の導電性粒子２８を
堆積し、その後均し治具３５を一方向に移動しながら粒
子を並べる方法などを用いればよい、また他の導電性粒
子２８の並べ方としては、第７図示されるような定板３
７に一定量の導電性粒子２８を堆積し、定板３７に振動
を加える方法などがある。
このようにして定板３７などの上に並べられた導電性粒
子２８に、第１接着剤層２６が塗布された電子部品２０
を、第７図上方から押し当てこれによって導電性粒子２
８が第１接着剤層２６に付着される。
第１接着剤層２６Ｃの形成されてない領域においても静
電気などの作用によって導電性粒子２８が付着する場合
には、電子部品２０の第１接着剤層２６ｃが形成されて
いる面を下方に向けて振動を加えて振り落とす方法、窒
素ガスの吹き付けなどによって浄化する方法、あるいは
液体によって洗浄する方法などによって、上記不要な導
電性粒子２８を除去することができる。このような不要
な導電性粒子２８の除去は、第１接着剤１２６　ｃを硬
化した後に行ってもよい、上述した導電性粒子２８のけ
着方法は、全ての実施例において用いることができる。
第８図は、本発明のさらに他の実施例である接続構造を
示す断面図である。第８図示の接続構造は、第４図示し
た接続構造において、第１接着剤として非導電性の接着
剤を用いて第１接着剤贋２６ｃを形成したものである。
第８図示の接続ｉ造において、第１接着剤層２６ｃは回
路基板２つの配線層２５の表面２５ａ上に形成される。
また非導電性の第２接着剤層２７は電子部品２７の電極
２２が形成されている表面上に形成される。このような
接続構造においても、導電性粒子２８の一端部は電極２
２の表面２２ａに接触し、その他端部は回路基板２つの
配線層２５の表面２５ａに接触する必要がある。
第５図および第８図示した接続構造において、非導電性
の第１接着剤層２６ｃと非導電性の第２接着剤層２７と
はたとえば同一材料であってもよい、また第１接着剤層
２６ｃは粘着剤であってもよい。
第９図は、本発明のまた池の実施例である接続構造を示
す断面図である。第９図示の接続構造製造においては、
第１０図に示されるように電子部品の電極２２が形成さ
れている面に、非導電性の光硬化性接着剤から成る第１
接着剤層２６ｄが形成される。この接着剤層２６ｄにマ
スク３２を介して矢符３１で示されるように光を照射し
、これによって保護膜２３が形成されている領域におけ
る接着剤層２６ｂを硬化する。この後、前述した方法に
よって導電性粒子２８を付着し、第２接着剤層の形成さ
れた回路基板２つと加圧状態で樹脂硬化し接続すること
によって、第９図示の接続構造が得られる。
このような接続構造においても導電性粒子２８の一端部
は電子部品２０の電極２２の表面２２ａに接触しており
、導電性粒子２８の他端部は回路基板２９の配線層２５
の表面２５ａに接触している。したがって電ｆｉｉ２２
と配線層２５とは導電性粒子２８を介して電気的に接続
されている。電極２２の電子部品２０と回路基板２９と
は、介在する第１接着剤１２６ｄおよび第２接着剤層２
７によって機械的に保持される。
上述した実施例において、導電性粒子２８の電極表面２
２ａまたは配線層表面２５ａに接触する端部は、従来技
術に関連して述べたホトリゾグラフまたはメツキなどに
よって形成される電極に比較して、容易に正確な仮想平
面上に形成することができる。したがって各接続部分に
おいて安定した接続状態を得ることができる。また本実
施例のように電子部品２０と回路基板２つとのいずれか
一方に導電性粒子２８の一部分である突起部を形成し、
第１接着剤層を硬化させているので、所望の間隔１１を
均一に保持することができ、しかも材料コストを低減す
ることができる。
上述した実施例において、第２接着剤層は電子部品２０
または回路基板２９のいずれかの表面の所望の領域に選
択的に形成するようにしてもよい。
なお、この場き、導電性粒子２８の存在する位置に対応
して、しいて第２接着剤層を形成する必要はない。
発明の詳細 な説明したように本発明によれば、第１基板および第２
基板の間隔を所望の値に均一に保った状態で、コストを
増大させることなく接続することが可能になる。しかも
先行技術に関連して述べたような隣接する配線間の短絡
のおそれがなく、また温度差によって第１および第２基
板の熱膨張率の違いから生じる剪断による問題を解消し
、信頼性の高い接続状態を保持することができる。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は第１図示
の実施例の製造工程を説明するための断面図、第３図は
第１図示の実施例の温度変化による状態の変化を説明す
るための断面図、第４図は本発明の他の実施例の断面図
、第５図は本発明のさらに他の実施例の断面図、第６図
は導電性粒子２８の並べ方の一例を説明するための断面
図、第７図は導電性粒子２８の付着方法を説明するため
の断面図、第８図は本発明のさらにまた他の実施例の断
面図、第９図は本発明のまた他の実施例の断面図、第１
０図は第９図示した実施例の製造工程を説明するための
断面図、第１１図〜第１６図は先行技術の断面図である
。 １．２１・・・（電子部品）本体、２．２３・・・保護
膜、３，７．２５・・・配線層、４・・−電極、５．２
０・・・電子部品、６，２４・・・（回路基板）本体、
８、２９・・・回路基板、９・・・導電性接着剤、１ｏ
・・・金属多層膜、１１・・・半田層、１２・・・被覆
層、１４・・・異方導電性接着剤、２２・・・電極、２
６，２６ｃ・・・第１接着剤層、２７・・・第２接着剤
層、２８・・・導電性粒子 代理人　　弁理士　函数　圭一部 第６自　□ 第７因 第８図 第９図 Ｎ１１図 第１３図 第１４図 ａ 笛１５　ｆｆｌ 第１６図 手続補正書 平成　１年　３月　８日

Claims (1)

  1. 【特許請求の範囲】 　対向する面にそれぞれ電極が形成される第１基板およ
    び第２基板と、 第１基板の少なくとも電極上に形成される導電性または
    非導電性のいずれかである第１接着剤層と、 前記第１基板の第１接着剤層が形成された側の面と、第
    ２基板の電極が形成されている側の面との間に形成され
    る電気絶縁性の第２接着剤層と、一端部が前記第２基板
    の電極に接触し、他端部が前記第１接着剤層を介して、
    あるいは直接第１基板の電極と電気的に接続される導電
    性粒子とを含むことを特徴とする接続構造。
JP63054537A 1988-03-07 1988-03-07 接続構造 Expired - Lifetime JP2596960B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63054537A JP2596960B2 (ja) 1988-03-07 1988-03-07 接続構造
US07/319,290 US4963002A (en) 1988-03-07 1989-03-06 Connection construction and method of manufacturing the same
EP89302272A EP0332402B1 (en) 1988-03-07 1989-03-07 Connection construction and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63054537A JP2596960B2 (ja) 1988-03-07 1988-03-07 接続構造

Publications (2)

Publication Number Publication Date
JPH01227444A true JPH01227444A (ja) 1989-09-11
JP2596960B2 JP2596960B2 (ja) 1997-04-02

Family

ID=12973415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63054537A Expired - Lifetime JP2596960B2 (ja) 1988-03-07 1988-03-07 接続構造

Country Status (3)

Country Link
US (1) US4963002A (ja)
EP (1) EP0332402B1 (ja)
JP (1) JP2596960B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03128937U (ja) * 1990-04-10 1991-12-25
JPH0491444A (ja) * 1990-08-02 1992-03-24 Oki Electric Ind Co Ltd 半導体素子の実装方法
WO1999010928A1 (fr) * 1997-08-21 1999-03-04 Citizen Watch Co., Ltd. Dispositif semi-conducteur et procede de fabrication correspondant
JP2011108914A (ja) * 2009-11-19 2011-06-02 Nichia Corp 半導体発光装置及びその製造方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03125443A (ja) * 1989-10-09 1991-05-28 Sharp Corp 実装基板の電極及び該実装基板の電極を有する液晶表示装置
NL8902695A (nl) * 1989-11-01 1991-06-03 Philips Nv Interconnectiestructuur.
JPH03248125A (ja) * 1990-02-26 1991-11-06 Sharp Corp 液晶表示素子
JPH03291947A (ja) * 1990-04-09 1991-12-24 Mitsubishi Electric Corp ハイブリッド型デバイス
US5486941A (en) * 1990-09-29 1996-01-23 Sekisui Fine Chemical Co., Ltd. Fine sphere, a spherical spacer for a liquid crystal display element and a liquid display element using the same
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
DE4109363C2 (de) * 1991-03-22 2000-12-14 Bosch Gmbh Robert Klebverbindung zwischen einem elektronischen Bauteil und einem Substrat sowie Verfahren zur Herstellung der Klebverbindung
JPH04301817A (ja) * 1991-03-29 1992-10-26 Rohm Co Ltd 液晶表示装置とその製造方法
JPH05151859A (ja) * 1991-11-29 1993-06-18 Sankyo Seiki Mfg Co Ltd 基板搭載型スイツチ及びその組付方法
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
DE4209072A1 (de) * 1992-03-20 1993-09-23 Licentia Gmbh Fluessigkristall-anzeigevorrichtung
JP3445641B2 (ja) * 1993-07-30 2003-09-08 株式会社デンソー 半導体装置
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Industrial Co., Ltd. Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
US5610371A (en) * 1994-03-15 1997-03-11 Fujitsu Limited Electrical connecting device and method for making same
JP3356840B2 (ja) * 1993-10-14 2002-12-16 富士通株式会社 電気的接続装置及びその形成方法
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US6365500B1 (en) 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
US5431328A (en) 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
EP0710058A3 (en) * 1994-10-14 1997-07-09 Samsung Display Devices Co Ltd Short circuit prevention between electrically conductive parts
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5578527A (en) * 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
DE19527661C2 (de) * 1995-07-28 1998-02-19 Optrex Europ Gmbh Elektrische Leiter aufweisender Träger mit einem elektronischen Bauteil und Verfahen zum Kontaktieren von Leitern eines Substrates mit Kontaktwarzen eines elektronischen Bauteils
DE19529490A1 (de) * 1995-08-10 1997-02-13 Fraunhofer Ges Forschung Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips
US6194780B1 (en) 1995-12-27 2001-02-27 Industrial Technology Research Institute Tape automated bonding method and bonded structure
US6008072A (en) * 1995-12-27 1999-12-28 Industrial Technology Research Institute Tape automated bonding method
US5861661A (en) * 1995-12-27 1999-01-19 Industrial Technology Research Institute Composite bump tape automated bonded structure
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
FR2748849B1 (fr) * 1996-05-20 1998-06-19 Commissariat Energie Atomique Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JP2982729B2 (ja) * 1997-01-16 1999-11-29 日本電気株式会社 半導体装置
JP3345878B2 (ja) * 1997-02-17 2002-11-18 株式会社デンソー 電子回路装置の製造方法
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
KR100472355B1 (ko) * 1997-11-01 2005-08-25 엘지.필립스 엘시디 주식회사 글래스콘넥터및그제조방법
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6472611B1 (en) 1998-02-04 2002-10-29 Texax Instruments Incorporated Conductive pedestal on pad for leadless chip carrier (LCC) standoff
JP4482949B2 (ja) * 1999-01-29 2010-06-16 ソニー株式会社 平面表示素子及びその配線方法
US6891110B1 (en) 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
US6674506B2 (en) 2001-11-29 2004-01-06 Eastman Kodak Company Apparatus for introducing a fluid into vias formed in a liquid crystal display element
US6619334B2 (en) 2001-11-29 2003-09-16 Eastman Kodak Company Method of delivering fluid into constricted openings free of voids
US6476902B1 (en) 2001-11-29 2002-11-05 Eastman Kodak Company Liquid crystal display and method of making same
US6924866B2 (en) * 2001-11-29 2005-08-02 Eastman Kodak Company Method of constructing a liquid crystal display element that includes dispensing an optical grade adhesive to fill vias in a transparent substrate
TWI223363B (en) * 2003-11-06 2004-11-01 Ind Tech Res Inst Bonding structure with compliant bumps
US7116002B2 (en) * 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
US7588963B2 (en) * 2004-06-30 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming overhang support for a stacked semiconductor device
TWI307132B (en) * 2006-03-24 2009-03-01 Via Tech Inc Chip package and fabricating method thereof
US7462931B2 (en) * 2006-05-15 2008-12-09 Innovative Micro Technology Indented structure for encapsulated devices and method of manufacture
KR101254644B1 (ko) * 2006-06-30 2013-04-15 엘지디스플레이 주식회사 유기 전계발광 표시장치와 그의 제조 방법
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
US7495927B2 (en) * 2007-01-24 2009-02-24 Epson Imaging Devices Corporation Mount structure, electro-optical device, and electronic apparatus
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US20100085715A1 (en) * 2008-10-07 2010-04-08 Motorola, Inc. Printed electronic component assembly enabled by low temperature processing
JP2015179831A (ja) * 2014-02-27 2015-10-08 デクセリアルズ株式会社 接続体、接続体の製造方法及び検査方法
GB2525585B (en) 2014-03-20 2018-10-03 Micross Components Ltd Leadless chip carrier
KR102711850B1 (ko) * 2016-11-30 2024-10-02 엘지디스플레이 주식회사 이방성 도전필름 및 이를 포함하는 표시장치
US10770425B2 (en) * 2018-06-14 2020-09-08 Tongfu Microelectroncs Co., Ltd. Flip-chip method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61207025A (ja) * 1985-03-12 1986-09-13 Casio Comput Co Ltd 半導体ペレツトの接合方法
JPS6237939U (ja) * 1985-08-27 1987-03-06
JPS63136639A (ja) * 1986-11-28 1988-06-08 Fuji Xerox Co Ltd 異方導電接着方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4386293A (en) * 1980-06-19 1983-05-31 General Electric Company Flat display cell and cable with electrical and mechanical interconnection structure
JPS5795640A (en) * 1980-12-05 1982-06-14 Citizen Watch Co Ltd Mounting structure of semiconductor
JPS57106057A (en) * 1980-12-23 1982-07-01 Citizen Watch Co Ltd Bump structure of ic
JPS5838769A (ja) * 1981-08-31 1983-03-07 Suriibondo:Kk チクソトロピ−性紫外線硬化接着剤組成物
JPS5838768A (ja) * 1981-09-02 1983-03-07 Toyo Ink Mfg Co Ltd 印刷インキ
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Ｌｓｉチツプボンデイング方法
JPS60111068U (ja) * 1983-12-28 1985-07-27 アルプス電気株式会社 フレキシブルプリント基板
JPS60149079A (ja) * 1984-01-13 1985-08-06 シャープ株式会社 表示体ユニツト接続装置
JPS60238817A (ja) * 1984-05-12 1985-11-27 Citizen Watch Co Ltd 液晶表示装置
JPS61123868A (ja) * 1984-11-21 1986-06-11 キヤノン株式会社 パネル基板の位置合せ保証方法
US4832455A (en) * 1986-09-11 1989-05-23 Kabushiki Kaisha Toshia Liquid crystal apparatus having an anisotropic conductive layer between the lead electrodes of the liquid crystal device and the circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61207025A (ja) * 1985-03-12 1986-09-13 Casio Comput Co Ltd 半導体ペレツトの接合方法
JPS6237939U (ja) * 1985-08-27 1987-03-06
JPS63136639A (ja) * 1986-11-28 1988-06-08 Fuji Xerox Co Ltd 異方導電接着方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03128937U (ja) * 1990-04-10 1991-12-25
JPH0491444A (ja) * 1990-08-02 1992-03-24 Oki Electric Ind Co Ltd 半導体素子の実装方法
WO1999010928A1 (fr) * 1997-08-21 1999-03-04 Citizen Watch Co., Ltd. Dispositif semi-conducteur et procede de fabrication correspondant
JP2011108914A (ja) * 2009-11-19 2011-06-02 Nichia Corp 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
EP0332402B1 (en) 1995-12-27
EP0332402A3 (en) 1990-12-27
JP2596960B2 (ja) 1997-04-02
US4963002A (en) 1990-10-16
EP0332402A2 (en) 1989-09-13

Similar Documents

Publication Publication Date Title
JPH01227444A (ja) 接続構造
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5739053A (en) Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6720644B2 (en) Semiconductor device using interposer substrate and manufacturing method therefor
US6670706B2 (en) Semiconductor device including a semiconductor pellet having bump electrodes connected to pad electrodes of an interconnect board and method for manufacturing same
US6847121B2 (en) Semiconductor device and package product of the semiconductor device
JP2002270717A (ja) 半導体装置
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JPH1187429A (ja) 半導体チップの実装方法
JPH10303249A (ja) 半導体装置
JP4085572B2 (ja) 半導体装置及びその製造方法
JP3225800B2 (ja) 半導体装置
JP2967080B1 (ja) 半導体装置の実装体の製造方法
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP4030220B2 (ja) 半導体チップの実装構造
JPH07318962A (ja) 電気装置の電極基板、電極形成方法及び実装方法
JP2002076208A (ja) 半導体素子の実装構造及びその構造の表示装置並びにその製造方法
US7413935B2 (en) Semiconductor device and method of fabricating the same
JP2986466B2 (ja) 回路基板平坦化方法及び半導体装置の製造方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JPH01201932A (ja) 回路素子の接続構造
JP2000098413A (ja) 表示装置の製造方法
JP3032111B2 (ja) 表示装置の実装構造
JP3272772B2 (ja) 液晶装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12