JPH05326856A - Semiconductor integrated circuit device and manufacture thereof - Google Patents
Semiconductor integrated circuit device and manufacture thereofInfo
- Publication number
- JPH05326856A JPH05326856A JP4126531A JP12653192A JPH05326856A JP H05326856 A JPH05326856 A JP H05326856A JP 4126531 A JP4126531 A JP 4126531A JP 12653192 A JP12653192 A JP 12653192A JP H05326856 A JPH05326856 A JP H05326856A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- trench
- circuit device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 238000000605 extraction Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置に
係り、特に、同一Ｓｉ基板上にＭＯＳ（ＣＭＯＳ）型素
子とバイポーラ型素子を同時に形成した構造を有する半
導体集積回路装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly to a method of manufacturing a semiconductor integrated circuit device having a structure in which a MOS (CMOS) type element and a bipolar type element are simultaneously formed on the same Si substrate. It is a thing.
【０００２】[0002]
【従来の技術】従来、ＭＯＳ（ＣＭＯＳ）型素子とバイ
ポーラ型素子を同一基板上に形成する方法としては、Ｂ
ｉＭＯＳ（ＣＭＯＳ）型プロセスがあるが、この方法は
埋め込み領域を設けたエピタキシャル型基板を用い、か
つ素子分離領域を形成するために製造工程が複雑であ
り、しかも集積度が上げにくいという欠点があり、デジ
タル回路が主体であり、出力部のように、ごく一部分に
のみバイポーラ・トランジスタを使用するような回路で
は、通常のＭＯＳ基板上にバイポーラ・トランジスタを
形成する方法が採用されてきている。2. Description of the Related Art Conventionally, a method of forming a MOS (CMOS) type element and a bipolar type element on the same substrate is B
Although there is an iMOS (CMOS) type process, this method has a drawback that the manufacturing process is complicated because an epitaxial type substrate provided with a buried region is used and an element isolation region is formed, and the degree of integration is difficult to increase. A digital circuit is mainly used, and in a circuit such as an output section in which a bipolar transistor is used only in a very small part, a method of forming a bipolar transistor on a normal MOS substrate has been adopted.
【０００３】図４及び図５はかかる従来の半導体集積回
路装置の断面図である。これらの図に示すように、Ｎ型
Ｓｉ基板１上にＰウエル領域２を形成した後、バイポー
ラ・トランジスタのベースとなるＰ型領域５を形成す
る。その後に、ＭＯＳトランジスタのゲート電極３を形
成し、そのゲート電極３をマスクとして、ソース・ドレ
イン領域４を形成する。また、これと同時にバイポーラ
・トランジスタのエミッタ６、コレクタ電極取り出し領
域７、ベース電極取り出し領域８を形成する。９はフィ
ールド酸化膜、１０は酸化膜、１１は電極配線である。4 and 5 are sectional views of such a conventional semiconductor integrated circuit device. As shown in these figures, after the P well region 2 is formed on the N type Si substrate 1, the P type region 5 serving as the base of the bipolar transistor is formed. After that, the gate electrode 3 of the MOS transistor is formed, and the source / drain region 4 is formed using the gate electrode 3 as a mask. At the same time, the emitter 6, collector electrode extraction region 7, and base electrode extraction region 8 of the bipolar transistor are formed. Reference numeral 9 is a field oxide film, 10 is an oxide film, and 11 is an electrode wiring.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体集積回路装置においては、その製造方法
においてバイポーラ・トランジスタのベース領域形成工
程を追加する必要がある。更に、その製造方法を用いた
場合は、縦型のバイポーラ・トランジスタ構造において
は、コレクタ部の抵抗が大きくなる。また、横型のバイ
ポーラ・トランジスタ構造においては、面積が大きくな
る等の問題から、駆動能力の大きい高性能バイポーラ・
トランジスタを形成することが難しいという問題があっ
た。However, in the above-mentioned conventional semiconductor integrated circuit device, it is necessary to add a base region forming step of the bipolar transistor in the manufacturing method thereof. Further, when the manufacturing method is used, the resistance of the collector portion becomes large in the vertical bipolar transistor structure. Also, in the lateral bipolar transistor structure, due to problems such as large area, a high performance bipolar transistor with a large driving capability
There is a problem that it is difficult to form a transistor.
【０００５】本発明は、以上述べたようなＭＯＳ型基板
上にバイポーラ・トランジスタを形成する場合に生じる
面積の増加や高性能バイポーラ・トランジスタが得にく
いという問題点を除去し、微細で、かつ高性能なバイポ
ーラ・トランジスタを有する半導体集積回路装置及びそ
の製造方法を提供することを目的とする。The present invention eliminates the problems of increased area and difficulty of obtaining a high-performance bipolar transistor, which are caused when forming a bipolar transistor on a MOS type substrate as described above, and it is fine and high-performance. An object of the present invention is to provide a semiconductor integrated circuit device having a high performance bipolar transistor and a manufacturing method thereof.
【０００６】[0006]
【課題を解決するための手段】本発明は、上記目的を達
成するために、ＭＯＳ型素子とバイポーラ型素子を同一
半導体基板上に有する半導体集積回路装置において、半
導体基板のバイポーラ型トランジスタ側の表面上に形成
されるトレンチと、そのトレンチの側壁部に少なくとも
不純物を導入して形成されるエミッタを設けるようにし
たものである。In order to achieve the above object, the present invention provides a semiconductor integrated circuit device having a MOS type element and a bipolar type element on the same semiconductor substrate, the surface of the semiconductor substrate on the side of the bipolar type transistor. A trench formed above and an emitter formed by introducing at least impurities into the side wall of the trench are provided.
【０００７】また、前記トレンチを２個所に並設し、一
方のトレンチの側壁部に不純物を導入して形成されるエ
ミッタと、他方のトレンチの側壁部に不純物を導入して
形成されるコレクタとを具備する。更に、ＭＯＳ型素子
とバイポーラ型素子を同一半導体基板上に有する半導体
集積回路装置の製造方法において、半導体基板のバイポ
ーラ型トランジスタ側の表面上にトレンチを形成し、そ
のトレンチの側壁部に斜めの入射角を持ってイオンを注
入し、エミッタとコレクタ又はエミッタとベースを形成
する。Further, the trenches are arranged in parallel at two places, and an emitter is formed by introducing impurities into the side wall of one trench, and a collector is formed by introducing impurities into the side wall of the other trench. It is equipped with. Furthermore, in a method of manufacturing a semiconductor integrated circuit device having a MOS type element and a bipolar type element on the same semiconductor substrate, a trench is formed on the surface of the semiconductor substrate on the side of the bipolar type transistor, and a side wall portion of the trench is obliquely incident. Ions are implanted at an angle to form an emitter and a collector or an emitter and a base.
【０００８】[0008]
【作用】本発明によれば、上記したように、Ｓｉ基板上
にＭＯＳ型素子とバイポーラ型トランジスタを同時に形
成した半導体集積回路装置において、バイポーラ型トラ
ンジスタ部にトレンチ（間口は狭いが深い溝）を設け、
その側面部にバイポーラ型トランジスタを形成する。According to the present invention, as described above, in the semiconductor integrated circuit device in which the MOS type element and the bipolar type transistor are simultaneously formed on the Si substrate, a trench (a narrow gap but a deep groove) is formed in the bipolar type transistor portion. Provided,
A bipolar transistor is formed on the side surface portion.
【０００９】したがって、ＭＯＳ型基板上に微細かつ高
性能なバイポーラ型トランジスタを有する半導体集積回
路装置を形成することができる。Therefore, it is possible to form a semiconductor integrated circuit device having fine and high performance bipolar type transistors on a MOS type substrate.
【００１０】[0010]
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１の実施例を示
す半導体集積回路装置の断面図、図２及び図３はかかる
半導体集積回路装置の要部製造工程断面図である。ここ
では、Ｎ型Ｓｉ基板上にＣＭＯＳ・トランジスタとバイ
ポーラ・トランジスタが形成される半導体集積回路装置
について説明する。Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a sectional view of a semiconductor integrated circuit device showing a first embodiment of the present invention, and FIGS. 2 and 3 are sectional views of a main part manufacturing process of the semiconductor integrated circuit device. Here, a semiconductor integrated circuit device in which a CMOS transistor and a bipolar transistor are formed on an N-type Si substrate will be described.
【００１１】まず、本発明の第１の実施例を示す半導体
集積回路装置の構造について、図１を用いて概略説明す
る。Ｎ型Ｓｉ基板２０上のＮＭＯＳ・トランジスタ領域
に、通常の方法により、Ｐウエル領域４２を形成し、そ
の後、通常のＣＭＯＳ製造方法により、全面に絶縁膜を
形成した後、通常の方法にて多結晶Ｓｉからなるゲート
電極４３を形成する。この時、バイポーラ・トランジス
タとなる部分にも多結晶Ｓｉを残す。First, the structure of the semiconductor integrated circuit device showing the first embodiment of the present invention will be briefly described with reference to FIG. A P-well region 42 is formed in the NMOS transistor region on the N-type Si substrate 20 by a normal method, and then an insulating film is formed on the entire surface by a normal CMOS manufacturing method, and then a large number is formed by a normal method. A gate electrode 43 made of crystalline Si is formed. At this time, the polycrystalline Si is left in the part which will become the bipolar transistor.
【００１２】次に、バイポーラ・トランジスタのエミッ
タ、ベースとなる部分の多結晶Ｓｉ及びＳｉ基板に既知
の方法にてトレンチ２６を設ける。しかる後に、ホトレ
ジスト、絶縁膜及び多結晶ＳｉをマスクとしてＭＯＳ・
トランジスタのソース・ドレイン４４及びバイポーラ・
トランジスタのＰ型ベース領域２７、Ｎ型エミッタ領域
２９、及びコレクタの電極取り出し領域３０をイオン注
入にて形成する。この時、トレンチの側壁にも拡散層が
形成されるよう、イオン注入の角度を調整する。また、
拡散層の形成は、熱拡散と酸化の組み合わせで行なって
もよい。Next, a trench 26 is formed by a known method in the polycrystalline Si and Si substrate which will be the emitter and base of the bipolar transistor. Then, using the photoresist, insulating film and polycrystalline Si as a mask,
Transistor source / drain 44 and bipolar
A P-type base region 27 of the transistor, an N-type emitter region 29, and a collector electrode extraction region 30 are formed by ion implantation. At this time, the angle of ion implantation is adjusted so that the diffusion layer is also formed on the sidewall of the trench. Also,
The diffusion layer may be formed by a combination of thermal diffusion and oxidation.
【００１３】その後、バイポーラ・トランジスタ部の多
結晶Ｓｉを除去し、通常の方法によりトレンチ２６の埋
め込み電極と絶縁膜を形成する。以下、本発明の半導体
集積回路装置の要部の製造方法について図２及び図３を
用いて詳細に説明する。 （１）まず、図２（ａ）に示すように、Ｎ型Ｓｉ基板２
０上にアクティブ領域を形成後、レジスト２２をマスク
としてイオン注入法によりＰ型不純物（例えば、ＢＦ2
+ ) を導入し、ベース電極取り出し領域２３を形成す
る。２１はフィールド酸化膜である。After that, the polycrystalline Si in the bipolar transistor portion is removed, and a buried electrode in the trench 26 and an insulating film are formed by a usual method. Hereinafter, a method of manufacturing a main part of the semiconductor integrated circuit device of the present invention will be described in detail with reference to FIGS. (1) First, as shown in FIG. 2A, an N-type Si substrate 2
After the active region is formed on the P.O. 0, P-type impurities (for example, BF 2
+ ) Is introduced to form the base electrode extraction region 23. 21 is a field oxide film.
【００１４】（２）レジスト２２〔図２（ａ）参照〕を
除去後、多結晶Ｓｉを全面に堆積し、図２（ｂ）に示す
ように、多結晶Ｓｉパターン２４を形成する〔この時、
同時にＭＯＳ・トランジスタのゲート電極（図１参照）
も形成する〕。 （３）次いで、図２（ｃ）に示すように、レジストを全
面に塗布し、パターニングを行い、レジストパターン２
５を形成し、そのレジストパターン２５をマスクとし
て、多結晶Ｓｉパターン２４及びＳｉ基板２０をエッチ
ングし、トレンチ２６を形成する。(2) After removing the resist 22 [see FIG. 2 (a)], polycrystalline Si is deposited on the entire surface to form a polycrystalline Si pattern 24 [at this time], as shown in FIG. 2 (b). ,
At the same time, the gate electrode of the MOS transistor (see Fig. 1)
Also formed]. (3) Next, as shown in FIG. 2C, a resist is applied to the entire surface and patterned to form a resist pattern 2
5, the polycrystalline Si pattern 24 and the Si substrate 20 are etched using the resist pattern 25 as a mask to form a trench 26.
【００１５】（４）次に、図２（ｄ）に示すように、パ
ターニングされたレジスト２５と多結晶Ｓｉパターン２
４をマスクとして、イオン注入によりＰ型不純物（例え
ば、Ｂ+ ）を注入し、Ｐ型ベース領域２７を形成する。
この時、イオンを斜め方向から注入することにより、ト
レンチの側壁部にもＰ型ベース領域２７を形成する。 （５）Ｐ型ベース領域形成後、図３（ａ）に示すよう
に、レジスト２８、多結晶Ｓｉパターン２４、フィール
ド酸化膜２１をマスクとして、イオン注入によりＮ型不
純物（例えばＰ+ ）を注入し、Ｎ型エミッタ領域２９及
びコレクタ電極取り出し用Ｎ+ 領域３０を形成する。こ
の時、イオンを斜め方向から注入することにより、トレ
ンチ２６の側壁部にもＮ型エミッタ領域２９を形成す
る。(4) Next, as shown in FIG. 2D, the patterned resist 25 and the polycrystalline Si pattern 2 are formed.
Using 4 as a mask, P-type impurities (for example, B + ) are implanted by ion implantation to form a P-type base region 27.
At this time, by implanting ions from an oblique direction, the P-type base region 27 is also formed on the sidewall of the trench. (5) After forming the P-type base region, as shown in FIG. 3A, N-type impurities (for example, P + ) are implanted by ion implantation using the resist 28, the polycrystalline Si pattern 24, and the field oxide film 21 as a mask. Then, the N-type emitter region 29 and the N + region 30 for taking out the collector electrode are formed. At this time, by implanting ions from an oblique direction, the N-type emitter region 29 is also formed on the side wall of the trench 26.
【００１６】（６）次に、図３（ｂ）に示すように、多
結晶Ｓｉ３１を全面にを堆積する。 （７）次に、図３（ｃ）に示すように、多結晶Ｓｉ３１
〔図３（ｂ）参照〕のトレンチ２６内部及び周辺部以外
をエッチングにより除去することにより、エミッタ電極
取り出し部３２を形成する。次に、全面に酸化膜３３を
ＣＶＤ法により形成する。その酸化膜３３に電極取り出
し用コンタクト孔を形成した後、Ａｌ電極配線３４を形
成する。(6) Next, as shown in FIG. 3B, polycrystalline Si31 is deposited on the entire surface. (7) Next, as shown in FIG.
By removing the inside of the trench 26 and the peripheral portion other than the peripheral portion thereof by etching, as shown in FIG. 3B, the emitter electrode extraction portion 32 is formed. Next, the oxide film 33 is formed on the entire surface by the CVD method. After forming an electrode lead-out contact hole in the oxide film 33, an Al electrode wiring 34 is formed.
【００１７】上記したように、Ｎ型Ｓｉ基板２０上にＣ
ＭＯＳ・トランジスタとバイポーラ・トランジスタが形
成されており、本構造では、トレンチ２６はエミッタ部
のみに形成されており、トレンチ２６を形成後、Ｐ型と
Ｎ型の不純物を２重にドープすることにより、Ｐ型ベー
ス領域２７とＮ型エミッタ領域２９を形成するようにし
ている。この場合、バイポーラ・トランジスタ部の多結
晶Ｓｉは除去しなくても良く、このままトレンチ２６の
埋め込み電極と絶縁膜を形成する。As described above, C is formed on the N-type Si substrate 20.
A MOS transistor and a bipolar transistor are formed, and in this structure, the trench 26 is formed only in the emitter portion. After the trench 26 is formed, the P-type and N-type impurities are doubly doped. , P-type base region 27 and N-type emitter region 29 are formed. In this case, it is not necessary to remove the polycrystalline Si in the bipolar transistor portion, and the buried electrode of the trench 26 and the insulating film are formed as they are.
【００１８】図６は本発明の第２の実施例を示す半導体
集積回路装置の断面図である。この図において、５０は
Ｎ型Ｓｉ基板、５１はフィールド酸化膜、５２はＰ−ウ
エル領域、５３はゲート電極、５４はＭＯＳ・トランジ
スタのソース・ドレイン、５６はトレンチ、５７はバイ
ポーラ・トランジスタのＰ型ベース領域、５８はベース
の電極取り出し領域、５９はＮ型エミッタ領域、６０は
Ｎ型コレクタ領域、６２ａはエミッタ電極取り出し部、
６２ｂはコレクタ電極取り出し部、６３は酸化膜、６４
はＡｌ電極配線である。FIG. 6 is a sectional view of a semiconductor integrated circuit device showing a second embodiment of the present invention. In this figure, 50 is an N-type Si substrate, 51 is a field oxide film, 52 is a P-well region, 53 is a gate electrode, 54 is a source / drain of a MOS transistor, 56 is a trench, and 57 is a P of a bipolar transistor. Type base region, 58 electrode extraction region of base, 59 N type emitter region, 60 N type collector region, 62a emitter electrode extraction part,
62b is a collector electrode take-out portion, 63 is an oxide film, 64
Is an Al electrode wiring.
【００１９】この実施例においては、Ｎ型Ｓｉ基板５０
上にＣＭＯＳ・トランジスタとバイポーラ・トランジス
タが形成されており、トレンチ５６はエミッタ領域とコ
レクタ領域の２個所に形成されている。すなわち、トレ
ンチ５６を２個並設し、一方のトレンチ５６の側壁部に
不純物を導入して形成されるＮ型エミッタ領域５９と、
他方のトレンチの側壁部に不純物を導入して形成される
コレクタ６０とを形成するようにした点に特徴を有す
る。In this embodiment, an N-type Si substrate 50 is used.
A CMOS transistor and a bipolar transistor are formed on the upper side, and the trench 56 is formed at two locations of the emitter region and the collector region. That is, two trenches 56 are arranged side by side, and an N-type emitter region 59 is formed by introducing impurities into the side wall of one trench 56,
The feature is that a collector 60 formed by introducing impurities into the side wall of the other trench is formed.
【００２０】上記実施例では、Ｎ型Ｓｉ基板上にＮＰＮ
バイポーラ・トランジスタを形成する場合について述べ
たが、同様の方法により、ＰＮＰバイポーラ・トランジ
スタの形成も可能であり、また、基板がＰ型の場合も同
様に可能である。なお、本発明は上記実施例に限定され
るものではなく、本発明の趣旨に基づき種々の変形が可
能であり、それらを本発明の範囲から排除するものでは
ない。In the above embodiment, the NPN is formed on the N-type Si substrate.
Although the case of forming a bipolar transistor has been described, a PNP bipolar transistor can be formed by the same method, and also when the substrate is a P type. It should be noted that the present invention is not limited to the above embodiments, and various modifications can be made based on the spirit of the present invention, and they are not excluded from the scope of the present invention.
【００２１】[0021]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、トレンチの側壁部にバイポーラ・トランジスタ
を形成することにより、ＭＯＳ型基板上に微細かつ高性
能なバイポーラ・トランジスタを有する半導体集積回路
装置を形成することが可能である。As described above in detail, according to the present invention, a semiconductor having a fine and high performance bipolar transistor on a MOS type substrate is formed by forming a bipolar transistor on the side wall of a trench. It is possible to form integrated circuit devices.
【図１】本発明の第１の実施例を示す半導体集積回路装
置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor integrated circuit device showing a first embodiment of the present invention.
【図２】本発明の第１の実施例の半導体集積回路装置の
要部製造工程断面図（その１）である。FIG. 2 is a sectional view (No. 1) of a main part manufacturing step of the semiconductor integrated circuit device according to the first embodiment of the present invention.
【図３】本発明の第１の実施例の半導体集積回路装置の
要部製造工程断面図（その２）である。FIG. 3 is a sectional view (No. 2) of a main-part manufacturing process of the semiconductor integrated circuit device according to the first embodiment of the present invention.
【図４】従来の第１の半導体集積回路装置の断面図であ
る。FIG. 4 is a cross-sectional view of a first conventional semiconductor integrated circuit device.
【図５】従来の第２の半導体集積回路装置の断面図であ
る。FIG. 5 is a cross-sectional view of a second conventional semiconductor integrated circuit device.
【図６】本発明の第２の実施例を示す半導体集積回路装
置の断面図である。FIG. 6 is a sectional view of a semiconductor integrated circuit device showing a second embodiment of the present invention.
２０，５０ Ｎ型Ｓｉ基板 ２１，５１ フィールド酸化膜 ２２，２８ レジスト ２３，５８ ベースの電極取り出し領域 ２４ 多結晶Ｓｉパターン ２５ レジストパターン ２６，５６ トレンチ ２７，５７ Ｐ型ベース領域 ２９，５９ Ｎ型エミッタ領域 ３０ コレクタ電極取り出し用Ｎ+ 領域 ３１ 多結晶Ｓｉ ３２，６２ａ エミッタ電極取り出し部 ３３，６３ 酸化膜 ３４，６４ Ａｌ電極配線 ４２，５２ Ｐ−ウエル領域 ４３，５３ ゲート電極 ４４，５４ ソース・ドレイン ５３ ゲート電極 ６０ Ｎ型コレクタ領域 ６２ｂ コレクタ電極取り出し部20, 50 N-type Si substrate 21, 51 Field oxide film 22, 28 Resist 23, 58 Base electrode extraction region 24 Polycrystalline Si pattern 25 Resist pattern 26, 56 Trench 27, 57 P-type base region 29, 59 N-type emitter Region 30 N + region for collector electrode extraction 31 Polycrystalline Si 32, 62a Emitter electrode extraction portion 33, 63 Oxide film 34, 64 Al electrode wiring 42, 52 P-well region 43, 53 Gate electrode 44, 54 Source / drain 53 Gate electrode 60 N-type collector region 62b Collector electrode take-out part
Claims (5)
半導体基板上に有する半導体集積回路装置において、
（ａ）半導体基板のバイポーラ型トランジスタ側の表面
上に形成されるトレンチと、（ｂ）該トレンチの側壁部
に少なくとも不純物を導入して形成されるエミッタを具
備することを特徴とする半導体集積回路装置。1. A semiconductor integrated circuit device having a MOS type element and a bipolar type element on the same semiconductor substrate,
A semiconductor integrated circuit comprising: (a) a trench formed on a surface of a semiconductor substrate on a bipolar transistor side; and (b) an emitter formed by introducing at least an impurity into a sidewall portion of the trench. apparatus.
トレンチの側壁部に不純物を導入して形成されるエミッ
タと、他方のトレンチの側壁部に不純物を導入して形成
されるコレクタとを具備する請求項１記載の半導体集積
回路装置。2. An emitter formed by arranging the trenches in parallel at two places and introducing an impurity into a side wall of one trench, and a collector formed by introducing an impurity into a side wall of the other trench. The semiconductor integrated circuit device according to claim 1, further comprising:
半導体基板上に有する半導体集積回路装置の製造方法に
おいて、（ａ）半導体基板のバイポーラ型トランジスタ
側の表面上にトレンチを形成し、（ｂ）該トレンチの側
壁部に斜めの入射角を持ってイオンを注入し、エミッタ
とコレクタ又はエミッタとベースを形成することを特徴
とする半導体集積回路装置の製造方法。3. A method for manufacturing a semiconductor integrated circuit device having a MOS type element and a bipolar type element on the same semiconductor substrate, wherein (a) a trench is formed on a surface of a semiconductor substrate on the side of a bipolar type transistor, and (b) A method of manufacturing a semiconductor integrated circuit device, comprising implanting ions into a sidewall of the trench with an oblique incident angle to form an emitter and a collector or an emitter and a base.
トレンチに異種の不純物の二重拡散を行うことを特徴と
する請求項３記載の半導体集積回路装置の製造方法。4. The method of manufacturing a semiconductor integrated circuit device according to claim 3, wherein the emitter and the base are formed by double-diffusing different kinds of impurities into a single trench.
所に並設されるトレンチにそれぞれ異種の不純物の拡散
を行うことを特徴とする請求項３記載の半導体集積回路
装置の製造方法。5. The method of manufacturing a semiconductor integrated circuit device according to claim 3, wherein the emitter and the collector are formed by diffusing different kinds of impurities into trenches arranged in parallel at two locations.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126531A JPH05326856A (en) | 1992-05-20 | 1992-05-20 | Semiconductor integrated circuit device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126531A JPH05326856A (en) | 1992-05-20 | 1992-05-20 | Semiconductor integrated circuit device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326856A true JPH05326856A (en) | 1993-12-10 |
Family
ID=14937512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4126531A Withdrawn JPH05326856A (en) | 1992-05-20 | 1992-05-20 | Semiconductor integrated circuit device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326856A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250063197A (en) * | 2023-10-31 | 2025-05-08 | 주식회사 티디에스 | Semiconductor Devices with Trench Emitter Electrode |
| WO2026084883A1 (en) * | 2024-10-18 | 2026-04-23 | Texas Instruments Incorporated | Three dimensional bipolar transistor |
-
1992
- 1992-05-20 JP JP4126531A patent/JPH05326856A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250063197A (en) * | 2023-10-31 | 2025-05-08 | 주식회사 티디에스 | Semiconductor Devices with Trench Emitter Electrode |
| WO2026084883A1 (en) * | 2024-10-18 | 2026-04-23 | Texas Instruments Incorporated | Three dimensional bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974205B2 (en) | Manufacturing method of semiconductor device | |
| JPH0355984B2 (en) | ||
| US4962053A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| US5319235A (en) | Monolithic IC formed of a CCD, CMOS and a bipolar element | |
| JPH038343A (en) | Bipolar transistor and manufacture thereof | |
| JP2708027B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2587444B2 (en) | Bipolar transistor using CMOS technology and method of manufacturing the same | |
| JP2617177B2 (en) | Integrated circuit isolation structure and method of forming the same | |
| US5065209A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| JPH0324069B2 (en) | ||
| KR100305402B1 (en) | Manufacturing method of semiconductor device | |
| KR100259586B1 (en) | Method for manufacturing semiconductor device | |
| JP3247106B2 (en) | Manufacturing method and structure of integrated circuit | |
| JP3141237B2 (en) | Semiconductor device manufacturing method | |
| JP2918205B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6244862B2 (en) | ||
| JPH10223785A (en) | Semiconductor device and fabrication thereof | |
| JP3164375B2 (en) | Method of forming transistor | |
| JP3216716B2 (en) | Method for manufacturing semiconductor device | |
| JP2532694B2 (en) | Method for manufacturing semiconductor device | |
| JP2534667B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2830089B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JP3071512B2 (en) | Manufacturing method of BiCMOS type semiconductor integrated circuit | |
| JPH04368171A (en) | Manufacture of bi-cmos integrated circuit | |
| KR20020034561A (en) | Semiconductor device and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |