JPH05327491A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH05327491A JPH05327491A JP4126916A JP12691692A JPH05327491A JP H05327491 A JPH05327491 A JP H05327491A JP 4126916 A JP4126916 A JP 4126916A JP 12691692 A JP12691692 A JP 12691692A JP H05327491 A JPH05327491 A JP H05327491A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- voltage
- spurious component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 例えば、移動体通信を行なう際に使用する周
波数シンセサイザに関し、電圧制御発振器の制御電圧に
含まれるスプリアス成分の抑圧と引込み時間の高速化を
図ることを目的とする。 【構成】 入力する制御信号に対応した周波数の高周波
信号を送出する電圧制御発振器２と、該高周波信号を分
周して得られた分周信号と印加する基準周波数を持つ基
準信号との位相を比較して位相差に対応するパルス幅を
持つ位相差パルスを生成し、内蔵のループフイルタを介
して出力する分周・位相比較部１を有する周波数シンセ
サイザにおいて、該分周・位相比較部の出力中に含まれ
るスプリアス成分を抑圧して該制御信号として送出する
スプリアス成分抑圧部３を設けるように構成する。
波数シンセサイザに関し、電圧制御発振器の制御電圧に
含まれるスプリアス成分の抑圧と引込み時間の高速化を
図ることを目的とする。 【構成】 入力する制御信号に対応した周波数の高周波
信号を送出する電圧制御発振器２と、該高周波信号を分
周して得られた分周信号と印加する基準周波数を持つ基
準信号との位相を比較して位相差に対応するパルス幅を
持つ位相差パルスを生成し、内蔵のループフイルタを介
して出力する分周・位相比較部１を有する周波数シンセ
サイザにおいて、該分周・位相比較部の出力中に含まれ
るスプリアス成分を抑圧して該制御信号として送出する
スプリアス成分抑圧部３を設けるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、移動体通信を
行なう際に使用する周波数シンセサイザに関するもので
ある。
行なう際に使用する周波数シンセサイザに関するもので
ある。
【０００２】近年、デイジタル移動体通信が盛んに行な
われる様になったが、より多くの人に利用できる様にす
る為の一つの方法として、無線基地局が使用できるチャ
ネル数をできるだけ多くすることである。
われる様になったが、より多くの人に利用できる様にす
る為の一つの方法として、無線基地局が使用できるチャ
ネル数をできるだけ多くすることである。
【０００３】しかし、チャネル数が多くなると送受信し
なければならない周波数範囲が広がり、あるチャネルか
ら別のチャネルに切り替える際、位相同期ループの引込
み時間が長くなり、チャネル切替時間が遅くなる可能性
がある。
なければならない周波数範囲が広がり、あるチャネルか
ら別のチャネルに切り替える際、位相同期ループの引込
み時間が長くなり、チャネル切替時間が遅くなる可能性
がある。
【０００４】そこで、チャネル数が増加しても引込み時
間が遅くならない様にすることが必要である。
間が遅くならない様にすることが必要である。
【０００５】
【従来の技術】図５は従来例の構成図である。図におい
て、電圧制御発振器( 以下、VCO と省略する）２は周波
数 fVCO の発振出力を高周波信号として外部に送出する
と共に、プリスケーラ13に加える。
て、電圧制御発振器( 以下、VCO と省略する）２は周波
数 fVCO の発振出力を高周波信号として外部に送出する
と共に、プリスケーラ13に加える。
【０００６】プリスケーラは印加した発振出力の周波数
をM (Mは正の整数) 分周して分周器14に送出するので、
分周器は更に、N(N は正の整数) 分周して周波数 fV の
発振出力を分周出力として位相比較器11に送出する。
をM (Mは正の整数) 分周して分周器14に送出するので、
分周器は更に、N(N は正の整数) 分周して周波数 fV の
発振出力を分周出力として位相比較器11に送出する。
【０００７】位相比較器には基準周波数 fR の基準信号
も印加されているので、分周出力と基準信号の位相を比
較し、位相差に対応するパルス幅を持つ位相差分パルス
を取り出すが、このパルスは周波数 fR に対して周波数
fV の位相が進んでいるか、遅れているかによってH レ
ベル、またはL レベルの状態になる。
も印加されているので、分周出力と基準信号の位相を比
較し、位相差に対応するパルス幅を持つ位相差分パルス
を取り出すが、このパルスは周波数 fR に対して周波数
fV の位相が進んでいるか、遅れているかによってH レ
ベル、またはL レベルの状態になる。
【０００８】さて、位相差分パルスは低域通過フイルタ
12( 以下、LPF と省略する) を介して平滑されて直流電
圧となるが、この直流電圧がVCO 制御信号としてVCO ２
に加えられる。
12( 以下、LPF と省略する) を介して平滑されて直流電
圧となるが、この直流電圧がVCO 制御信号としてVCO ２
に加えられる。
【０００９】ここで、VCO 2 ，プリスケーラ13, 分周器
14, 位相比較器11, LPF 12, VCO 2で位相同期ループ
（以下、PLL と省略する) を構成しているが、負帰還ル
ープになっているのでVCO の発振周波数が制御され、 f
v =fR となる。
14, 位相比較器11, LPF 12, VCO 2で位相同期ループ
（以下、PLL と省略する) を構成しているが、負帰還ル
ープになっているのでVCO の発振周波数が制御され、 f
v =fR となる。
【００１０】なお、VCO の発振出力が周波数 fR の基準
信号と同期状態になっても（PLL がロック状態になって
も）、位相比較器は周波数 fR の間隔で位相比較を行な
って上記の様に直流電圧をVCO 制御信号としてVCO に加
えているが、この直流電圧に周波数 fR の間隔でスプリ
アス成分( 幅の狭いパルス: ヒゲ) が重畳するので、こ
の成分によりFM分を含んだ高周波信号をVCO が送出す
る。
信号と同期状態になっても（PLL がロック状態になって
も）、位相比較器は周波数 fR の間隔で位相比較を行な
って上記の様に直流電圧をVCO 制御信号としてVCO に加
えているが、この直流電圧に周波数 fR の間隔でスプリ
アス成分( 幅の狭いパルス: ヒゲ) が重畳するので、こ
の成分によりFM分を含んだ高周波信号をVCO が送出す
る。
【００１１】そこで、PLL の引込み時間を決定するLPF
12でこのスプリアス成分を抑圧する様にしたが、引込み
時間を短くすればスプリアス成分が大きくなり、スプリ
アス成分を小さくすれば引込み時間が長くなる。そこ
で、引込み時間とスプリアス成分に対する要求の両方を
満足する様にLPF の帯域幅を設定しなければならなかっ
た。
12でこのスプリアス成分を抑圧する様にしたが、引込み
時間を短くすればスプリアス成分が大きくなり、スプリ
アス成分を小さくすれば引込み時間が長くなる。そこ
で、引込み時間とスプリアス成分に対する要求の両方を
満足する様にLPF の帯域幅を設定しなければならなかっ
た。
【００１２】
【発明が解決しようとする課題】上記の様に、VCO の発
振出力が周波数 fV の基準信号と同期状態になった時、
位相比較器から位相差に対応する直流電圧と基準周波数
間隔のスプリアス成分が発生し、このスプリアス成分で
VCO が周波数変調される。
振出力が周波数 fV の基準信号と同期状態になった時、
位相比較器から位相差に対応する直流電圧と基準周波数
間隔のスプリアス成分が発生し、このスプリアス成分で
VCO が周波数変調される。
【００１３】そこで、LPF でPLL の引込み時間とスプリ
アス成分の抑圧に対する要求を同時に満足する様にLPF
の帯域幅を設定している為、引込み時間の高速化とスプ
リアス成分の抑圧の両方を満足するのに限界があると云
う問題がある。
アス成分の抑圧に対する要求を同時に満足する様にLPF
の帯域幅を設定している為、引込み時間の高速化とスプ
リアス成分の抑圧の両方を満足するのに限界があると云
う問題がある。
【００１４】本発明は電圧制御発振器の制御電圧に含ま
れるスプリアス成分の抑圧と引込み時間の高速化を図る
ことを目的とする。
れるスプリアス成分の抑圧と引込み時間の高速化を図る
ことを目的とする。
【００１５】
【課題を解決するための手段】図１は本発明の原理構成
図である。図中、２は入力する制御信号に対応した周波
数の高周波信号を送出する電圧制御発振器、１は該高周
波信号を分周して得られた分周信号と印加する基準周波
数を持つ基準信号との位相を比較して位相差に対応する
パルス幅を持つ位相差パルスを生成し、内蔵のループフ
イルタを介して出力する分周・位相比較部である。
図である。図中、２は入力する制御信号に対応した周波
数の高周波信号を送出する電圧制御発振器、１は該高周
波信号を分周して得られた分周信号と印加する基準周波
数を持つ基準信号との位相を比較して位相差に対応する
パルス幅を持つ位相差パルスを生成し、内蔵のループフ
イルタを介して出力する分周・位相比較部である。
【００１６】また、３は分周・位相比較部の出力中に含
まれるスプリアス成分を抑圧して該制御信号として送出
するスプリアス成分抑圧部である。
まれるスプリアス成分を抑圧して該制御信号として送出
するスプリアス成分抑圧部である。
【００１７】
【作用】本発明は、分周・位相比較部と電圧制御発振器
の間にスプリアス成分抑圧部を設ける。
の間にスプリアス成分抑圧部を設ける。
【００１８】さて、上記の様に、PLL が同期状態の時、
分周・位相比較部は位相差に対応する直流電圧とスプリ
アス成分をスプリアス成分抑圧部に送出する。スプリア
ス成分抑圧部は直流電圧とスプリアス成分を２分配し、
一方を反転・した後、遅延した他方と加算して、抑圧し
たスプリアス成分を含む直流電圧をVCO 制御信号として
VCO に印加する。
分周・位相比較部は位相差に対応する直流電圧とスプリ
アス成分をスプリアス成分抑圧部に送出する。スプリア
ス成分抑圧部は直流電圧とスプリアス成分を２分配し、
一方を反転・した後、遅延した他方と加算して、抑圧し
たスプリアス成分を含む直流電圧をVCO 制御信号として
VCO に印加する。
【００１９】これにより、スプリアス成分が従来例より
も抑圧されるので、抑圧された分だけLPF の帯域幅を広
くすることが可能となり、引込み時間の高速化を図るこ
とができる。
も抑圧されるので、抑圧された分だけLPF の帯域幅を広
くすることが可能となり、引込み時間の高速化を図るこ
とができる。
【００２０】
【実施例】図２は本発明の実施例の構成図、図３は図２
中の論理反転回路の構成図、図４は図２の動作説明図で
ある。
中の論理反転回路の構成図、図４は図２の動作説明図で
ある。
【００２１】ここで、図４の左側の符号は図２中の同じ
符号の部分の波形を示す。また、位相比較器11, 低域通
過フイルタ12, プリスケーラ13, 分周器14は分周・位相
比較部１の構成部分、論理反転回路31, 遅延回路32, 加
算回路33はスプリアス成分抑圧部３の構成部分である。
符号の部分の波形を示す。また、位相比較器11, 低域通
過フイルタ12, プリスケーラ13, 分周器14は分周・位相
比較部１の構成部分、論理反転回路31, 遅延回路32, 加
算回路33はスプリアス成分抑圧部３の構成部分である。
【００２２】以下、図３，図４を参照して図２の動作を
説明するが、上記で詳細説明した部分は概略説明し、本
発明の部分を詳細説明する。先ず、VCO 2 は周波数 f
VCO の発振出力を高周波信号として出力すると共に、プ
リスケーラ13に加える。プリスケーラは発振出力をM 分
周して分周器14に加えるので、この分周器14は更に、N
分周して周波数 fv の分周出力を位相比較器11に送出す
る。
説明するが、上記で詳細説明した部分は概略説明し、本
発明の部分を詳細説明する。先ず、VCO 2 は周波数 f
VCO の発振出力を高周波信号として出力すると共に、プ
リスケーラ13に加える。プリスケーラは発振出力をM 分
周して分周器14に加えるので、この分周器14は更に、N
分周して周波数 fv の分周出力を位相比較器11に送出す
る。
【００２３】位相比較器11には周波数 fR の基準信号が
加えられているので、位相比較器から図４- 〜に示
す様にH レベル、またはL レベルの位相差分パルスをLP
F 12に送出し、ここで平滑して得られた直流電圧をVCO
制御電圧として加算回路33,抵抗R4を介してVCO 2 に加
えることにより、VCO の発振出力を基準信号に同期させ
る。
加えられているので、位相比較器から図４- 〜に示
す様にH レベル、またはL レベルの位相差分パルスをLP
F 12に送出し、ここで平滑して得られた直流電圧をVCO
制御電圧として加算回路33,抵抗R4を介してVCO 2 に加
えることにより、VCO の発振出力を基準信号に同期させ
る。
【００２４】さて、上記の様に同期状態になるとLPF 12
が出力する直流電圧に周波数 fR 間隔のスプリアス成分
が重畳するので、スプリアス成分が重畳した直流電圧を
２分配し、一部は遅延回路32を介し、残りの部分は図３
に示す演算増幅器311 を用いた論理反転回路で位相を反
転し、それぞれ加算回路33に加える。
が出力する直流電圧に周波数 fR 間隔のスプリアス成分
が重畳するので、スプリアス成分が重畳した直流電圧を
２分配し、一部は遅延回路32を介し、残りの部分は図３
に示す演算増幅器311 を用いた論理反転回路で位相を反
転し、それぞれ加算回路33に加える。
【００２５】そこで、加算回路33は抑圧したスプリアス
成分が重畳した直流電圧をVCO 制御信号として抵抗R4を
介してVCO に送出する( 図４- , 参照) 。即ち、位
相比較器の出力波形を論理反転回路で反転させた後、出
力波形と反転波形とを加算回路で加算することにより、
スプリアス成分の抑圧されたVCO 制御信号が得られる。
また、スプリアス成分を抑圧することで、抑圧した分だ
けLPFの帯域幅を広がるので引込み時間の短縮が可能と
なる。
成分が重畳した直流電圧をVCO 制御信号として抵抗R4を
介してVCO に送出する( 図４- , 参照) 。即ち、位
相比較器の出力波形を論理反転回路で反転させた後、出
力波形と反転波形とを加算回路で加算することにより、
スプリアス成分の抑圧されたVCO 制御信号が得られる。
また、スプリアス成分を抑圧することで、抑圧した分だ
けLPFの帯域幅を広がるので引込み時間の短縮が可能と
なる。
【００２６】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、電圧制御発振器の制御電圧に含まれるスプリアス成
分の抑圧と引込み時間の高速化を図ることができると云
う効果がある。
ば、電圧制御発振器の制御電圧に含まれるスプリアス成
分の抑圧と引込み時間の高速化を図ることができると云
う効果がある。
【図１】本発明の原理構成図である。
【図２】本発明の実施例の構成図である。
【図３】図２中の論理反転回路の構成図である。
【図４】図２の動作説明図である。
【図５】従来例の構成図である。
１ 分周・位相比較部 ２ 電圧制御
発振器 ３ スプリアス成分抑圧部
発振器 ３ スプリアス成分抑圧部
Claims (1)
- 【請求項１】 入力する制御信号に対応した周波数の高
周波信号を送出する電圧制御発振器(2) と、該高周波信
号を分周して得られた分周信号と印加する基準周波数を
持つ基準信号との位相を比較して位相差に対応するパル
ス幅を持つ位相差パルスを生成し、内蔵のループフイル
タを介して出力する分周・位相比較部(1) を有する周波
数シンセサイザにおいて、 該分周・位相比較部の出力中に含まれるスプリアス成分
を抑圧して該制御信号として送出するスプリアス成分抑
圧部(3) を設けたことを特徴とする周波数シンセサイ
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126916A JPH05327491A (ja) | 1992-05-20 | 1992-05-20 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126916A JPH05327491A (ja) | 1992-05-20 | 1992-05-20 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327491A true JPH05327491A (ja) | 1993-12-10 |
Family
ID=14947073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4126916A Withdrawn JPH05327491A (ja) | 1992-05-20 | 1992-05-20 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327491A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015039179A (ja) * | 2002-08-28 | 2015-02-26 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | フェーズロックドループの方法及び装置 |
-
1992
- 1992-05-20 JP JP4126916A patent/JPH05327491A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015039179A (ja) * | 2002-08-28 | 2015-02-26 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | フェーズロックドループの方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| KR20010079987A (ko) | 클럭 동기화 시스템 및 방법 | |
| US4720688A (en) | Frequency synthesizer | |
| JP2000151396A (ja) | 周波数ステアリングを伴う位相検出器 | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| JP3317837B2 (ja) | Ｐｌｌ回路 | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| JPS6256689B2 (ja) | ||
| JP2929965B2 (ja) | 無線通信端局 | |
| CN100353673C (zh) | 锁相环频率合成器 | |
| JP3548557B2 (ja) | フラクショナルｎ周波数シンセサイザ | |
| US6181758B1 (en) | Phase-locked loop with small phase error | |
| JPH05327491A (ja) | 周波数シンセサイザ | |
| JP3102373B2 (ja) | 周波数シンセサイザ | |
| RU2280945C1 (ru) | Синтезатор частот с частотной или фазовой модуляцией | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JPH03226012A (ja) | Ｐｌｌシンセサイザー | |
| JPS5845860B2 (ja) | 変調回路 | |
| JPH09284132A (ja) | Ｐｌｌ回路 | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JP3267945B2 (ja) | 周波数シンセサイザ装置と周波数生成方法 | |
| JP2000286704A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |