JPH05327823A - チャネル転送完了情報制御方式 - Google Patents
チャネル転送完了情報制御方式Info
- Publication number
- JPH05327823A JPH05327823A JP3205146A JP20514691A JPH05327823A JP H05327823 A JPH05327823 A JP H05327823A JP 3205146 A JP3205146 A JP 3205146A JP 20514691 A JP20514691 A JP 20514691A JP H05327823 A JPH05327823 A JP H05327823A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- transfer
- channel
- data transfer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】
【目的】プロセッサがチャネル経由で通信制御装置とデ
ータ転送を行なう際のチャネル転送完了情報の制御方式
に関し、データ交換装置の処理能力を向上できるチャネ
ル転送完了情報制御方式を提供することを目的とする。 【構成】プロセッサ１と通信制御装置２とがチャネル３
を経由してデータ転送を行なうシステムにおいて、プロ
セッサ１がその主記憶４上の制御情報にデータ転送指示
のための情報と、データ転送が正常に終了したとき通知
されるべき固定パターンとを書き込んで、通信制御装置
２に対してデータ転送指示を与えるとともに、通信制御
装置２は指示されたデータ転送が正常に行なわれなかっ
たときのみ、主記憶４上の固定パターンを転送結果情報
で書き替えることによってプロセッサ１に対してデータ
転送結果を報告することで構成する。
ータ転送を行なう際のチャネル転送完了情報の制御方式
に関し、データ交換装置の処理能力を向上できるチャネ
ル転送完了情報制御方式を提供することを目的とする。 【構成】プロセッサ１と通信制御装置２とがチャネル３
を経由してデータ転送を行なうシステムにおいて、プロ
セッサ１がその主記憶４上の制御情報にデータ転送指示
のための情報と、データ転送が正常に終了したとき通知
されるべき固定パターンとを書き込んで、通信制御装置
２に対してデータ転送指示を与えるとともに、通信制御
装置２は指示されたデータ転送が正常に行なわれなかっ
たときのみ、主記憶４上の固定パターンを転送結果情報
で書き替えることによってプロセッサ１に対してデータ
転送結果を報告することで構成する。
Description
【０００１】
【産業上の利用分野】本発明は、プロセッサがチャネル
経由で回線系通信制御装置やプロセッサ間通信制御装置
とデータ転送を行なう場合におけるチャネル転送完了情
報の制御方式に関し、特に回線系通信制御装置やプロセ
ッサ間通信制御装置の処理能力を向上させることができ
るチャネル転送完了情報制御方式に関するものである。
経由で回線系通信制御装置やプロセッサ間通信制御装置
とデータ転送を行なう場合におけるチャネル転送完了情
報の制御方式に関し、特に回線系通信制御装置やプロセ
ッサ間通信制御装置の処理能力を向上させることができ
るチャネル転送完了情報制御方式に関するものである。
【０００２】オンラインデータ通信ネットワークを構成
するパケット交換機等のデータ交換装置においては、プ
ロセッサがチャネル経由で、回線系通信制御装置やプロ
セッサ間通信制御装置との間でデータ転送を行なう。
するパケット交換機等のデータ交換装置においては、プ
ロセッサがチャネル経由で、回線系通信制御装置やプロ
セッサ間通信制御装置との間でデータ転送を行なう。
【０００３】このようなチャネルを経由する、プロセッ
サと回線系通信制御装置やプロセッサ間通信制御装置と
の間のデータ転送における、チャネル転送完了情報制御
方式は、回線系通信制御装置やプロセッサ間通信制御装
置の処理能力を向上させることができるものであること
が要望される。
サと回線系通信制御装置やプロセッサ間通信制御装置と
の間のデータ転送における、チャネル転送完了情報制御
方式は、回線系通信制御装置やプロセッサ間通信制御装
置の処理能力を向上させることができるものであること
が要望される。
【０００４】
【従来の技術】図５は、従来のプロセッサの主記憶上の
制御情報を示したものであって、プロセッサが回線系通
信制御装置へデータ送信を行なう際の、プロセッサ側の
主記憶（メインメモリ）上の制御情報を示している。１
１1 〜１１4 は回線系通信制御装置の動作を規定するサ
ブチャネルコマンドワード（ＳＣＷ）であり、１２1 〜
１２4 は送信データを格納するバッファである。
制御情報を示したものであって、プロセッサが回線系通
信制御装置へデータ送信を行なう際の、プロセッサ側の
主記憶（メインメモリ）上の制御情報を示している。１
１1 〜１１4 は回線系通信制御装置の動作を規定するサ
ブチャネルコマンドワード（ＳＣＷ）であり、１２1 〜
１２4 は送信データを格納するバッファである。
【０００５】図５に示すように、各ＳＣＷ１１1 〜１１
4 は〜の４ワードからなり、その２ワード目（）
に、リンケージする各バッファ１２1 〜１２4 のアドレ
スが格納されている。このように送信データを格納する
バッファが複数ある場合には、ＳＣＷが主記憶上に連続
して配置される。
4 は〜の４ワードからなり、その２ワード目（）
に、リンケージする各バッファ１２1 〜１２4 のアドレ
スが格納されている。このように送信データを格納する
バッファが複数ある場合には、ＳＣＷが主記憶上に連続
して配置される。
【０００６】図６は、サブチャネルコマンドワードの内
容を示したものであって、１ワード目（）は転送指示
情報、２ワード目（）は転送データアドレス、３ワー
ド目（）は転送データ長、４ワード目（）は転送結
果情報である。
容を示したものであって、１ワード目（）は転送指示
情報、２ワード目（）は転送データアドレス、３ワー
ド目（）は転送データ長、４ワード目（）は転送結
果情報である。
【０００７】図６において、に示す転送データ長は、
プロセッサが転送開始前に転送すべきデータ長を設定
し、転送完了後に回線系通信制御装置またはプロセッサ
間通信制御装置が転送データ長を減算した値を設定する
ものである。また、に示す転送結果情報は、転送完了
後に、回線系通信制御装置またはプロセッサ間通信制御
装置が転送結果に基づいて完了状態を設定するものであ
る。
プロセッサが転送開始前に転送すべきデータ長を設定
し、転送完了後に回線系通信制御装置またはプロセッサ
間通信制御装置が転送データ長を減算した値を設定する
ものである。また、に示す転送結果情報は、転送完了
後に、回線系通信制御装置またはプロセッサ間通信制御
装置が転送結果に基づいて完了状態を設定するものであ
る。
【０００８】図７は、従来方式におけるデータ転送処理
を示したものであって、図５に示されたデータの送信を
行なう場合の動作の概要を示すものである。
を示したものであって、図５に示されたデータの送信を
行なう場合の動作の概要を示すものである。
【０００９】プロセッサは、ＳＣＷを作成したのちに、
チャネルに対して送信オーダを発行し、チャネルは回線
系通信制御装置に対して送信オーダを転送する。回線系
通信制御装置では、チャネルからオーダ発行があると、
ＳＣＷの取り込みすなわちフェッチ処理を開始する。Ｓ
ＣＷのフェッチは、１ワード目（）から４ワード目
（）まで４回行なわれる。
チャネルに対して送信オーダを発行し、チャネルは回線
系通信制御装置に対して送信オーダを転送する。回線系
通信制御装置では、チャネルからオーダ発行があると、
ＳＣＷの取り込みすなわちフェッチ処理を開始する。Ｓ
ＣＷのフェッチは、１ワード目（）から４ワード目
（）まで４回行なわれる。
【００１０】フェッチ処理が終了すると、回線系通信制
御装置はチャネルに対して、ダイレクトメモリアクセス
（ＤＭＡ）転送を指示する。ＤＭＡ転送によってプロセ
ッサからチャネルを介して回線系通信制御装置へのデー
タ取り込みが終了すると、回線系通信制御装置は、ＳＣ
Ｗの３ワード目（）および４ワード目（）の、プロ
セッサに対する書き込みすなわちストア処理を行なうこ
とによって、転送結果をプロセッサに報告する。
御装置はチャネルに対して、ダイレクトメモリアクセス
（ＤＭＡ）転送を指示する。ＤＭＡ転送によってプロセ
ッサからチャネルを介して回線系通信制御装置へのデー
タ取り込みが終了すると、回線系通信制御装置は、ＳＣ
Ｗの３ワード目（）および４ワード目（）の、プロ
セッサに対する書き込みすなわちストア処理を行なうこ
とによって、転送結果をプロセッサに報告する。
【００１１】以上の手順によって、ＳＣＷ１に関する処
理が終了するが、図５に示されたようにＳＣＷが連続し
ている場合には、引き続きＳＣＷ２，ＳＣＷ３，ＳＣＷ
４に関する処理が行なわれる。すべてのＳＣＷに関する
処理が終了すると、回線系通信制御装置はチャネルに対
してオーダ完了を報告し、プロセッサはオーダ完了の通
知を受け取る。
理が終了するが、図５に示されたようにＳＣＷが連続し
ている場合には、引き続きＳＣＷ２，ＳＣＷ３，ＳＣＷ
４に関する処理が行なわれる。すべてのＳＣＷに関する
処理が終了すると、回線系通信制御装置はチャネルに対
してオーダ完了を報告し、プロセッサはオーダ完了の通
知を受け取る。
【００１２】
【発明が解決しようとする課題】近年において、オンラ
インデータ通信ネットワークの高速化と、大容量化とは
目ざましいものがあり、データ交換装置に対しても、高
速かつ大容量の処理能力が要求されている。
インデータ通信ネットワークの高速化と、大容量化とは
目ざましいものがあり、データ交換装置に対しても、高
速かつ大容量の処理能力が要求されている。
【００１３】すなわち、データ交換装置を構成する回線
系通信制御装置やプロセッサ間通信制御装置に対して
は、同時に複数のサブチャネルの処理を行なうことがで
き、かつ、一つのサブチャネルについても、多量のＳＣ
Ｗを処理できる能力が要求されている。
系通信制御装置やプロセッサ間通信制御装置に対して
は、同時に複数のサブチャネルの処理を行なうことがで
き、かつ、一つのサブチャネルについても、多量のＳＣ
Ｗを処理できる能力が要求されている。
【００１４】本発明はこのような従来技術の課題を解決
しようとするものであって、回線系通信制御装置やプロ
セッサ間通信制御装置の処理能力を向上させることがで
きるような、チャネルにおけるデータ転送完了情報の制
御方式を提供することを目的としている。
しようとするものであって、回線系通信制御装置やプロ
セッサ間通信制御装置の処理能力を向上させることがで
きるような、チャネルにおけるデータ転送完了情報の制
御方式を提供することを目的としている。
【００１５】
【課題を解決するための手段】本発明のチャネル転送完
了情報制御方式は、プロセッサと通信制御装置とがチャ
ネルを経由してデータ転送を行なうシステムにおいて、
プロセッサがその主記憶上の制御情報にデータ転送指示
のための情報とデータ転送が正常に終了したときに通知
されるべき固定パターンとを書き込んで通信制御装置に
対してデータ転送指示を与え、通信制御装置は指示され
たデータ転送が正常に行なわれなかったときのみ、主記
憶上の固定パターンを転送結果情報で書き替えることに
よってプロセッサに対して報告することを特徴とするも
のである。
了情報制御方式は、プロセッサと通信制御装置とがチャ
ネルを経由してデータ転送を行なうシステムにおいて、
プロセッサがその主記憶上の制御情報にデータ転送指示
のための情報とデータ転送が正常に終了したときに通知
されるべき固定パターンとを書き込んで通信制御装置に
対してデータ転送指示を与え、通信制御装置は指示され
たデータ転送が正常に行なわれなかったときのみ、主記
憶上の固定パターンを転送結果情報で書き替えることに
よってプロセッサに対して報告することを特徴とするも
のである。
【００１６】本発明方式は、この際、上述の固定パター
ンがプロセッサの主記憶上のサブチャネルコマンドワー
ドの一部に書き込まれることを特徴とするものである。
ンがプロセッサの主記憶上のサブチャネルコマンドワー
ドの一部に書き込まれることを特徴とするものである。
【００１７】
【作用】図１は、本発明の原理的構成を示したものであ
って、プロセッサ１と通信制御装置２とがチャネル３を
経由してデータ転送を行なうシステムに関する。このシ
ステムにおいては、プロセッサ１がその主記憶４上の制
御情報に、データ転送指示のための情報とデータ転送が
正常に終了したときに通知されるべき固定パターンとを
書き込むことによって、通信制御装置２に対してデータ
転送指示を与えるようになっている。そして、通信制御
装置２は指示されたデータ転送が正常に行なわれなかっ
たときのみ、主記憶４上の固定パターンを転送結果情報
で書き替えることによって、その旨をプロセッサ１に対
して報告する。
って、プロセッサ１と通信制御装置２とがチャネル３を
経由してデータ転送を行なうシステムに関する。このシ
ステムにおいては、プロセッサ１がその主記憶４上の制
御情報に、データ転送指示のための情報とデータ転送が
正常に終了したときに通知されるべき固定パターンとを
書き込むことによって、通信制御装置２に対してデータ
転送指示を与えるようになっている。そして、通信制御
装置２は指示されたデータ転送が正常に行なわれなかっ
たときのみ、主記憶４上の固定パターンを転送結果情報
で書き替えることによって、その旨をプロセッサ１に対
して報告する。
【００１８】このように本発明では、プロセッサ１と通
信制御装置２とがチャネル３を経由してデータ転送を行
なう際に、データ転送が正常に行なわれた場合には、プ
ロセッサに対して転送結果の報告を行なわず、指示され
たデータ転送が正常に行なわれなかったときのみ、主記
憶４上の固定パターンを転送結果情報で書き替えること
によってプロセッサ１に対して報告するようにしたの
で、チャネル経由でデータ転送を行なう場合のステップ
数を減少させ、データ転送速度を向上させることがで
き、従ってデータ交換装置の処理能力を増大することが
できる。
信制御装置２とがチャネル３を経由してデータ転送を行
なう際に、データ転送が正常に行なわれた場合には、プ
ロセッサに対して転送結果の報告を行なわず、指示され
たデータ転送が正常に行なわれなかったときのみ、主記
憶４上の固定パターンを転送結果情報で書き替えること
によってプロセッサ１に対して報告するようにしたの
で、チャネル経由でデータ転送を行なう場合のステップ
数を減少させ、データ転送速度を向上させることがで
き、従ってデータ交換装置の処理能力を増大することが
できる。
【００１９】この場合における固定パターンは、例えば
プロセッサ１の主記憶４上のサブチャネルコマンドワー
ドの一部に書き込むようにしてもよい。
プロセッサ１の主記憶４上のサブチャネルコマンドワー
ドの一部に書き込むようにしてもよい。
【００２０】
【実施例】図２は、本発明の一実施例を示したものであ
って、プロセッサ１５と回線系通信制御装置１６とが、
チャネル制御装置（ＣＨＣ）１７を経由して接続される
ことが示されている。プロセッサ１５において、２１は
主記憶（ＭＭ）、２２は中央制御装置（ＣＣ）である。
また回線系通信制御装置１６において、２３はバス間の
インタフェースを制御する高速バスインタフェース制御
部（ＣＩＦ）、２４はバッファメモリ（ＢＦＭ）、２５
は命令を記憶するインストラクションメモリ（ＩＭ）、
２６は命令の実行制御を行なう命令制御部（ＩＴＣ
Ｌ）、２７は演算の制御を行なう演算制御部（ＡＬ
Ｕ）、２８は各部の制御を行なうためのコントロールメ
モリ（ＣＭ）である。
って、プロセッサ１５と回線系通信制御装置１６とが、
チャネル制御装置（ＣＨＣ）１７を経由して接続される
ことが示されている。プロセッサ１５において、２１は
主記憶（ＭＭ）、２２は中央制御装置（ＣＣ）である。
また回線系通信制御装置１６において、２３はバス間の
インタフェースを制御する高速バスインタフェース制御
部（ＣＩＦ）、２４はバッファメモリ（ＢＦＭ）、２５
は命令を記憶するインストラクションメモリ（ＩＭ）、
２６は命令の実行制御を行なう命令制御部（ＩＴＣ
Ｌ）、２７は演算の制御を行なう演算制御部（ＡＬ
Ｕ）、２８は各部の制御を行なうためのコントロールメ
モリ（ＣＭ）である。
【００２１】また図３は、図２の実施例におけるデータ
転送処理を示したものである。以下、図２および図３に
基づいて、本発明の一実施例の動作を説明する。
転送処理を示したものである。以下、図２および図３に
基づいて、本発明の一実施例の動作を説明する。
【００２２】プロセッサ１５において、中央制御装置２
２は主記憶２１上に前述のＳＣＷを作成し、チャネル制
御装置１７に対してデータの転送依頼を行なう。このと
き、図６に示されたＳＣＷの１ワード目（）に転送指
示情報を、２ワード目（）に転送データアドレスを設
定し、これに加えて、ＳＣＷの３，４ワード目（，
）に転送結果情報として、固定パターンを設定する。
２は主記憶２１上に前述のＳＣＷを作成し、チャネル制
御装置１７に対してデータの転送依頼を行なう。このと
き、図６に示されたＳＣＷの１ワード目（）に転送指
示情報を、２ワード目（）に転送データアドレスを設
定し、これに加えて、ＳＣＷの３，４ワード目（，
）に転送結果情報として、固定パターンを設定する。
【００２３】一方、回線系通信制御装置では、インスト
ラクションメモリ２５に実行命令が格納され、命令制御
部２６が命令の実行制御を行ない、演算制御部２７にお
いて演算の命令実行が行なわれる。
ラクションメモリ２５に実行命令が格納され、命令制御
部２６が命令の実行制御を行ない、演算制御部２７にお
いて演算の命令実行が行なわれる。
【００２４】ＳＣＷは、高速バスインタフェース制御部
２３を経由してコントロールメモリ２８に取り込まれて
解析が行なわれ、ＳＣＷの内容を基に高速バスインタフ
ェース制御部２３経由で、バッファメモリ２４に転送デ
ータが書き込まれる。
２３を経由してコントロールメモリ２８に取り込まれて
解析が行なわれ、ＳＣＷの内容を基に高速バスインタフ
ェース制御部２３経由で、バッファメモリ２４に転送デ
ータが書き込まれる。
【００２５】データ転送が終了すると、コントロールメ
モリ２８内のＳＣＷに転送結果を書き込む。ここで、従
来方式では、無条件に転送結果を書き込んでいたが、本
発明では、データ転送が正常に終了した場合にかぎり、
ＳＣＷの３ワード目（）および４ワード目（）への
転送結果の書き込みを行なわない。
モリ２８内のＳＣＷに転送結果を書き込む。ここで、従
来方式では、無条件に転送結果を書き込んでいたが、本
発明では、データ転送が正常に終了した場合にかぎり、
ＳＣＷの３ワード目（）および４ワード目（）への
転送結果の書き込みを行なわない。
【００２６】図４は、本発明の他の実施例を示したもの
であって、プロセッサ間通信制御装置に本発明を適用し
た場合を例示し、１５1,１５2 はプロセッサ、１７1,１
７2はチャネル制御装置（ＣＨＣ）、１８1,１８2 はプ
ロセッサ間通信制御装置である。プロセッサ１５1,１５
2 およびプロセッサ間通信制御装置１８1,１８2 におい
て、図２の実施例におけると同じものを同じ番号で示
し、２９はバスを経由するプロセッサ通信制御装置間の
データ転送を制御するリンクバス制御部である。
であって、プロセッサ間通信制御装置に本発明を適用し
た場合を例示し、１５1,１５2 はプロセッサ、１７1,１
７2はチャネル制御装置（ＣＨＣ）、１８1,１８2 はプ
ロセッサ間通信制御装置である。プロセッサ１５1,１５
2 およびプロセッサ間通信制御装置１８1,１８2 におい
て、図２の実施例におけると同じものを同じ番号で示
し、２９はバスを経由するプロセッサ通信制御装置間の
データ転送を制御するリンクバス制御部である。
【００２７】図４の実施例では、プロセッサ１５1 とプ
ロセッサ間通信制御装置１８1 の間、およびプロセッサ
１５2 とプロセッサ間通信制御装置１８2 との間でデー
タ転送が行なわれる。この場合におけるＳＣＷの対応す
る３ワード目（）および４ワード目（）への転送結
果の書き込みは、図２および図３に示された実施例の場
合と同様にして行なわれる。
ロセッサ間通信制御装置１８1 の間、およびプロセッサ
１５2 とプロセッサ間通信制御装置１８2 との間でデー
タ転送が行なわれる。この場合におけるＳＣＷの対応す
る３ワード目（）および４ワード目（）への転送結
果の書き込みは、図２および図３に示された実施例の場
合と同様にして行なわれる。
【００２８】本発明のチャネル転送完了情報制御方式
は、回線系通信制御装置またはプロセッサ間通信制御装
置のみならず、データ交換装置を構成する、チャネル経
由でデータ転送が行なわれるような、いかなる装置に対
しても適用可能である。
は、回線系通信制御装置またはプロセッサ間通信制御装
置のみならず、データ交換装置を構成する、チャネル経
由でデータ転送が行なわれるような、いかなる装置に対
しても適用可能である。
【００２９】
【発明の効果】以上説明したように本発明によれば、回
線系通信制御装置やプロセッサ間通信制御装置等におい
て、チャネル経由でデータ転送を行なう場合の処理能力
を向上させることができる。
線系通信制御装置やプロセッサ間通信制御装置等におい
て、チャネル経由でデータ転送を行なう場合の処理能力
を向上させることができる。
【００３０】従来方式では、４０９６Byte（バイト）の
フレームを、１秒間に１．５Ｍbps（メガビット）の能
力で転送できる装置の場合、１．５Ｍbps は１８７．５
ｋ bpsに相当し、４０９６Byteのフレームならば、４５
フレームを転送できる。換言すれば、この装置は、１フ
レームを転送するのに、約２２ｍsec を必要とする。
フレームを、１秒間に１．５Ｍbps（メガビット）の能
力で転送できる装置の場合、１．５Ｍbps は１８７．５
ｋ bpsに相当し、４０９６Byteのフレームならば、４５
フレームを転送できる。換言すれば、この装置は、１フ
レームを転送するのに、約２２ｍsec を必要とする。
【００３１】これに対して、本発明方式の場合、同じ装
置が１フレームを転送するために必要なステップ数を８
０％に削減できたとすると、１フレームを転送するため
に必要な時間は、約１７ｍsec となる。１フレームを１
７ｍsec で処理できれば、１秒間に５８フレームを転送
することが可能となる。これは転送能力が１秒間に１．
５Ｍbps から１．９Ｍbps に向上したことを意味する。
置が１フレームを転送するために必要なステップ数を８
０％に削減できたとすると、１フレームを転送するため
に必要な時間は、約１７ｍsec となる。１フレームを１
７ｍsec で処理できれば、１秒間に５８フレームを転送
することが可能となる。これは転送能力が１秒間に１．
５Ｍbps から１．９Ｍbps に向上したことを意味する。
【００３２】このように本発明方式の効果は、従来方式
でＳＣＷへ転送結果を書き込むためのステップ数が多い
ほど、すなわち本発明による１フレームの処理ステップ
数の削減率が大きいほど、より大きなものとなる。
でＳＣＷへ転送結果を書き込むためのステップ数が多い
ほど、すなわち本発明による１フレームの処理ステップ
数の削減率が大きいほど、より大きなものとなる。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の一実施例を示す図である。
【図３】図２の実施例におけるデータ転送処理を示す図
である。
である。
【図４】本発明の他の実施例を示す図である。
【図５】プロセッサの主記憶上の制御情報を示す図であ
る。
る。
【図６】サブチャネルコマンドワードの内容を示す図で
ある。
ある。
【図７】従来方式におけるデータ転送処理を示す図であ
る。
る。
１ プロセッサ ２ 通信制御装置 ３ チャネル ４ 主記憶
Claims (2)
- 【請求項１】 プロセッサ（１）と通信制御装置（２）
とがチャネル（３）を経由してデータ転送を行なうシス
テムにおいて、プロセッサ（１）がその主記憶（４）上
の制御情報にデータ転送指示のための情報とデータ転送
が正常に終了したときに通知されるべき固定パターンと
を書き込んで通信制御装置（２）に対してデータ転送指
示を与え、通信制御装置（２）は指示されたデータ転送
が正常に行なわれなかったときのみ、前記主記憶（４）
上の固定パターンを転送結果情報で書き替えることによ
ってプロセッサ（１）に対して報告することを特徴とす
るチャネル転送完了情報制御方式。 - 【請求項２】 前記固定パターンがプロセッサ（１）の
主記憶（４）上のサブチャネルコマンドワードの一部に
書き込まれることを特徴とする請求項１に記載のチャネ
ル転送完了情報制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3205146A JPH05327823A (ja) | 1991-08-15 | 1991-08-15 | チャネル転送完了情報制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3205146A JPH05327823A (ja) | 1991-08-15 | 1991-08-15 | チャネル転送完了情報制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327823A true JPH05327823A (ja) | 1993-12-10 |
Family
ID=16502186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3205146A Withdrawn JPH05327823A (ja) | 1991-08-15 | 1991-08-15 | チャネル転送完了情報制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327823A (ja) |
-
1991
- 1991-08-15 JP JP3205146A patent/JPH05327823A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6108722A (en) | Direct memory access apparatus for transferring a block of data having discontinous addresses using an address calculating circuit | |
| JPH04346151A (ja) | データ処理装置及びファクシミリ装置 | |
| JPS5864528A (ja) | 複数マイクロプロセツサのデ−タ転送方式 | |
| JP3243672B2 (ja) | 医用画像処理システム | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| JP2000259523A (ja) | データ転送装置、ｌａｎ通信システム及びデータ転送方法 | |
| JP3202769B2 (ja) | バーストリード処理装置 | |
| JPH06244902A (ja) | 通信制御装置 | |
| JPS6298444A (ja) | デ−タ通信方式 | |
| JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JP2504062B2 (ja) | プログラマブル・コントロ−ラの汎用バス接続用仲介装置 | |
| JPS5921051B2 (ja) | 通信制御装置 | |
| JPS6057453A (ja) | デ−タ処理方式 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JP2797653B2 (ja) | 画像データ処理装置 | |
| JP2989879B2 (ja) | 回線制御装置 | |
| JPS58202643A (ja) | 通信バスル−ト制御方式 | |
| JPS6326905B2 (ja) | ||
| JPH05250332A (ja) | 電子機器 | |
| JPH1168815A (ja) | ホスト・ルータ間接続方法、ホストコンピュータ、ルータ及び記録媒体 | |
| JPH01304567A (ja) | プロセッサ間通信制御方式 | |
| JPH0243655A (ja) | データ転送装置 | |
| JPH05204829A (ja) | データ転送装置 | |
| JPH0630081B2 (ja) | 通信制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |