JPH01304567A - プロセッサ間通信制御方式 - Google Patents

プロセッサ間通信制御方式

Info

Publication number
JPH01304567A
JPH01304567A JP13593988A JP13593988A JPH01304567A JP H01304567 A JPH01304567 A JP H01304567A JP 13593988 A JP13593988 A JP 13593988A JP 13593988 A JP13593988 A JP 13593988A JP H01304567 A JPH01304567 A JP H01304567A
Authority
JP
Japan
Prior art keywords
communication
processor
processors
request
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13593988A
Other languages
English (en)
Inventor
Motokiyo Ikeno
池野 元清
Akihiko Nakamura
昭彦 中村
Takaharu Kobayashi
隆治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
NEC Computertechno Ltd
Original Assignee
NEC Corp
NEC Solution Innovators Ltd
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Solution Innovators Ltd, NEC Computertechno Ltd filed Critical NEC Corp
Priority to JP13593988A priority Critical patent/JPH01304567A/ja
Publication of JPH01304567A publication Critical patent/JPH01304567A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮丘光ヱ 本発明はプロセッサ間通信制御方式に関し、特に複数の
プロセッサ間でのデータの授受をシステム制御装置を介
して制御するプロセッサ間通信制御方式に関する。
良未肱韮 従来、複数のプロセッサが接続されるシステム制御装置
においては、複数のプロセッサに対するプロセッサ間通
信リクエスト(以下通信リクエストとする)を受付けた
ときに、この通信リクエストと同時に通信元プロセッサ
から送られてくる通信コマンドを参照し、その通信コマ
ンドによって指定されているプロセッサ(以下通信先プ
ロセ・ソサとする)全てに通信リクエストと通信コマン
ドとが送出されている。
この通信リフニス1〜を受付けた通信先プロセッサでは
、実行中のジョブを中断して送られてきた通信コマンド
を受取り、その通信リクエストの処理を行うように構成
されている。
このような従来のプロセッサ間通信制御方式では、受信
可能なプロセッサのうち特定のプロセッサだけに通信リ
クエストを送出することができないために、通信先プロ
セッサの状態に関係なく、通信元プロセッサか通信コマ
ンドで指定した全ての通信先プロセッサに通信リクエス
トか送出されるようになっているので、余分な通信リク
エストを送出してプロセッサのオーバヘッドを増加させ
、システム全体の性能を低下させるという欠点がある。
発明の目的 本発明は1記のような従来のものの欠点を除去すべくな
されたもので、受信可能なプロセッサのうち特定のプロ
セッサたけにプロセッサ間通信リクエストを送出するこ
とかでき、不要なプロセッサ間通信リクエストの送出を
抑えてシステム全体の性能を向上させることができるプ
ロセッサ間通信制御方式の提供を目的とする。
発明の構成 本発明によるプロセッサ間通信制御方式は、複数のプロ
セッサ間でのデータの授受を制御するプロセ/す間通信
制御方式であって、前記複数のプロセッサ各々における
前記データの受信可能状態を表示する受信状態表示手段
と、前記受信状態表示手段において受信可能と表示され
たプロセッサのうち1つを予め定められた優先順位に応
じて選択する受信可能プロセッサ選択手段と、通信元の
11コセツサからの通信コマンドの内容に応じて、前記
通信元のプロセッサが指定する全てのプロセッサと、前
記受信可能プロセッサ選択手段により選択されたプロセ
ッサとのうち一方を選択する選択手段とを有し、前記選
択手段により選択されたプロセッサに前記通信元のプロ
セッサからのデータを送出するようにしたことを特徴と
する。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例によるシステム制御
装置1は、入力ポート制御回路10と、リクエストフラ
グ11と、通信コマンドレジスタ12と、通信マスクレ
ジスタ13と、プライオリティ判定回i¥14と、セレ
クタ15と、アンド回路16〜1つとにより構成されて
おり、このシステム制御装置1には他系のシステム制御
装置2と自系のプロセッサ3〜6とが接続されている。
入力ポート制御回路10は他系のシステム制御装置2か
らのプロセッサ間通信リクエスト信号(以下通信リフニ
ス1〜とする) 200または自系のプロセッサ3〜6
からの通信リフニス1〜信号201〜204を受付ける
と、リクエストフラグ11に通信リクエスト通知信号1
00を出力し、またこれら通信リクエスト信号200〜
204の競合を制御して有効なりクエス1〜を選択する
すなわち、人力ボート制御回路10は通信リクエストか
競合しない場合には、その通信リフニス1〜が送出され
てきた通信元から通信リクエストと同時に送られてきた
通信コマンドを選択し、通信リクエストが競合する場合
にはそれら通信元の中の1つから通信リクエストと同時
に送られてきた通信コマンドを選択して通信コマンド信
号101として通信コマンドレジスタ12に送出する。
リクエストフラグ11は入力ポート制御回路10からの
通信リクエスト通知信号100によりリクエストを保持
し、通信コマンドレジスタ12は入カポ−1へ制御回路
10からの通信コマンド信号101により通信元の他系
のシステム制御装置2または自系のプロセッサ3〜6か
らの通信コマンドを保持する。
通信マスクレジスタ13は自系のプロセッサ3〜6に夫
々対応するビットからなる11ビツトのレジスタで、ソ
フトウェアによりセットおよびリセットを行うことがで
き、プロセッサ3〜6が通信リクエストの受信可能状態
のときに対応するピントに“1パか設定され、プロセッ
サ3〜6が通信リクエストの受信不能状態のときに対応
するピン1〜に“0′°か設定される。たとえば、プロ
セッサ3〜6においてユーザジョブか実行されている場
合などには0′°か設定される。
プライオリティ判定回路14は通信マスクレジスタ13
からの通信マスク信号108によって示される自系のプ
ロセッサ3〜6の受信可能状態に応じて特定の通信先プ
ロセッサを判定する。
セレクタ15は通信コマンドレジスタ12からのセレク
ト信号104〜106を入力し、このセレクト信号10
4〜106により通信コマンドレジスタ12からの通信
コマンド通信先プロセッサ指定信号(以下通信先措定信
号とする)107と、通信マスクレジスタ13からの通
信マスク信号108と、プライオリティ判定回路14か
らのプライオリティ判定回路出力信号109とのうち一
つを選択して通信先プロセッサを選択する。
アンド回路16〜1つは夫々リクエストフラグ11から
の通信リクエスト通知信号102とセレクタ15からの
プロセッサ指定信号110〜113とを入力し、これら
の信号の論理積演算を行う。
第2図は第1図のプライオリティ判定回路14における
入力と出力との関係を示す図である2図においては、通
信マスクレジスタ13がらの通信マスク信号108がプ
ライオリティ判定回路4で左側のビットからスキャンさ
れ、最初に“1′°がセy)−されているビン1〜のみ
1″にされて出力されることを示している。
すなわち、通信マスク信号108が“1 x x x 
”[×は1″または°″0“のどちらでもよい]であれ
ばプライオリティ判定回路出力信号109は” t o
 o o ”となり、通信マスク信号108か°“01
 x x ”であれは°プライオリティ判定回路出力信
号109は“0100 ”となり、通信マスク信号10
8が“001×”であればプライオリティ判定回路出力
信号109は’0010”となり、通信マスク信号10
8が°’ OOO1”であればプライオリティ判定回路
出力信号109は“0001”となる。
したがって、プライオリティ判定回路14ではプロセッ
サ3〉プロセッサ4〉プロセッサ5〉プロセッサ6の順
番に優先順位が設定されており、この優先順位にしたが
って通信マスクレジスタ13からの通信マスク信号10
8が判定される。
第3図は第1図のセレクタ15におけるセレクト信号と
出力との関係を示す図である。図においては、通信コマ
ンドレジスタ12からのセレクト信号104が“1.”
のときには通信コマンドレジスタ12からの通信先指定
信号107が、セレクト信号105が“1″のときには
通信マスクレジスタ13からの通信マスク信号108か
、セレクト信号106が“1パのときにはプライオリテ
ィ判定回路14からのプライオリティ判定回路出力信号
109が夫々セレクタ15でj巽択されることを示して
いる。
すなわち、セレクタ15では通信コマンドレジスタ12
からのセレクト信号104が“1パのときに通信元から
の通信コマンドにより指定される自系のプロセッサ3〜
6か選択され、セレノ1〜信号105が1′″のときに
自系のプロセッサ3〜6のうち通信リクエストを受信可
能なプロセッサか選択され、セレクト信号106がパ1
“のときに通信リクエストを受信可能なプロセッサのう
ちから1つが選択されることになる。
次に、本発明の一実施例において、たとえば白系のプロ
セッサ3から白系のプロセッサ4〜6への通信リクエス
トが発生した場合の動作について第1図〜第3図を用い
て説明する。
システム制御装置1の入力ボート制御回路1゜ではプロ
セッサ3からの通信リフニスI〜を受付けると、リフニ
スl−フラグ11に通信リクエスト信号100を出力す
る。
また、このとき通信リクエストが競合していないとする
と、プロセッサ3がら通信リクエストと同時に送られて
きた通信コマンドが通信コマンド信号101として通信
コマンドレジスタ12に送出される。
リクエストフラグ11には入力ボート制御回路10から
の通信リクエスト通知信号1ooにより“1′°がセッ
トされる。リフニス1〜フラク11に” 1 ”がセッ
トされると、リクエストフラグ11からの通信リフニス
l−通知信号102として°“1′。
がアンド回路16〜19夫々に出力される。
通信コマンドレジスタ12では入力ボート制御回路10
からの通信コマンド信号101により10セ・ソサ3か
らの通信コマンドを保持し、この通信コマンドを通信コ
マンド信号103として各プロセッサ3〜6に送出する
また、このときプロセッサ3がらの通信コマンドの内容
により、セレクタ15でプライオリティ判定回路出力信
号109が選択されるように指示されているとすると、
通信コマンドレジスタ12がらはセレクト信号104 
、105として“o″が出力され、セレクト信号106
として′1′′が出方される。さらに、プロセッサ3に
よってプロセッサ4〜6か指定されているので、通信先
指定信号107に“’0111°′が出力される。
ここで、プロセyす3は通信リクエストをシステム制御
装置1に送出しており、またプロセッサ5がユーザジョ
ブ実行中であったとすると、通信マスクレジスタ13に
は’0101’″がセットされている。したがって、プ
ライオリティ判定回路14は通信マスクレジスタ13か
らの通信マスク信号108によりプロセッサ4を通信先
プロセッサとして判定し、プライオリティ判定回路出力
信号109として“0100 ”が出力される。
セレクタ15て゛は通信コマンドレジスタ12からのセ
レクト信号106が”1′°なので、プライオリティ判
定回路14からのプライオリティ判定回路出力信号10
9が選択され、アンド回fML6,18.19へのプロ
セッサ指定信号110 、112 、113として0′
″が出力され、アンド回路17へのプロセッサ指定信号
111として“1“か出力される。
アンド凹R16,18,19ではリクエストフラグ11
からの通信リクエスト通知信号102とセレクタ15か
らのプロセッサ指定信号110 、112 。
113との論理積演算を夫々行い、その結果プロセ/す
3.5.6へのプロセッサ通信リクエスト送出信号11
4 、116 、117として夫々“0′′が出力され
る。
また、アンド回路17ではリクエストフラグ11からの
通信リクエスト通知信号102とセレクタ15からのプ
ロセッサ指定信号111との論理積演算を行い、10セ
ツザ4へのプロセッサ通信リクエスト送出信号115と
して“1′°が出力される。
これにより、プロセッサ4ではアンド回路17からのプ
ロセッサ通信リクエスト送出信号115を受付けると、
通信コマンドレジスタ12がらの通信コマンド信号10
3によりプロセッサ3からの通信コマンドを受取り、プ
ロセッサ3からの通信リクエストの処理を行う。
上述のように処理動作することにより、プロセッサ3〜
6ではソフトウェアにより通信マスクレジスタ13に°
′0′″または“1″を設定することで、プロセッサ3
〜6夫々における通信リクエストの受信を制御すること
かできる。
また、通信元の他系のシステム制御装置2または自系の
プロセッサ3〜6では通信リクエストと同時に送出する
通信コマンドにセレクタ15に対する指示情報を設定す
ることにより、通信コマンドで指定するプロセッサ3〜
6に対して無条件に通信リクエストを送出するか、ある
いは通信マスクレジスタ13により示される受信可能状
態に応じてプライオリティ判定回路14で選択されたプ
ロセッサ3〜6のうちの1つに通信リクエストを送出す
るかを選択してプロセッサ3〜6に通信リクエストの処
理を行わせることができる。
このように、通信マスクレジスタ13に表示された複数
のプロセッサ各々における通信リフニスI−の受信可能
状態において受信可能と表示された10セyす3〜6の
うち1つを予め定められた優先順位に応じてプライオリ
ティ判定回路14で選択し、このプライオリティ判定回
路14で選択されたプロセッサ3〜6を通信元からの通
信コマンドの内容に応じてセレクタ15で選択してこの
選択されたプロセッサ3〜6に通信元からの通信リクエ
ストを送出するようにすることによって、受信可能なプ
ロセッサ3〜6のうち特定のプロセッサだけに通信リク
エストを送出することができ、余分な通信リクエストの
送出を抑えてシステム全体の性能を向上させることがで
きる。
尚、通信元からの通信コマンドに、セレクタ15で通信
マスクレジスタ13がらの通信マスク信号108を選択
させるような指示情報を設定することにより、受信可能
なプロセフす3・〜6全てに通信リクエストを送出させ
て処理を行わせることもできる。
発明の詳細 な説明したように本発明によれば、複数のプロセッサ各
々におけるデータの受信可能状態を表示させ、これら受
信可能と表示されたプロセッサの中から1つを予め定め
られた優先順位に応じて選択し、その選択されたプロセ
ッサに通信元のプロセッサからのデータを送出するよう
にすることによって、受信可能なプロセッサのうち特定
のプロセッサだけに送出することかでき、余分なプロセ
ッサ間通信リクエストの送出を抑えてシステム全体の性
能を向上させることができるという効果かある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図のプライオリティ判定回路における入力と
出力との関係を示す図、第3図は第1図のセレクタにお
けるセレクト信号と出力との関係を示す図である。 主要部分の符号の説明 1.2・・・・・・システム制御装置 3〜6・・・・・・プロセッサ 10・・・・・・人力ボート制御回路 11・・・・・・リクエストフラグ 12・・・・・・通信コマンドレジスタ13・・・・・
・通信マスクレジスタ 14・・・・・・プライオリティ判定回路15・・・・
・・セレクタ 16〜1つ・・・・・・アンド回路

Claims (1)

    【特許請求の範囲】
  1. (1)複数のプロセッサ間でのデータの授受を制御する
    プロセッサ間通信制御方式であつて、前記複数のプロセ
    ッサ各々における前記データの受信可能状態を表示する
    受信状態表示手段と、前記受信状態表示手段において受
    信可能と表示されたプロセッサのうち1つを予め定めら
    れた優先順位に応じて選択する受信可能プロセッサ選択
    手段と、通信元のプロセッサからの通信コマンドの内容
    に応じて、前記通信元のプロセッサが指定する全てのプ
    ロセッサと、前記受信可能プロセッサ選択手段により選
    択されたプロセッサとのうち一方を選択する選択手段と
    を有し、前記選択手段により選択されたプロセッサに前
    記通信元のプロセッサからのデータを送出するようにし
    たことを特徴とするプロセッサ間通信制御方式。
JP13593988A 1988-06-02 1988-06-02 プロセッサ間通信制御方式 Pending JPH01304567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13593988A JPH01304567A (ja) 1988-06-02 1988-06-02 プロセッサ間通信制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13593988A JPH01304567A (ja) 1988-06-02 1988-06-02 プロセッサ間通信制御方式

Publications (1)

Publication Number Publication Date
JPH01304567A true JPH01304567A (ja) 1989-12-08

Family

ID=15163376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13593988A Pending JPH01304567A (ja) 1988-06-02 1988-06-02 プロセッサ間通信制御方式

Country Status (1)

Country Link
JP (1) JPH01304567A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156102A (ja) * 2014-02-20 2015-08-27 富士通株式会社 情報処理システムおよび情報処理システムの制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63135938A (ja) * 1986-11-27 1988-06-08 Fuji Photo Film Co Ltd ハロゲン化銀カラ−写真感光材料の処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63135938A (ja) * 1986-11-27 1988-06-08 Fuji Photo Film Co Ltd ハロゲン化銀カラ−写真感光材料の処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156102A (ja) * 2014-02-20 2015-08-27 富士通株式会社 情報処理システムおよび情報処理システムの制御方法

Similar Documents

Publication Publication Date Title
US4734853A (en) Terminal control system
JPH04346151A (ja) データ処理装置及びファクシミリ装置
JPH01304567A (ja) プロセッサ間通信制御方式
JPH05210603A (ja) 通信システムにおける応用プログラムと通信プログラムとの間のデータ転送を向上させる装置及び方法
US4737906A (en) Multiple virtual control unit
US5797040A (en) Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover
JP2697588B2 (ja) 通信タスク管理方式
JP2002175265A (ja) 直接メモリ・アクセス・コントローラを有するディジタル信号プロセッサにおける複数の構成素子間での信号群交換装置および方法
JPH06282515A (ja) データ処理装置
JPH01304566A (ja) プロセッサ間通信制御方式
JPH02211564A (ja) 割込み回線アドレス通知方式
JP2002169699A (ja) 複数の仮想計算機を用いた通信システム
JP2001265610A (ja) デバイス制御方法
JPH06309179A (ja) 割り込み制御装置
JPH0193236A (ja) 通信システム
JPH05120215A (ja) 入出力制御装置
JPS62181553A (ja) 回線制御方式
JPH10326196A (ja) プロセス間通信装置
JPH05175996A (ja) 分散型回線選択方法
JPH06187169A (ja) マルチタスク実行装置
JPH06250910A (ja) メッセージキュー着信管理方式
JPH1049429A (ja) 情報処理装置
JPH0312767A (ja) 入出力制御方式
JPS61195446A (ja) 端末制御装置
JPH103463A (ja) プロセッサ間通信方法