JPH0532923B2 - - Google Patents
Info
- Publication number
- JPH0532923B2 JPH0532923B2 JP3701289A JP3701289A JPH0532923B2 JP H0532923 B2 JPH0532923 B2 JP H0532923B2 JP 3701289 A JP3701289 A JP 3701289A JP 3701289 A JP3701289 A JP 3701289A JP H0532923 B2 JPH0532923 B2 JP H0532923B2
- Authority
- JP
- Japan
- Prior art keywords
- sine wave
- signal
- half cycle
- digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、クロツク信号に基づいて正弦波のデ
ジタルデータを出力するようにしたデジタル式正
弦波発生装置に関する。
ジタルデータを出力するようにしたデジタル式正
弦波発生装置に関する。
「従来の技術」
従来のデジタル式正弦波発生装置としては、発
振器とROMとＤ／Ａ変換器とを備えて成るもの
が一般的である。このときROMには市販のもの
が用いられ、その電源電圧は5Vである。
振器とROMとＤ／Ａ変換器とを備えて成るもの
が一般的である。このときROMには市販のもの
が用いられ、その電源電圧は5Vである。
また一般に、ROMを使用しないで正弦波を合
成した場合、分解能が悪いため、ひずみ率の低い
正弦波を得ることが困難とされていた。
成した場合、分解能が悪いため、ひずみ率の低い
正弦波を得ることが困難とされていた。
「発明が解決しようとする課題」
しかしながら、このような従来のデジタル式正
弦波発生装置では、ROMの電源電圧と、発振器
のオペアンプやＤ／Ａ変換器のＣ−MOSの電源
電圧とが異なる場合には、ROMとオペアンプ等
との間にインターフエイスを介在させる必要があ
り、構成が複雑になつてコストが嵩み、また、オ
ペアンプ等の電源電圧をROMの電源電圧と同じ
5Vにすると、ノイズマージンが小さくなり、誤
動作が生じたりして所望の正弦波を発生させる際
の支障になるという問題点があつた。
弦波発生装置では、ROMの電源電圧と、発振器
のオペアンプやＤ／Ａ変換器のＣ−MOSの電源
電圧とが異なる場合には、ROMとオペアンプ等
との間にインターフエイスを介在させる必要があ
り、構成が複雑になつてコストが嵩み、また、オ
ペアンプ等の電源電圧をROMの電源電圧と同じ
5Vにすると、ノイズマージンが小さくなり、誤
動作が生じたりして所望の正弦波を発生させる際
の支障になるという問題点があつた。
本発明は、このような従来の問題点に着目して
なされたもので、構成が簡単でコストが嵩まず
に、所望の正弦波を確実に得ることができるデジ
タル式正弦波発生装置を提供することを目的とし
ている。
なされたもので、構成が簡単でコストが嵩まず
に、所望の正弦波を確実に得ることができるデジ
タル式正弦波発生装置を提供することを目的とし
ている。
「課題を解決するための手段」
かかる目的を達成するための本発明の要旨とす
るところは、 １ 発振器からのクロツク信号に基づき、周波数
が異なる二種以上のパルスを発生し、正弦波の
半サイクルを各種のパルスに対応した複数の区
間に区分けし、かつ、前記半サイクルを加算区
域と減算区域とに二分割し、前記加算区域で前
記各区間で発生するパルスの数を加算するため
の信号となる加算信号を発生するとともに、前
記減算区域で前記パルスの数を減算するための
信号となる減算信号が発生するデジタル回路
と、 前記加算信号と減算信号とに基づいて前記パ
ルスの数を加減することにより、前記半サイク
ルの波形に相当するデジタルデータ群を出力す
るアツプダウンカウンタと、 前記デジタルデータ群をアナログ値に変換す
るＤ／Ａ変換器とを備えたことを特徴とするデ
ジタル式正弦波発生装置。
るところは、 １ 発振器からのクロツク信号に基づき、周波数
が異なる二種以上のパルスを発生し、正弦波の
半サイクルを各種のパルスに対応した複数の区
間に区分けし、かつ、前記半サイクルを加算区
域と減算区域とに二分割し、前記加算区域で前
記各区間で発生するパルスの数を加算するため
の信号となる加算信号を発生するとともに、前
記減算区域で前記パルスの数を減算するための
信号となる減算信号が発生するデジタル回路
と、 前記加算信号と減算信号とに基づいて前記パ
ルスの数を加減することにより、前記半サイク
ルの波形に相当するデジタルデータ群を出力す
るアツプダウンカウンタと、 前記デジタルデータ群をアナログ値に変換す
るＤ／Ａ変換器とを備えたことを特徴とするデ
ジタル式正弦波発生装置。
２ 前記アナログ値の符号を反対にすることによ
り前記正弦波の半サイクルとは逆の半サイクル
のアナログ値としたことを特徴とする１項記載
のデジタル式正弦波発生装置。
り前記正弦波の半サイクルとは逆の半サイクル
のアナログ値としたことを特徴とする１項記載
のデジタル式正弦波発生装置。
３ 前記正弦波の半サイクルのアナログ値と、該
半サイクルとは逆の半サイクルのアナログ値と
により、正弦波の一サイクルを構成したことを
特徴とする２項記載のデジタル式正弦波発生装
置に存する。
半サイクルとは逆の半サイクルのアナログ値と
により、正弦波の一サイクルを構成したことを
特徴とする２項記載のデジタル式正弦波発生装
置に存する。
「作用」
デジタル回路は、半サイクルを区分けした各区
間に応じて、周波数が異なる各種のパルスを発生
し、半サイクルを二分割した加算区域で加算信号
を発生するとともに、減算区域で減算信号を発生
する。
間に応じて、周波数が異なる各種のパルスを発生
し、半サイクルを二分割した加算区域で加算信号
を発生するとともに、減算区域で減算信号を発生
する。
アツプダウンカウンタは、加算信号が発生して
いる間は、パルスを加算していき、逐次加算した
値がその時点でのデジタルデータとなる。減算信
号が発生すると、加算した値から発生パルス数分
を逐次減算していき、逐次減算した値がその時点
でのデジタルデータとなる。
いる間は、パルスを加算していき、逐次加算した
値がその時点でのデジタルデータとなる。減算信
号が発生すると、加算した値から発生パルス数分
を逐次減算していき、逐次減算した値がその時点
でのデジタルデータとなる。
各時点でのデジタルデータが、正弦波の半サイ
クルの波形に相当するデジタルデータ群となるも
のである。
クルの波形に相当するデジタルデータ群となるも
のである。
「実施例」
以下、図面に基づき本発明の一実施例を説明す
る。
る。
第１図から第３図は本発明の一実施例を示して
いる。
いる。
第２図に示すように、正弦波を疑似正弦波とす
る。疑似正弦波は、正の半サイクルにおいて、５
つの区間を有し、０からπ／４の区間が３／πの
傾きを持ち、π／４から5π／12の区間は３／2π
の傾きを持ち、5π／12から7π／12の区間は１、
7π／12から3π／４の区間は、−３／2πの傾きを持
ち、3π／４からπの区間は−３／πの傾きを持
つように設定されている。
る。疑似正弦波は、正の半サイクルにおいて、５
つの区間を有し、０からπ／４の区間が３／πの
傾きを持ち、π／４から5π／12の区間は３／2π
の傾きを持ち、5π／12から7π／12の区間は１、
7π／12から3π／４の区間は、−３／2πの傾きを持
ち、3π／４からπの区間は−３／πの傾きを持
つように設定されている。
また、正域の半サイクルは加算区域と減算出区
域とに分割され、加算区域が０からπ／２の区間
になつており、減算出区域がπ／２からπの区域
になつている。
域とに分割され、加算区域が０からπ／２の区間
になつており、減算出区域がπ／２からπの区域
になつている。
負の半サイクルは正の半サイクルの極性を逆に
して構成される。
して構成される。
第２図および第３図は、デジタル式正弦波発生
装置の回路図およびそのタイミングチヤートをそ
れぞれ示している。
装置の回路図およびそのタイミングチヤートをそ
れぞれ示している。
デジタル式正弦波発生装置は、発振器１０がデ
ジタル回路２０を介してアツプダウンカウンタ３
０に接続されている。また、アツプダウンカウン
タ３０には正弦波を出力するＤ／Ａ変換器４０が
接続されている。
ジタル回路２０を介してアツプダウンカウンタ３
０に接続されている。また、アツプダウンカウン
タ３０には正弦波を出力するＤ／Ａ変換器４０が
接続されている。
正弦波出力周波数をf0とすれば、発振器１０の
周波数はf0×12×22×2n（ｎ≧１）に選定される。
周波数はf0×12×22×2n（ｎ≧１）に選定される。
発振器１０の出力端ａがデジタル回路２０の２
進カウンタ２１の入力端に接続されている。２進
カウンタ２１の一つの出力端ｄが12進リングカウ
ンタ２２に接続され、他の二つの出力端ｂ，ｃが
NAND回路２３，２４の入力端にそれぞれ接続
されている。
進カウンタ２１の入力端に接続されている。２進
カウンタ２１の一つの出力端ｄが12進リングカウ
ンタ２２に接続され、他の二つの出力端ｂ，ｃが
NAND回路２３，２４の入力端にそれぞれ接続
されている。
12進リングカウンタ２２は六つの出力端ｅ〜ｊ
を有しており、各出力端ｅ〜ｊは２進カウンタ２
１からの連続六つの分のパルスに対しONで、次
の連続六つ分のパルスに対しOFFで、各出力端
ｅ〜ｊは順番にON、OFFの区間がパルス一つ分
ずれるように成つている。
を有しており、各出力端ｅ〜ｊは２進カウンタ２
１からの連続六つの分のパルスに対しONで、次
の連続六つ分のパルスに対しOFFで、各出力端
ｅ〜ｊは順番にON、OFFの区間がパルス一つ分
ずれるように成つている。
出力端ｅ，ｉがNOR回路２５にそれぞれ入力
されている。NOR回路２５の出力端ｋと出力端
ｇとがNOR回路２６にそれぞれ入力されている。
されている。NOR回路２５の出力端ｋと出力端
ｇとがNOR回路２６にそれぞれ入力されている。
出力端ｇがNAND回路２３に入力され、NOR
回路２６の出力端ｌがNAND回路２４に入力さ
れている。NAND回路２３の出力端ｍがNOT回
路を介してOR回路２７に接続され、NAND回路
２４の出力端ｎがNOT回路を介してOR回路２７
に接続されている。
回路２６の出力端ｌがNAND回路２４に入力さ
れている。NAND回路２３の出力端ｍがNOT回
路を介してOR回路２７に接続され、NAND回路
２４の出力端ｎがNOT回路を介してOR回路２７
に接続されている。
OR回路２７の出力端ｏがアツプダウンカウン
タ３０に接続されている。すなわち、出力端ｍ，
ｎが共にONのとき以外OR回路２７の出力端ｏ
がONになつてアツプダウンカウンタ３０に出力
するようになつている。
タ３０に接続されている。すなわち、出力端ｍ，
ｎが共にONのとき以外OR回路２７の出力端ｏ
がONになつてアツプダウンカウンタ３０に出力
するようになつている。
アツプダウンカウンタ３０がＤ／Ａ変換器４０
に接続されている。12進リングカウンタ２２の出
力端ｊがアツプダウンカウンタ３０に接続される
とともに、フリツプフロツプ５０に接続されてい
る。フリツプフロツプ５０の出力端ｐがＤ／Ａ変
換器４０に接続されている。
に接続されている。12進リングカウンタ２２の出
力端ｊがアツプダウンカウンタ３０に接続される
とともに、フリツプフロツプ５０に接続されてい
る。フリツプフロツプ５０の出力端ｐがＤ／Ａ変
換器４０に接続されている。
次に作用を説明する。
発振器１０の出力端ａの出力は２進カウンタ２
１により分周され各出力端ｂ，ｃ，ｄの出力とな
る。出力端ｂの出力は出力端ｃの出力の二倍周波
数で、出力端ｄの出力は各出力端ｂ，ｃの出力に
対し2m（ｍ＞３）の周波数で十分に低い周波数と
なる。
１により分周され各出力端ｂ，ｃ，ｄの出力とな
る。出力端ｂの出力は出力端ｃの出力の二倍周波
数で、出力端ｄの出力は各出力端ｂ，ｃの出力に
対し2m（ｍ＞３）の周波数で十分に低い周波数と
なる。
12進リングカウンタ２２では出力端ｄの信号が
12分周され、12進リングカウンタ２２の各出力端
ｅ〜ｊのπ／12毎の出力となる。
12分周され、12進リングカウンタ２２の各出力端
ｅ〜ｊのπ／12毎の出力となる。
NOR回路２５では、出力端ｅ，ｉの出力が共
にOFFの場合のみ出力端ｋの出力がONとなり、
NOR回路２６では、出力端ｋ，ｇの出力が共に
OFFに場合のみ出力端ｌの出力がONとなる。
にOFFの場合のみ出力端ｋの出力がONとなり、
NOR回路２６では、出力端ｋ，ｇの出力が共に
OFFに場合のみ出力端ｌの出力がONとなる。
NAND回路２４では、出力端ｌと２進カウン
タ２１の出力端ｃとの出力が共にON以外の場合
出力端ｎがONとなり、NAND回路２３では、出
力端ｇと２進カウンタ２１の出力端ｂとの出力が
共にON以外の場合出力端ｍがONとなる。
タ２１の出力端ｃとの出力が共にON以外の場合
出力端ｎがONとなり、NAND回路２３では、出
力端ｇと２進カウンタ２１の出力端ｂとの出力が
共にON以外の場合出力端ｍがONとなる。
AND回路２７では、出力端ｍ，ｎの各出力を
出力端ｏの出力として信号を合成し、アツプダウ
ンカウンタ３０にクロツクとして入力する。
出力端ｏの出力として信号を合成し、アツプダウ
ンカウンタ３０にクロツクとして入力する。
このときアツプダウンカウンタ３０には、12進
リングカウンタ２２の出力端ｊからの加算信号と
減算信号とがそれぞれ入力され、加算信号が入力
されている場合には、出力端ｏの出力信号を加算
し、π／２の時点で加算信号から減算信号へ切換
わり、加算した値から出力端ｏの出力信号を減算
する。
リングカウンタ２２の出力端ｊからの加算信号と
減算信号とがそれぞれ入力され、加算信号が入力
されている場合には、出力端ｏの出力信号を加算
し、π／２の時点で加算信号から減算信号へ切換
わり、加算した値から出力端ｏの出力信号を減算
する。
すなわち、加減した値が逐次正弦波のデジタル
データとなる。
データとなる。
同時にフリツプフロツプ５０では、12進リング
カウンタ２２の出力端ｊの出力信号が分周され、
その出力端ｐの出力が＋、−の符号変換信号とな
つてＤ／Ａ変換器４０に入力される。Ｄ／Ａ変換
器４０ではデジタルデータがアナログに変換され
正弦波ｑが出力される。
カウンタ２２の出力端ｊの出力信号が分周され、
その出力端ｐの出力が＋、−の符号変換信号とな
つてＤ／Ａ変換器４０に入力される。Ｄ／Ａ変換
器４０ではデジタルデータがアナログに変換され
正弦波ｑが出力される。
例えば、第３図に示す出力端p′の出力を使用す
れば、Ｄ／Ａ変換器４０から単相全整流波形q′が
出力される。
れば、Ｄ／Ａ変換器４０から単相全整流波形q′が
出力される。
アツプダウンカウンタ２２においては、正弦波
の半サイクルに相当するデジタルデータ群として
の入力周波数は、０からπ／４の区間が2f、π／
４から5π／12の区間がｆ、5π／12から7π／12の
区間が０、7π／12から3π／４の区間がｆ、3π／
４からπの区間が2fとなつている。
の半サイクルに相当するデジタルデータ群として
の入力周波数は、０からπ／４の区間が2f、π／
４から5π／12の区間がｆ、5π／12から7π／12の
区間が０、7π／12から3π／４の区間がｆ、3π／
４からπの区間が2fとなつている。
Ｄ／Ａ変換器４０からは疑似正弦波が出力され
るが、この疑似正弦波をフーリエ級数展開し、ｔ
の関数ｙ(t)とすると、 ｙ(t)＝∞ 〓n=1 ｛（sin nπ／４＋sin5nπ／12）6cosnωt／n2π2｝ ｎ＝１、３、５… と表わすことができる。また、各ｎ次高調波の振
幅値ｂ(n)は、 ｂ(n)＝（sin nπ／４＋sin5nπ／12）６／n2π2 で表わすことができる。
るが、この疑似正弦波をフーリエ級数展開し、ｔ
の関数ｙ(t)とすると、 ｙ(t)＝∞ 〓n=1 ｛（sin nπ／４＋sin5nπ／12）6cosnωt／n2π2｝ ｎ＝１、３、５… と表わすことができる。また、各ｎ次高調波の振
幅値ｂ(n)は、 ｂ(n)＝（sin nπ／４＋sin5nπ／12）６／n2π2 で表わすことができる。
このときのひずみ率Ｄは、
Ｄ＝｛b(3) 2＋b(5) 2＋b(7) 2＋…｝1/2／b(1)
で求めることができる。上式より求めたひずみ率
はＤ＝1.6（％）となる。このひずみ率は十分疑似
正弦波として使用することが可能なものである。
はＤ＝1.6（％）となる。このひずみ率は十分疑似
正弦波として使用することが可能なものである。
前記実施例においては、正弦波を疑似正弦波と
し、０〜πまでを五つの区間に分けたがさらに細
かく分けてもよい。
し、０〜πまでを五つの区間に分けたがさらに細
かく分けてもよい。
前記実施例に係るデジタル式正弦波発生装置に
よれば、正弦波PWM制御に応用する場合、正弦
波のピーク部（5π／12から7π／12）が平坦なた
め、正弦波−三角波比較PWM制御に発生するピ
ーク部の極細パルス部の誤差が発生せず、PWM
制御誤差が小さくなるという実用上の利点があ
る。
よれば、正弦波PWM制御に応用する場合、正弦
波のピーク部（5π／12から7π／12）が平坦なた
め、正弦波−三角波比較PWM制御に発生するピ
ーク部の極細パルス部の誤差が発生せず、PWM
制御誤差が小さくなるという実用上の利点があ
る。
「発明の効果」
本発明に係るデジタル式正弦波発生装置によれ
ば、デジタル回路をアツプダウンカウンタを介し
てＤ／Ａ変換器に接続したので、デジタル回路に
Ｃ−MOS等のデジタルICが使用可能となり、デ
ジタル回路にＤ／Ａ変換器等と同じ5V以上の電
源電圧を共通して使用することができ、インター
フエースが不要となつて構成が簡単になり、コス
トを低減することができ、また、ノイズマージン
が大きくとれ、所望の正弦波を確実に得ることが
できる。
ば、デジタル回路をアツプダウンカウンタを介し
てＤ／Ａ変換器に接続したので、デジタル回路に
Ｃ−MOS等のデジタルICが使用可能となり、デ
ジタル回路にＤ／Ａ変換器等と同じ5V以上の電
源電圧を共通して使用することができ、インター
フエースが不要となつて構成が簡単になり、コス
トを低減することができ、また、ノイズマージン
が大きくとれ、所望の正弦波を確実に得ることが
できる。
第１図から第３図は本発明の一実施例を示して
おり、第１図は正弦波発生装置の回路図、第２図
は疑似正弦波の説明図、第３図は正弦波発生装置
のタイミングチヤートである。 １０……発振器、２０……デジタル回路、３０
……アツプダウンカウンタ、４０……Ｄ／Ａ変換
器、５０……フリツプフロツプ。
おり、第１図は正弦波発生装置の回路図、第２図
は疑似正弦波の説明図、第３図は正弦波発生装置
のタイミングチヤートである。 １０……発振器、２０……デジタル回路、３０
……アツプダウンカウンタ、４０……Ｄ／Ａ変換
器、５０……フリツプフロツプ。
Claims (1)
- 【特許請求の範囲】 １ 発振器からのクロツク信号に基づき、周波数
が異なる二種以上のパルスを発生し、正弦波の半
サイクルを各種のパルスに対応した複数の区間に
区分けし、かつ、前記半サイクルを加算区域と減
算区域とに二分割し、前記加算区域で前記各区間
で発生するパルスの数を加算するための信号とな
る加算信号を発生するとともに、前記減算区域で
前記パルスの数を減算するための信号となる減算
信号が発生するデジタル回路と、 前記加算信号と減算信号とに基づいて前記パル
スの数を加減することにより、前記半サイクルの
波形に相当するデジタルデータ群を出力するアツ
プダウンカウンタと、 前記デジタルデータ群をアナログ値に変換する
Ｄ／Ａ変換器とを備えたことを特徴とするデジタ
ル式正弦波発生装置。 ２ 前記アナログ値の符号を反対にすることによ
り前記正弦波の半サイクルとは逆の半サイクルの
アナログ値としたことを特徴とする請求項１記載
のデジタル式正弦波発生装置。 ３ 前記正弦波の半サイクルのアナログ値と、該
半サイクルとは逆の半サイクルのアナログ値とに
より、正弦波の一サイクルを構成したことを特徴
とする請求項２記載のデジタル式正弦波発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3701289A JPH02215207A (ja) | 1989-02-16 | 1989-02-16 | デジタル式正弦波発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3701289A JPH02215207A (ja) | 1989-02-16 | 1989-02-16 | デジタル式正弦波発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02215207A JPH02215207A (ja) | 1990-08-28 |
| JPH0532923B2 true JPH0532923B2 (ja) | 1993-05-18 |
Family
ID=12485766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3701289A Granted JPH02215207A (ja) | 1989-02-16 | 1989-02-16 | デジタル式正弦波発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02215207A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4541785B2 (ja) * | 2003-09-01 | 2010-09-08 | キヤノン株式会社 | 振動型アクチュエータ駆動制御装置および振動型アクチュエータ駆動制御方法 |
-
1989
- 1989-02-16 JP JP3701289A patent/JPH02215207A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02215207A (ja) | 1990-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368439A (en) | Frequency shift keying system | |
| ES379971A1 (es) | Perfeccionamientos en la construccion de dispositivos para la generacion de una tension continua proporcional al numerode revoluciones. | |
| GB1322596A (en) | Frequency polyphase power supply | |
| JPH0532923B2 (ja) | ||
| EP0099738A2 (en) | Function generators | |
| JP3927478B2 (ja) | Ｄ／ａコンバータ | |
| JPH05191238A (ja) | Ｐｗｍ回路 | |
| JPS5932993B2 (ja) | 多相インバ−タの電圧制御装置 | |
| JPS5831418A (ja) | デイジタル移相回路 | |
| JPH01152815A (ja) | 周波数逓倍回路 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JPS6324339B2 (ja) | ||
| JPH0376311A (ja) | パルス幅変調回路 | |
| SU1181146A1 (ru) | Способ преобразовани угла поворота вала в код и устройство дл его осуществлени | |
| SU732952A1 (ru) | Преобразователь угла поворота вала в код | |
| SU1587638A1 (ru) | Кодирующее устройство | |
| SU769733A1 (ru) | Преобразователь фазоимпульсного кода в напр жение | |
| SU1388992A1 (ru) | Дельта-модул тор | |
| SU134305A1 (ru) | Преобразователь цифрового кода в синусоидальное напр жение дл след щих систем | |
| GB1114429A (en) | Apparatus for producing monophase and polyphase alternating currents from direct current | |
| RU1780090C (ru) | Умножающий широтно-импульсный модул тор | |
| SU630627A1 (ru) | Преобразователь двоичных дес тиразр дных чисел в двоично-дес тичные | |
| SU1145352A1 (ru) | Функциональный генератор | |
| SU1659888A1 (ru) | Демодул тор | |
| SU734577A1 (ru) | Преобразователь напр жени или тока в относительную разность длительностей импульсов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |