JPH02215207A - デジタル式正弦波発生装置 - Google Patents
デジタル式正弦波発生装置Info
- Publication number
- JPH02215207A JPH02215207A JP3701289A JP3701289A JPH02215207A JP H02215207 A JPH02215207 A JP H02215207A JP 3701289 A JP3701289 A JP 3701289A JP 3701289 A JP3701289 A JP 3701289A JP H02215207 A JPH02215207 A JP H02215207A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output terminal
- signal
- sine wave
- half cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、クロック信号に基づいて正弦波のデジタルデ
ータを出力するようにしたデジタル式正弦波発生装置に
関する。
ータを出力するようにしたデジタル式正弦波発生装置に
関する。
「従来の技術」
従来のデジタル式正弦波発生装置としては、発掘器とＲ
ＯＭとＤ／Ａ変換器とを備えて成るものが一般的である
。このときＲＯＭには市販のものが用いられ、その電源
電圧は５ｖである。
ＯＭとＤ／Ａ変換器とを備えて成るものが一般的である
。このときＲＯＭには市販のものが用いられ、その電源
電圧は５ｖである。
また一般に、ＲＯＭを使用しないで正弦波を合成した場
合、分解能が悪いため、ひずみ率の低い正弦波を得るこ
とが困難とされていた。
合、分解能が悪いため、ひずみ率の低い正弦波を得るこ
とが困難とされていた。
「発明が解決しようとする課題」
しかしながら、このような従来のデジタル式正弦波発生
装置では、ＲＯＭの電源電圧と、発掘器のオペアンプや
Ｄ／Ａ変換器のＣ−ＭＯＳの電源電圧とが異なる場合に
は、ＲＯＭとオペアンプ等との間にインターフェイスを
介在させる必要があり、構成が複雑になってコストが嵩
み、また、オペアンプ等の電源電圧をＲＯＭの電源電圧
と同じ５ｖにすると、ノイズマージンが小さくなり、誤
動作か生じたりして所望の正弦波を発生させる際の支障
になるという問題点があった。
装置では、ＲＯＭの電源電圧と、発掘器のオペアンプや
Ｄ／Ａ変換器のＣ−ＭＯＳの電源電圧とが異なる場合に
は、ＲＯＭとオペアンプ等との間にインターフェイスを
介在させる必要があり、構成が複雑になってコストが嵩
み、また、オペアンプ等の電源電圧をＲＯＭの電源電圧
と同じ５ｖにすると、ノイズマージンが小さくなり、誤
動作か生じたりして所望の正弦波を発生させる際の支障
になるという問題点があった。
本発明は、このような従来の問題点に着目してなされた
もので、構成が簡単でコストが嵩まずに、所望の正弦波
を確実に得ることができるデジタル式正弦波発生装置を
提供することを目的としている。
もので、構成が簡単でコストが嵩まずに、所望の正弦波
を確実に得ることができるデジタル式正弦波発生装置を
提供することを目的としている。
「課題を解決するための手段」
かかる目的を達成するための本発明の要旨とするところ
は、 発掘器からのクロック信号に基づき、正弦波の半サイク
ルの間に予め定められたタイミングでパルスを発生可能
な、かつ、前記半サイクルの間の予定時刻を境にして加
算信号と減算信号とをそれぞれ発生可能なデジタル回路
と、 前記加算信号と減算信号とに基づいて前記パルスを加減
することにより、前記半サイクルの波形に相当するデジ
タルデータ群を出力するアップダウンカウンタとを備え
たことを特徴とするデジタル式正弦波発生装置に存する
。
は、 発掘器からのクロック信号に基づき、正弦波の半サイク
ルの間に予め定められたタイミングでパルスを発生可能
な、かつ、前記半サイクルの間の予定時刻を境にして加
算信号と減算信号とをそれぞれ発生可能なデジタル回路
と、 前記加算信号と減算信号とに基づいて前記パルスを加減
することにより、前記半サイクルの波形に相当するデジ
タルデータ群を出力するアップダウンカウンタとを備え
たことを特徴とするデジタル式正弦波発生装置に存する
。
「作用」
デジタル回路は、正弦波の半サイクルの間に予定のタイ
ミングでパルスを発生するとともに、半サイクルの間の
予定時刻を境にして加算信号と減算とを発生する。
ミングでパルスを発生するとともに、半サイクルの間の
予定時刻を境にして加算信号と減算とを発生する。
アップダウンカウンタは、加算信号が発生している間は
、パルスを加算していき、逐次加算した値がその時点で
のデジタルデータとなる。減算信号が発生すると、加算
した値から発生パルス数分を逐次減算していき、逐次減
算した値がその時点でのデジタルデータとなる。
、パルスを加算していき、逐次加算した値がその時点で
のデジタルデータとなる。減算信号が発生すると、加算
した値から発生パルス数分を逐次減算していき、逐次減
算した値がその時点でのデジタルデータとなる。
各時点でのデジタルデータが、正弦波の半サイクルの波
形に相当するデジタルデータ群となるものである。
形に相当するデジタルデータ群となるものである。
「実施例」
以下１図面に基づき本発明の一実施例を説明する。
第１図から第３図は本発明の一実施例を示している。
第２図に示すように、正弦波を疑似正弦波とする。疑似
正弦波は、正の半サイクルにおいて。
正弦波は、正の半サイクルにおいて。
０からπ１４の区間が３／πの傾きを持ち、π／４から
５π／１２の区間は３／２πの傾きを持ち、 ５π／】
２から ７π／１２の区間は１．７π／１２から３π１
４の区間は一３／２πの傾きを持ち、 ３π／４からπ
の区間は一３１πの傾きを持つように設定されている。
５π／１２の区間は３／２πの傾きを持ち、 ５π／】
２から ７π／１２の区間は１．７π／１２から３π１
４の区間は一３／２πの傾きを持ち、 ３π／４からπ
の区間は一３１πの傾きを持つように設定されている。
負の半サイクルは正の半サイクルの極性を逆にして構成
される。
される。
第２図および第３図は、デジタル式正弦波発生装置の回
路図およびそのタイミングチャートをそれでれ示してい
る。
路図およびそのタイミングチャートをそれでれ示してい
る。
デジタル式正弦波発生装置は、発掘器ｌＯがデジタル回
路２０を介してアップダウンカウンタ３０に接続されて
いる。また、アップダウンカウンタ３０には正弦波を出
力するＤ／Ａ変換器４０が接続されている。
路２０を介してアップダウンカウンタ３０に接続されて
いる。また、アップダウンカウンタ３０には正弦波を出
力するＤ／Ａ変換器４０が接続されている。
正弦波出力周波数をｆｏとすれば、発掘器１０の周波数
はｒｏｘ ｉｚｘ ２”ｘ ２″（ｎ≧１）に選定され
る。
はｒｏｘ ｉｚｘ ２”ｘ ２″（ｎ≧１）に選定され
る。
発掘器ｌＯの出力端ａがデジタル回路２０の２進カウン
タ２１の入力端に接続されている。
タ２１の入力端に接続されている。
２進カウンタ２１の一つの出力端ｄが１２進リングカウ
ンタ２２に接続され、他の二つの出力端す、ｃがＮＡＮ
Ｄ回路２３．２４の入力端にそれぞり接続されている。
ンタ２２に接続され、他の二つの出力端す、ｃがＮＡＮ
Ｄ回路２３．２４の入力端にそれぞり接続されている。
１２進リングカウンタ２２は六つの出力端ｅ〜ｊを有し
ており、各出力端ｅ〜ｊは２進カウンタ２１からの連続
穴つ分のパルスに対しＯＮで、次の連続穴つ分のパルス
に対しＯＦＦで、各出力端９〜ｊは順番にＯＮ、ＯＦＦ
の区間がパルス−つ分ずれるように成ワている。
ており、各出力端ｅ〜ｊは２進カウンタ２１からの連続
穴つ分のパルスに対しＯＮで、次の連続穴つ分のパルス
に対しＯＦＦで、各出力端９〜ｊは順番にＯＮ、ＯＦＦ
の区間がパルス−つ分ずれるように成ワている。
出力端ｅ、ｉがＮＯＲ回路２５にそれぞれ入力されてい
る。ＮＯＲ回路２５の出力端にと出力端ｇとがＮＯＲ回
路２６にそれぞれ入力されている。
る。ＮＯＲ回路２５の出力端にと出力端ｇとがＮＯＲ回
路２６にそれぞれ入力されている。
出力端ｇがＮＡＮＤ回路２３に入力され。
ＮＯＲ回路２６の出力端旦がＮＡＮＤ回路２４に入力さ
れている。ＮＡＮＤ回路２３の出力端ｍがＮ０７回路を
介してＯＲ回路２７に接続され、ＮＡＮＤ回路２４の出
力端ｎがＮ０７回路を介してＯＲ回路２７に接続されて
いる。
れている。ＮＡＮＤ回路２３の出力端ｍがＮ０７回路を
介してＯＲ回路２７に接続され、ＮＡＮＤ回路２４の出
力端ｎがＮ０７回路を介してＯＲ回路２７に接続されて
いる。
ＯＲ回路２７の出力端０がアップダウンカウンタ３０に
接続されている。すなわち、出力端ｍ。
接続されている。すなわち、出力端ｍ。
ｎが共にＯＮのとき以外ＯＲ回路２７の出力端〇がＯＮ
になってアップダウンカウンタ３０に出力するようにな
ワている。
になってアップダウンカウンタ３０に出力するようにな
ワている。
アップダウンカウンタ３０がＤ／Ａ変換器４０に接続さ
れている。１２進リングカウンタ２２の出力端ｊがアッ
プダウンカウンタ３０に接続されるとともに、フリップ
フロップ５０に接続されている。フリップフロップ５０
の出力端ｐがＤ／Ａ変換器４０に接続されている。
れている。１２進リングカウンタ２２の出力端ｊがアッ
プダウンカウンタ３０に接続されるとともに、フリップ
フロップ５０に接続されている。フリップフロップ５０
の出力端ｐがＤ／Ａ変換器４０に接続されている。
次に作用を説明する。
発掘器ｌＯの出力端ａの出力は２進カウンタ２１により
分周され各出力端す、ｃ、ｄの出力となる。出力端すの
出力は出力端Ｃの出力の二倍周波数で、出力端ｄの出力
は各出力端す、ｃの出力に対し２′″（ｍ＞ ３）の周
波数で十分に低い周波数となる。
分周され各出力端す、ｃ、ｄの出力となる。出力端すの
出力は出力端Ｃの出力の二倍周波数で、出力端ｄの出力
は各出力端す、ｃの出力に対し２′″（ｍ＞ ３）の周
波数で十分に低い周波数となる。
１２進リングカウンタ２２では出力端ｄの信号が１２分
周され、１２進リングカウンタ２２の各出力端ｅ −ｊ
のπ／１２毎の出力となる。
周され、１２進リングカウンタ２２の各出力端ｅ −ｊ
のπ／１２毎の出力となる。
ＮＯＲ回路２５では、出力端ｅ、ｉの出力が共にＯＦＦ
の場合のみ出力端にの出力がＯＮとなり、ＮＯＲ回路２
６では、出力端に、ｇの出力が共にＯＦＦの場合のみ出
力端又の出力かＯＮとなる。
の場合のみ出力端にの出力がＯＮとなり、ＮＯＲ回路２
６では、出力端に、ｇの出力が共にＯＦＦの場合のみ出
力端又の出力かＯＮとなる。
ＮＡＮＤ回路２４では、出力端交と２進カウンタ２１の
出力端Ｃとの出力が共にＯＮ以外の場合出力端ｎがＯＮ
となり、ＮＡＮＤ回路２３では、出力端ｇと２進カウン
タ２１の出力端すとの出力が共にＯＮ以外の場合出力端
ｍがＯＮとなる。
出力端Ｃとの出力が共にＯＮ以外の場合出力端ｎがＯＮ
となり、ＮＡＮＤ回路２３では、出力端ｇと２進カウン
タ２１の出力端すとの出力が共にＯＮ以外の場合出力端
ｍがＯＮとなる。
ＡＮＤ回路２７では、出力端ｍ、ｎの各出力を出力端０
の出力として信号を合成し、アップダウンカウンタ３０
にクロックとして入力する。
の出力として信号を合成し、アップダウンカウンタ３０
にクロックとして入力する。
このときアップダウンカウンタ３０には、１２進リング
カウンタ２２の出力端ｊの出力が加算信号および減算信
号としての入力され、加算信号が入力されている場合に
は、出力端０の出力信号を加算し、π１２の時点で加算
信号から減算信号へ切換わり、加算した値から出力端０
の出力信号を減算する。
カウンタ２２の出力端ｊの出力が加算信号および減算信
号としての入力され、加算信号が入力されている場合に
は、出力端０の出力信号を加算し、π１２の時点で加算
信号から減算信号へ切換わり、加算した値から出力端０
の出力信号を減算する。
すなわち、加減した値が逐次正弦波のデジタルデータと
なる。
なる。
同時にフリップフロップ５０では、１２進リングカウン
タ２２の出力端ｊの出力信号が分周され、その出力端ｐ
の出力が＋、−の符合変換信号となってＤ／Ａ変換器４
０に入力される。 Ｄ／Ａ変換器４０ではデジタルデ
ータがアナログ値に変換され正弦波ｑが出力される。
タ２２の出力端ｊの出力信号が分周され、その出力端ｐ
の出力が＋、−の符合変換信号となってＤ／Ａ変換器４
０に入力される。 Ｄ／Ａ変換器４０ではデジタルデ
ータがアナログ値に変換され正弦波ｑが出力される。
例えば、第３図に示す出力端ｐ′の出力を使用すれば、
Ｄ／Ａ変換器４０から単相全整流波形ｑが出力される
。
Ｄ／Ａ変換器４０から単相全整流波形ｑが出力される
。
アップダウンカウタ２２においては、正弦波の半サイク
ルに相当するデジタルデータ群としての入力周波数は、
０からπハの区間が２ｆ、π１４から５πハ２の区間が
ｆ、５π／１２から ７π／１２の区間が０．７πハ２
から ３π／４の区間がｆ、３πハからπの区間が２ｆ
となっている。
ルに相当するデジタルデータ群としての入力周波数は、
０からπハの区間が２ｆ、π１４から５πハ２の区間が
ｆ、５π／１２から ７π／１２の区間が０．７πハ２
から ３π／４の区間がｆ、３πハからπの区間が２ｆ
となっている。
Ｄ／Ａ変換器４０からは疑似正弦波が出力されるが、こ
の疑似正弦波をフーリエ級数展開し、ｔの関数ｙ（ｔ）
とすると、 ｙ（ｔ）−Σ（（ｓｉｎ ｎπ／４＋５ｉｎＳｎπ／１
２） ６ｃｏｓｎωＬｎ＝１ ／ｎ”π” ） ｎ−１，３，５− と表わすことができる。また、各ｎ次高調波の振幅値ｂ
（ｎ）は。
の疑似正弦波をフーリエ級数展開し、ｔの関数ｙ（ｔ）
とすると、 ｙ（ｔ）−Σ（（ｓｉｎ ｎπ／４＋５ｉｎＳｎπ／１
２） ６ｃｏｓｎωＬｎ＝１ ／ｎ”π” ） ｎ−１，３，５− と表わすことができる。また、各ｎ次高調波の振幅値ｂ
（ｎ）は。
ｂ（ｎ）ｓ＋ （ｓｉｎ ｎｆｃ／４＋、５ｉｎ５ｎｆ
Ｃ／１２）６／ｎ”ｗ ”で表わすことができる。
Ｃ／１２）６／ｎ”ｗ ”で表わすことができる。
このときのひずみ率りは、
Ｄ”（ｂ＋３げ◆ｂ（Ｓ）”◆ｂ （？） ”◆ ＋＋
＋ ）ｌ／１ ／ｂ（、）で求めることができる。上式
より求めたひずみ率はＤ−１，６（％）となる、このひ
ずみ率は十分疑似正弦波として使用することが可能なも
のである。
＋ ）ｌ／１ ／ｂ（、）で求めることができる。上式
より求めたひずみ率はＤ−１，６（％）となる、このひ
ずみ率は十分疑似正弦波として使用することが可能なも
のである。
前記実施例においては、正弦波を疑似正弦波とし、Ｏ〜
πまてを五つの区間に分けたがさらに細かく分けてもよ
い。
πまてを五つの区間に分けたがさらに細かく分けてもよ
い。
前記実施例に係るデジタル式正弦波発生装置によれば、
正弦波ＰＷＭ制御に応用する場合、正弦波のピーク部（
５π／１２から ７π／１２）が平坦なため、正弦波−
三角波比較ＰＷＭ制御時に発生するピーク部の極細パル
ス部の誤差が発生せず、Ｐ Ｗ Ｍ １ＩＩｉｌ誤差が
小さくなるという実用上の利点がある。
正弦波ＰＷＭ制御に応用する場合、正弦波のピーク部（
５π／１２から ７π／１２）が平坦なため、正弦波−
三角波比較ＰＷＭ制御時に発生するピーク部の極細パル
ス部の誤差が発生せず、Ｐ Ｗ Ｍ １ＩＩｉｌ誤差が
小さくなるという実用上の利点がある。
「発明の効果」
本発明に係るデジタル式正弦波発生装置によれば、デジ
タル回路をアップダウンカウンタを介してＤ／Ａ変換器
に接続したので、デジタル回路にＣ−ＭＯＳ等のデジタ
ルＩＣが使用可能となり。
タル回路をアップダウンカウンタを介してＤ／Ａ変換器
に接続したので、デジタル回路にＣ−ＭＯＳ等のデジタ
ルＩＣが使用可能となり。
デジタル回路にＤ／Ａ変換器等と同じ５ｖ以上の電源電
圧を共通して使用することができ、インターフェースが
不要となって構成が簡単になり、コストを低減すること
ができ、また、ノイズマージンが大きくとれ、所望の正
弦波を確実に得ることができる。
圧を共通して使用することができ、インターフェースが
不要となって構成が簡単になり、コストを低減すること
ができ、また、ノイズマージンが大きくとれ、所望の正
弦波を確実に得ることができる。
【図面の簡単な説明】
第１図から第３図は本発明の一実施例を示しており、第
１図は正弦波発生装置の回路図、第２図は疑似正弦波の
説明図、第３図は正弦波発生装置のタイミングチャート
である。 １０・・・発掘器 ２０−・・デジタル回路 ３０・・・アップダウンカウンタ ４０・−Ｄ／Ａ変換器 Ｃ １Ｑ （ハ シ； ・Ｎ −１χ ε ζ （ｒ
１図は正弦波発生装置の回路図、第２図は疑似正弦波の
説明図、第３図は正弦波発生装置のタイミングチャート
である。 １０・・・発掘器 ２０−・・デジタル回路 ３０・・・アップダウンカウンタ ４０・−Ｄ／Ａ変換器 Ｃ １Ｑ （ハ シ； ・Ｎ −１χ ε ζ （ｒ
Claims (3)
- （１）発掘器からのクロック信号に基づき、正弦波の半
サイクルの間に予め定められたタイミングでパルスを発
生可能な、かつ、前記半サイクルの間の予定時刻を境に
して加算信号と減算信号とをそれぞれ発生可能なデジタ
ル回路と、 前記加算信号と減算信号とに基づいて前記パルスを加減
することにより、前記半サイクルの波形に相当するデジ
タルデータ群を出力するアップダウンカウンタとを備え
たことを特徴とするデジタル式正弦波発生装置。 - （２）前記デジタルデータ群をＤ／Ａ変換器によりアナ
ログ値に変換するとともに、該アナログ値の符号を反対
にすることにより前記正弦波の半サイクルとは逆の半サ
イクルのアナログ値としたことを特徴とする請求項１記
載のデジタル式正弦波発生装置。 - （３）前記正弦波の半サイクルのアナログ値と、該半サ
イクルとは逆の半サイクルのアナログ値とにより、正弦
波の一サイクルを構成したことを特徴とする請求項２記
載のデジタル式正弦波発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3701289A JPH02215207A (ja) | 1989-02-16 | 1989-02-16 | デジタル式正弦波発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3701289A JPH02215207A (ja) | 1989-02-16 | 1989-02-16 | デジタル式正弦波発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02215207A true JPH02215207A (ja) | 1990-08-28 |
| JPH0532923B2 JPH0532923B2 (ja) | 1993-05-18 |
Family
ID=12485766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3701289A Granted JPH02215207A (ja) | 1989-02-16 | 1989-02-16 | デジタル式正弦波発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02215207A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005102479A (ja) * | 2003-09-01 | 2005-04-14 | Canon Inc | 振動型アクチュエータ駆動制御装置および振動型アクチュエータ駆動制御方法 |
-
1989
- 1989-02-16 JP JP3701289A patent/JPH02215207A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005102479A (ja) * | 2003-09-01 | 2005-04-14 | Canon Inc | 振動型アクチュエータ駆動制御装置および振動型アクチュエータ駆動制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0532923B2 (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60156270A (ja) | 電力変換装置の駆動制御装置 | |
| US3514719A (en) | Electric analog angular rate deriving circuit | |
| US3649902A (en) | Dc to ac inverter for producing a sine-wave output by pulse width modulation | |
| GB1322596A (en) | Frequency polyphase power supply | |
| GB1578829A (en) | Circuit arrangement for generating a pulse-width-modulated carrier wave | |
| JPH02215207A (ja) | デジタル式正弦波発生装置 | |
| GB1190847A (en) | Electric Inverting Apparatus | |
| US3430855A (en) | Coordinate axis converter employing a function generator | |
| JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
| KR900010527A (ko) | 전력 반도체 도전 제어회로 | |
| JPS5932993B2 (ja) | 多相インバ−タの電圧制御装置 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| GB1114429A (en) | Apparatus for producing monophase and polyphase alternating currents from direct current | |
| SU942098A1 (ru) | Преобразователь угла поворота вала в код | |
| SU1341627A1 (ru) | Генератор трехфазного гармонического напр жени | |
| SU765984A1 (ru) | Демодул тор амплитудно-модулированных сигналов | |
| SU1181146A1 (ru) | Способ преобразовани угла поворота вала в код и устройство дл его осуществлени | |
| SU630718A1 (ru) | Способ формировани управл ющих импульсов | |
| SU138969A1 (ru) | Генератор сетки частот | |
| SU1356157A1 (ru) | Устройство дл управлени преобразователем напр жени с многозонной модул цией | |
| SU1075274A1 (ru) | Устройство дл преобразовани пр моугольных координат в пол рные | |
| SU765847A1 (ru) | Преобразователь угла поворота вала в код | |
| SU1378008A1 (ru) | Трехфазный генератор полигармонических сигналов | |
| SU607249A1 (ru) | Преобразователь перемещени в код | |
| SU692063A1 (ru) | Устройство дл управлени автономным инвертором |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |