JPH0532929B2

JPH0532929B2 -

Info

Publication number: JPH0532929B2
Application number: JP63279959A
Authority: JP
Inventors: Riichi Fujii; Hisayoshi Komatsu
Original assignee: Kenwood KK
Current assignee: Kenwood KK
Priority date: 1988-11-05
Filing date: 1988-11-05
Publication date: 1993-05-18
Also published as: JPH02126722A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は周波数シンセサイザの切り換え方法
に係り、とくに複数のPLL式の周波数シンセサ
イザの中の１つを択一的に切り換えて動作状態と
する周波数シンセサイザの切り換え方法に関す
る。

〔従来の技術〕

例えば多バンド受信機では、各バンド別に、受
信部とPLL式の周波数シンセサイザが設けられ
ており、或る１つのバンドを使用して受信を行う
とき、マイクロコンピユータから例えばユーザ指
定の受信周波数に応じた周波数制御データ（分周
データ）を該当するバンド側の周波数シンセサイ
ザへ出力し、周波数制御データに対応する周波数
の局部発振信号を受信部へ出力させて、使用バン
ドの同調を行わせるようになつている。

PLL式の周波数シンセサイザは、第６図に示
すように、VCO（電圧制御発振器）１０の発生す
る発振信号を分周回路１２で分周し、分周回路１
２の出力と基準信号との位相信差を位相比較器
（周波数・位相比較型）１４で検出し、この位相
比較器１４が出力する位相差検出信号をLPF１
６へ入力して積分を行い、LPF１６の出力を制
御電圧としてVCO１０へ入力するようになつて
いる。

VCO１０とLPF１６の電源電圧は＋15V、分
周回路１２と位相比較器１４の電源電圧は＋5V
である。

分周回路１２は、プリスケーラ１８とプログラ
マブルデバイダ２０から構成されており、マイク
ロコンピユータにより或る受信周波数に係る分周
データがプログラマブルデバイダ２０にセツトさ
れると、VCO１０の発振信号がプリスケーラ１
８で一定の分周比に分周され、更に、プログラマ
ブルデバイダ２０で分周データ分だけが分周され
る。

位相比較器１４は、分周回路１２から入力され
る分周信号と基準信号との周波数差及び位相差を
検出して位相差検出信号を出力する（位相差検出
信号はハイインピーダンス、「Ｌ」レベル＝ほぼ
0V、「Ｈ」レベル＝ほぼ＋5Vの３つの状態の内、
１つの状態となる）。

第７図は位相比較器１４の動作を説明するタイ
ムチヤートであり、分周信号と基準信号の立ち下
がりエツジの前後関係に応じた位相差検出信号を
出力する場合を例に示す。第７図１に示す如く、
分周信号の方が基準信号よりも位相が進んでいる
とき、分周信号の立ち下がりから基準信号の立ち
下がりまでの間、位相差検出信号は「Ｈ」レベル
となり、他の期間はハイインピーダンスとなる。

逆に、分周信号の方が基準信号よりも位相が遅
れているとき、基準信号の立ち下がりから分周信
号の立ち下がりまでの間、位相差検出信号は
「Ｌ」レベルとなり、他の期間はハイインピーダ
ンスとなる。

分周信号と基準信号の位相が一致していると
き、位相差検出信号はハイインピーダンス状態の
ままとなる。

分周信号の周波数が基準信号より大きいとき
は、位相差検出信号は第７図２の如くなり、殆ど
の期間で「Ｈ」レベルとなる。

逆に、分周信号の周波数が基準信号より小さい
ときは、位相差検出信号は第７図３の如くなり、
殆どの期間で「Ｌ」となる。

位相差検出信号は、LPF１６へ出力されて積
分される。

このLPF１６は第６図に示す如くアクテイブ
型であり、トランジスタTrのコレクタ側が抵抗
Ｒ１を介して＋V_cc（＋15V）と接続され、トラン
ジスタTrのエミツタ側がアースと接続されてい
る。

位相比較器１４の出力側は抵抗Ｒ２を介してト
ランジスタTrのベースと接続されており、トラ
ンジスタTrのコレクタ側とベース側間にコンデ
ンサＣと抵抗Ｒ３からなるフイードバツク回路が
設けられている。

そしてトランジスタTrのコレクタ側から制御
電圧がVCO１０へ出力されるようになつている。

位相比較器１４が出力する位相差検出信号は
LPF１６で積分されるが、位相検出信号が「Ｌ」
レベルとなる割合が大きいときはLPF１６の出
力レベルが増大し、位相差検出信号が「Ｈ」レベ
ルとなる割合が大きいときはLPF１６の出力レ
ベルが減少する。

基準信号より分周信号の周波数が高くなり分周
信号の位相が進み始めると、LPF１６の出力レ
ベルがより減少してVCO１０の発振周波数が減
少し、分周信号の周波数が基準信号の周波数に近
づく。

逆に、基準信号より分周信号の周波数が低くな
り、分周信号の位相が遅れ始めると、LPF１６
の出力レベルが増大してVCO１０の発振周波数
が上昇し、分周信号の周波数が基準信号の周波数
に近づく。

この結果、周波数シンセサイザは、プリスケー
ラ１８の分周比をｎ、プログラマブルデバイダ２
０の分周比をｍ、基準信号の周波数をf₀とする
と、VCO１０からはf₀のｍ・ｎ倍の周波数の発
振信号が局発信号として出力されることになり、
マイクロコンピユータから出力する分周比データ
を可変してｍを変化させることで、局発信号の周
波数をnf₀を単位として変化させることができ、
或るバンド全体をカバーした電子同調が可能とな
る。

ところで、使用バンド以外の周波数シンセサイ
ザのVCOが発振していると、その発振信号が使
用バンドの周波数シンセサイザに回り込んで誤動
作を引き起こすことがある。

このため多バンド受信機では、周波数シンセサ
イザに電源オン・オフ回路２２，２４を付設し、
この電源オン・オフ回路２２，２４をマイクロコ
ンピユータで制御して、周波数シンセサイザを使
用する際は、電源オン・オフ回路２２，２４をオ
ン制御し、各回路に電源を供給して動作状態にす
る一方、周波数シンセサイザを使用しないときは
電源オン・オフ回路２２，２４をオフ制御し、各
回路に対する電源の供給を止め、VCO１０の発
振を停止させるようにしている。

〔発明が解決しようとする課題〕

しかし、上記した従来の方法では、周波数シン
セサイザに対する電源の供給が止められると、電
源オフ直前までのPLL動作によりLPF１６のコ
ンデンサＣに蓄えられていた電荷がアースへ放電
されてしまい、これがためLPF１６の出力電圧
は0Vとなる。

すると、次に電源が供給されてPLL動作を開
始する際、LPF１６のコンデンサＣは、＋V_ccから
抵抗Ｒ１、コンデンサＣ，Ｒ３，Ｒ２という時定
数の大きな経路を流れる電流により徐々に0Vか
ら立ち上がつていかなければならず、PLLが所
定の周波数にロツクするまでに長時間掛かること
になる。

例えば、チヤンネルスキヤンモードにより、チ
ヤンネルメモリに登録した複数の周波数データを
次々とスキヤンさせていきたい場合、２つのバン
ドに係る周波数データが交互にメモリされている
とき、各バンドの周波数シンセサイザは電源のオ
ン・オフを交互に繰り返さなければならず、周波
数シンセサイザに電源と周波数データを供給した
あとロツクアツプタイムが長いと、スキヤン速度
が遅くなるという問題があつた。

この発明は、かかる従来技術の問題に鑑み、複
数の周波数シンセサイザを切り換えて使用する際
に、これから使用を開始する周波数シンセサイザ
のロツクアツプタイムを短くできる周波数シンセ
サイザの切り換え方法を提供することを、その目
的とする。

〔課題を解決するための手段〕

この発明に係る周波数シンセサイザの切り換え
方法では、複数のPLL式の周波数シンセサイザ
の中の１つを択一的に切り換えて動作状態とし、
各周波数シンセサイザは、ローパスフイルタが増
幅素子の入・出力間にコンデンサを含むフイード
バツク回路を接続したアクテイブフイルタであ
り、しかも、コンデンサの放電路（充電路）の時
定数が充電路（放電路）の時定数より小さく構成
されている周波数シンセサイザの切り換え方法に
おいて、切り換え時、非動作状態とする周波数シ
ンセサイザはVCOの発振を停止させるとともに、
アクテイブフイルタのコンデンサを充電（放電）
状態とし、動作状態とする周波数シンセサイザは
VCOを発振させ、かつ、コンデンサの充電（放
電）状態を解除して通常のPLL動作を行わせる
こと、を特徴としている。

〔実施例〕

次にこの発明の１つの実施例を第１図に基づい
て説明する。

第１図はこの発明に係る144MHzと430MHz用の
多バンド受信機を示す回路図である。

第１の周波数シンセサイザ３０は、144MHz帯
用であり、VCO３２、プリスケーラ３４、プロ
グラマブルデバイダ３６、位相比較器３８、アク
テイブ型のLPF４０によつて第６図と同様に構
成されている。

プリスケーラ３４とプログラマブルデバイダ３
６で分周回路４２が構成されている。

第２の周波数シンセサイザ５０は、430MHz帯
用でありVCO５２、プリスケーラ５４、プログ
ラマブルデバイダ５６、位相比較器５８、アクテ
イブ型のLPF６０によつて第６図と同様に構成
されている。

プリスケーラ５４とプログラマブルデバイダ５
６で分周回路６２が構成されている。

分周回路４２と位相比較器３８は、例えば
M54959P（三菱製）などのPLL用のICを用いて構
成でき、分周回路６２と位相比較器５８も同様で
ある。

位相比較器３８と５８は周波数・位相比較型で
あり、第７図の如く周波数・位相比較動作を行
う。

第１の周波数シンセサイザ３０のVCO３２の
出力は、144MHz帯用の第１の受信部４４に局発
信号として出力される。

また、第２の周波数シンセサイザ５０のVCO
５２の出力は、430MHz帯用の第２の受信部６４
に局発信号として出力される。

第１の周波数シンセサイザ３０の分周回路４２
と第２の周波数シンセサイザ５０の分周回路６２
のプラス側電源入力端子とアース側電源入力端子
は、＋V_cc′（＋5V）とアースに接続されており、
周波数シンセサイザの切り換えに関わらず常時、
＋5Vの電源の供給がなされている。

また、第１の周波数シンセサイザ３０のLPF
４０と第２の周波数シンセサイザ５０のLPF６
０のプラス側電源入力端子とアース側電源入力端
子は、＋V_cc（＋15V）とアースに接続されており、
周波数シンセサイザの切り換えに関わらず常時、
＋15Vの電源の供給がなされている。

一方、第１の周波数シンセサイザ３０のVCO
３２と第２の周波数シンセサイザ５０のVCO５
２のプラス側電源入力端子は、＋V_ccと接続されて
おり、アース側電源入力端子は電源オン・オフ回
路７０と接続されている。

この電源オン・オフ回路７０は、後述するマイ
クロコンピユータ７６から入力されるバンド切り
換え信号に従い、互いに反対のスイツチ動作を行
う２つのスイツチ７２と７４を有しており、これ
らの２つのスイツチ７２と７４の一方の側がアー
スと接続されている。

そしてスイツチ７２の他方の側がVCO３２の
アース側電源入力端子と接続されており、スイツ
チ７４の他方の側がVCO５２のアース側電源入
力端子と接続されている。

バンド切り換え信号が「Ｈ」のとき、スイツチ
７２が閉じ、７４が開き、第１の周波数シンセサ
イザ３０側のVCO３２に電源が供給されて発振
状態となり、第２の周波数シンセサイザ５０の
VCO５２は電源がオフされて発振が停止する。

逆に、バンド切り換え信号が「Ｌ」のとき、ス
イツチ７２が開き、７４が閉じ、第２の周波数シ
ンセサイザ５０側のVCO５２に電源が供給され
て発振状態となり、第１の周波数シンセサイザ３
０のVCO３２は電源がオフされて発振が停止す
る。

第１、第２の周波数シンセサイザ３０，５０の
位相比較器３８，５８には、それぞれ周波数f₀の
基準信号が入力されている。

第１の受信部４４と第２の受信部６４は、
各々、局発信号の周波数に応じた周波数の電波を
受信し、音声信号の復調を行う。

第１の受信部４４と第２の受信部６４の出力側
は、切り換え回路７８を介してアンプ（図示せ
ず）と接続されており、切り換え回路７８の切り
換え動作で選択された一方の音声信号の増幅がな
され、スピーカへ出力される。

切り換え回路７８は、外部から入力するバンド
切り換え信号に従い、バンド切り換え信号が
「Ｈ」のときは第１の受信部４４から入力した音
声信号をアンプ側へ出力し、バンド切り換え信号
が「Ｌ」のときは第２の受信部６４から入力した
音声信号をアンプ側へ出力する。

第１、第２の周波数シンセサイザ３０，５０の
プログラマブルデバイダ３６，５６はマイクロコ
ンピユータ７６と接続されており、各々、144M
Hz帯と430MHz帯の周波数データが入力される。

また、電源オン・オフ回路７０と切り換え回路
７８もマイクロコンピユータ７６と接続されてお
り、バンド切り換え信号が入力される。

マイクロコンピユータ７６には操作部８０が接
続されており、ユーザがプリセツト受信操作やメ
モリスキヤンモードの設定操作等を行うと、操作
に応じた信号がマイクロコンピユータ７６へ入力
される。

マイクロコンピユータ７６は、CPU、ROM、
RAMがバス接続されて成り、ROMに格納され
た所定のプログラムに従い、ユーザの操作に応じ
たプリセツト受信制御やメモリスキヤン制御等の
各種制御動作を実行する。

マイクロコンピユータ７６のRAMには、１チ
ヤンネルから10チヤンネルまでの周波数メモリ領
域が設けられており、10チヤンネル分のチヤンネ
ルデータを格納できるようになつている。

また、RAMには、現在受信中のチヤンネルデ
ータCHも格納されている。

周波数メモリ領域に格納されている各チヤンネ
ルデータC₁乃至C₁₀は、バンドの種類を表すバン
ドデータCB₁乃至CB₁₀（０：144MHz帯、１：
430MHz帯）及び受信周波数データCF₁乃至CF₁₀
から成る。

またRAMには、第１の周波数シンセサイザ３
０の位相比較器３８の出力が「Ｌ」レベルとなる
割合が最大となるような極めて大きな分周データ
Ｒと、第２の周波数シンセサイザ５０の位相比較
器５８の出力が「Ｌ」レベルとなる割合が最大と
なるような極めて大きな分周データＳが格納され
ている。

第１の受信部４４と第２の受信部６４には、
各々、第１と第２の局検出回路４６と６６が接続
されており、中間周波信号が所定のレベル以上に
なると局検出信号をマイクロコンピユータ７６へ
出力する。

マイクロコンピユータ７６は、メモリスキヤン
制御中に局検出信号を入力すると、メモリスキヤ
ン制御を中断してプリセツト受信状態となる。

なお、第１の周波数シンセサイザ３０のプリス
ケーラ３４（第２の周波数シンセサイザ５０のプ
リスケーラ５４についても全く同様）は、一般
に、第２図に示す如く、ECL（エミツタ結合論理
回路）差動アンプから成る入力回路８４と、該入
力回路８４と接続されたデイジタル分周器８６に
よつて構成されており、入力回路８４の一方の入
力端子F_INにカツプリンググコンデンサC_INを介し
てVCO３２の発信信号が入力されるようになつ
ており、他方の入力端子F_refがコンデンサC_refを
介してアースと接続されるようになつている。

入力回路８４の内部では、バイアス回路８８に
より、入力端子F_INとF_refに同一バイアスがかけ
られている。

入力回路８４のトランジスタTr１，Tr２は高
速動作を保証するため非飽和領域でVCO３２か
ら出力された発信信号の交流的変化に応じて対象
的に動作し、コレクタ側から「Ｈ」レベルまたは
「Ｌ」レベルを出力するようになつており、トラ
ンジスタTr１とトランジスタTr２のコレクタ側
の一方または両方がデイジタル分周器８６に入力
されるようになつている。

入力回路８４から出力される１つの信号を用い
るデイジタル分周器８６の例としては、特公平２
−37136号公報記載の分周回路などがあり、入力
回路８４から出力される２つの信号を用いる例と
しては、特公昭52−35988号公報記載の分周回路、
特公昭60−36137号公報記載の分周回路などがあ
る。いずれの分周回路も、所定の分周比を得るた
め、内部的にフイードバツクが掛けられている。

ところで、VCO３２が発振動作を停止してお
り、プリスケーラ３４が電源が供給されたまま無
入力状態となつたとき、入力端子F_INと_refが同レ
ベルとなり、トランジスタTr１やTr２のコレク
タ出力は、本来の「Ｈ」レベルや「Ｌ」レベルに
確定せず、中間の不確定レベルの中で、ノズルを
拾つて「Ｈ」レベルに近づいたり、「Ｌ」レベル
に近づいたりしているいことが多く、時に、比較
的大きなノイズの混入で、「Ｈ」レベルや「Ｌ」
を取ることがあつても（非飽和領域で動作する様
に構成されているので、入力回路出力の「Ｈ」レ
ベルと「Ｌ」レベルの差がもともと小さくノイズ
に弱いため）、ノイズが持続しなければ、また、
中間のレベルに戻る。

前記した特公平２−37136号公報に記載されて
いるように、デイジタル分周器８６の入力レベル
が不確定域でふらつくことは、デイジタル分周器
８６の誤作動を引き起こし、恰もフイードバツク
系を介してリング接続されたリング発振回路の如
く動作状態を呈し、異常発振出力を出してしまう
性質がある。

このことは、プリスケーラ３４の動作上限周波
数の高いものに共通しており、500MHzが上限周
波数となつているPLLIC（三菱電気製M54959P）
に内蔵されたプリスケーラにつき実測すると、
530MHz程度の高い周波数で異常発振を引き起こ
す。

以上のことは、第２の周波数シンセサイザ５０
のプリスケーラ５４についても全く同様である。

この実施例では、プリスケーラ３４，５４の持
つかかる性質を逆に利用するようにしている。

次に、上記した実施例の動作を第３図のフロー
チヤートを参照して説明する。

なお、RAMに設けられた周波数メモリ領域の
１，３，５，７チヤンネルの各バンドデータ
CB₁，CB₃，CB₅，CB₇はいずれも０の144MHz帯
であり、他のチヤンネルデータCB₂，CB₄，CB₆，
CB₈，CB₉，CB₁₀はいずれも１の430MHz帯であ
るとする。

そして、前回電源スイツチオフ直前に10チヤン
ネルのチヤンネルデータに基づきプリセツト受信
を行つていたものとする（このときCH＝10とな
つている）。

電源スイツチがオンされるとマイクロコンピユ
ータ７６は所定の初期設定処理を行い、前回電源
オフ時の受信状態を再現する（ステツプ100）。

ここではマイクロコンピユータ７６は、CH＝
10なので、10チヤンネルに係るバンドデータ
CB_CH＝CB₁₀＝１を参照して「Ｌ」レベルのバン
ド切り換え信号を電源オン・オフ回路７０と切り
換え回路７８へ出力し、周波数メモリ領域から10
チヤンネルに係る受信周波数データCF₁₀を読み
出し、CF₁₀に基づき計算した分周データを第２
の周波数シンセサイダ５０のプログラマブルデバ
イダ５６へ出力して分周比k₁₀の設定を行う。

このとき、第１の周波数シンセサイザ３０のプ
ログラマブルデバイダ３６には分周データＲを出
力して、分周比ｒの設定を行う。

電源オン・オフ回路７０は、バンド切り換え信
号に従いVCO５２側をアースと接続し、＋15Vの
電源が供給されるようにする。

VCO５２は、電源の供給を受けて発振を開始
し、第２の周波数シンセサイザ５０がPLL動作
を行つて、プリスケーラ５４の分周比をｈとした
とき、基準信号の周波数f₀のｈ・k₁₀倍の周波数
の局発信号をVCO５２から第２の受信部６４へ
出力する。

第２の受信部６４は、VCO５２から入力した
局発信号に基づきCF₁₀に係る受信周波数に同調
し、受信局があれば音声信号の再生を行つて出力
する。

切り換え回路７８は、バンド切り換え信号に従
い第２の受信部６４から入力する音声信号を選択
してアンプへ出力するので、受信局があればスピ
ーカより相手局の声が聞こえる。

一方、電源オン・オフ回路７０はバンド切り換
え信号に従いVCO３２をアースから開放し、電
源の供給を止めさせる。

よつて、VCO３２は発振を停止した状態とな
る。

このとき、分周回路４２とLPF４０には電源
が供給されているので、無入力状態となつたプリ
スケーラ３４が前述した如く或る周波数で自己発
振し（このレベルは小さく第２の周波数シンセサ
イザ５０側には影響しない）、プログラマブルデ
バイダ３６により分周比ｒで分周されたのち、位
相比較器３８に入力される。

けれども分周比ｒが大き過ぎるため、位相比較
器３８に入力される分周信号の周波数が基準信号
に較べて低くなり過ぎ、位相比較器３８の出力す
る位相差検出信号は「Ｌ」レベルとなる割合が極
めて大きくなる（第７図３参照）。

このため、LPF４０のトランジスタTrは殆ど
オフ状態となり、コンデンサＣがほぼ＋15Vに充
電されることになる。

この状態で、10チヤンネルの受信周波数に係る
相手局がいなく、他の相手局を探すためにユーザ
がメモリスキヤンモードの設定操作を行うと、操
作部８０から入力するメモリスキヤンモードオン
信号に付勢されて、マイクロコンピユータ７６は
メモリスキヤン制御を行う（ステツプ102でYES
の判断）。

このメモリスキヤン制御では、マイクロコンピ
ユータ７６はまず、CHのインクリメントを行い
（ステツプ104）、今の場合10を越えるのでCH＝
１とする（ステツプ106でYESの判断、108）。

次に、マイクロコンピユータ７６は、CH＝１
なので、１チヤンネルに係るバンドデータCB₁＝
０を参照して「Ｈ」レベルのバンド切り換え信号
を電源オン・オフ回路７０と切り換え回路７８へ
出力し、周波数メモリ領域から１チヤンネルに係
る受信周波数データCF₁を読み出し、CF₁に基づ
き計算した分周データを第１の周波数シンセサイ
ザ３０のプログラマブルデバイダ３６へ出力して
分周比p₁の設定を行う。

このとき、第２の周波数シンセサイザ５０のプ
ログラマブルデバイダ５６には分周データＳを出
力して、分周比ｓの設定を行う（ステツプ110、
112）。

電源オン・オフ回路７０は、バンド切り換え信
号に従いVCO３２側をアースと接続し、＋15Vの
電源が供給されるようにする。

VCO３２は、電源の供給を受けて発振を開始
し、第１の周波数シンセサイザ３０がPLL動作
を開始する。

VCO３２には、予めLPF４０からほぼ＋15V
の高い制御電圧が加えられているので、初め高い
周波数で発振する。

この発振信号はプリスケーラ３４により分周比
ｑに分周され、更に、プログラマブルデバイダ３
６で分周比p₁に分周されて位相比較器３８に入力
される。

分周信号の周波数が基準信号より遥かに高いの
で初めのうち、位相比較器３８から出力される位
相差検出信号は、「Ｈ」レベルとなる割合が極め
て大きくなる（第７図２参照）。

よつてLPF４０のトランジスタTrは殆どオン
状態となり、コンデンサＣに蓄えられていた電荷
が急速に放電されるので、制御電圧が＋15Vから
急速に低下する。

この制御電圧の低下に伴つてVCO３２の発振
周波数も急速に低くなつて、分周信号の周波数が
基準信号の周波数に急速に近づいていく。

そして、分周信号の周波数がPLLの位相比較
範囲に入ると、位相比較器３８から出力される位
相差検出信号が「Ｈ」レベルとなる割合が次第に
減るとともに「Ｌ」レベルとなる割合が次第に増
え、コンデンサＣの放電が遅くなり、最終的に分
周信号の周波数が基準信号と一致したところでコ
ンデンサＣの放電が止まり、制御電圧が一定値と
なる。

このとき、VCO３２は基準信号の周波数f₀の
ｑ・p₁倍の周波数の発振信号を第１の受信部４４
へ出力する。

一方、電源オン・オフ回路７０はバンド切り換
え信号に従いVCO５２をアースから開放し、電
源の供給を止めさせる。

よつて、VCO５２は発振を停止した状態とな
る。

このとき、分周回路６２とLPF６０には電源
が供給されているので、無入力状態となつたプリ
スケーラ５４が前述した如く或る周波数で自己発
振し（このレベルは小さく第１の周波数シンセサ
イザ３０側には影響しない）、プログラマブルデ
バイダ５６により分周比ｓで分周されたのち、位
相比較器５８に入力される。

けれども分周比Ｓが大き過ぎるため、位相比較
器５８に入力される分周信号の周波数が基準信号
に較べて低くなり過ぎ、位相比較器５８の出力す
る位相差検出信号は「Ｌ」レベルとなる割合が極
めて大きくなる（第７図３参照）。

このため、LPF６０のトランジスタTrは殆ど
オフ状態となり、コンデンサＣはほぼ＋15Vに充
電された状態となる。

第１の受信部４４は、VCO３２から入力した
局発信号に基づきCF₁に係る受信周波数に同調
し、若し受信局があれば大きなレベルの中間周波
信号を第１の局検出回路４６へ出力する（このと
き音声信号が切り換え回路７８へ出力される）。

ここでは、１チヤンネルの受信周波数に係る相
手局がなく、第１の局検出回路４６は局検出信号
を出力しないものとする。

マイクロコンピユータ７６は、ステツプ112の
処理のあと、タイマをセツトし、所定のロツクア
ツプタイムτ経過するまで待つ（ステツプ114、
116）。

タイマセツト後、τ経過したときマイクロコン
ピユータ７６は、第１の局検出回路４６からの入
力をチエツクし、相手局が有るか否か判定する
（ステツプ118）。

今の場合、局が検出されないので、マイクロコ
ンピユータ７６は、ステツプ104へ戻り、再び
CHをインクリメントして２とし、２チヤンネル
のバンドデータCB₂を読み出し、これが「１」な
ので「Ｌ」レベルのバンド切り換え信号を出力す
るとともに、２チヤンネルの受信周波数データ
CF₂を読み出して対応する分周データを計算し、
結果をプログラマブルデバイダ５６へ出力し、プ
ログラマブルデバイダ３６には分周データＲを出
力する（ステツプ106、110、120）。

よつて、今度は第２の周波数シンセサイザ５０
がPLL動作を行うが、この際、前述と同様にし
て初めにコンデンサＣの急速な放電がなされて
VCO５２の発振周波数が急速に減少し、分周信
号の周波数が基準信号の周波数に急速に近づいて
いくので、速やかにロツクアツプし、最終的にプ
ログラマブルデバイダ５６での分周比をk₂とする
とf₀のｈ・k₂倍の周波数の局発信号が第２の受信
部６４へ出力される。

よつて第２の受信部６４は２チヤンネルの受信
周波数データCF₂が示す受信周波数に同調する。

一方、第１の周波数シンセサイザ３０側は、前
述と同様にしてVCO３２の発振が止まり、コン
デンサＣがほぼ＋15Vに充電された状態となる。

第２の受信部６４側が相手局をキヤツチできな
いとき、第２の局検出回路６６は局検出信号を出
力しない。

マイクロコンピユータ７６は、ステツプ120の
処理のあと、ロツクアツプタイムτだけ持つて第
２の局検出回路６６からの入力をチエツクするが
（ステツプ114〜118）、ここでは局が検出されてい
ないので、マイクロコンピユータ７６は、再びス
テツプ104へ戻りCHをインクリメントして３と
し、３チヤンネルのバンドデータCB₃を読み出
し、これが「０」なので、「Ｈ」レベルのバンド
切り換え信号を出力するとともに、３チヤンネル
の受信周波数データCF₃を読み出して対応する分
周データを計算しプログラマブルデバイダ３６へ
出力し、プログラマブルデバイダ５６には分周デ
ータＲを出力する（ステツプ106、110、112）。

よつて、今度は第１の周波数シンセサイザ３０
がPLL動作を行うが、この際、前述と同様にし
て初めにコンデンサＣの急速な放電がなされて
VCO３２の発振周波数が急速に減少し、分周信
号の周波数が基準信号の周波数に急速に近づいて
いくので、速やかにロツクアツプし、最終的にプ
ログラマブルデバイダ３６での分周比をp₃とする
とf₀のｑ・p₃倍の周波数の局発信号が第１の受信
部４４へ出力される。

よつて第１の受信部４４は３チヤンネルの受信
周波数データCF₃が示す受信周波数に同調する。

一方、第２の周波数シンセサイザ５０側は、前
述と同様にしてVCO５２の発振が止まり、コン
デンサＣがほぼ＋15Vに充電された状態となる。

若し、第１の受信部４４が３チヤンネルのチヤ
ンネルデータに係る受信周波数で相手局をキヤツ
チしたとき、音声信号を切り換え回路７８へ出力
するとともに、レベルの高い中間周波信号を第１
の局検出回路４６へ出力する。

この第１の局検出回路４６は、局検出信号をマ
イクロコンピユータ７６へ出力する。

マイクロコンピユータ７６は、ステツプ112の
処理のあと所定のロツクアツプタイムτだけ待つ
て、第１の局検出回路４６からの入力をチエツク
し、局が検出されたか否か判定する（ステツプ
114〜118）。

ここでは局が検出されているので、マイクロコ
ンピユータ７６はメモリスキヤン制御を停止し、
３チヤンネルのプリセツト受信状態とする（ステ
ツプ122）。

切り換え回路７８は第１の受信部４４側に切り
換えられているので、相手局の音声信号はアンプ
に送られて増幅され、更にスピーカへ出力されて
音響再生される。

この実施例によれば、例えば周波数シンセサイ
ザ５０は使用中でありPLL動作を行つて430MHz
帯用の局発振信号を第２の受信部６４へ出力して
いるとき、未使用中の周波数シンセサイザ３０は
VCO３２の電源だけ落として不必要な発振振動
を止めておく一方で、分周回路４２、位相比較器
３８、LPF４０には電源の供給を続け、かつ、
プログラマブルデバイダ３６に極めて分周比の大
きな分周データＳを与えて、無入力時に自己発振
しているプリスケーラ３４の発振出力を大きな分
周比で分周させたあと位相比較器３８へ入力した
ので、位相比較器３８から出力される位相差検出
信号が「Ｌ」レベルとなる割合が最大となり、
LPF４０のトランジスタTrが殆どオフ状態とな
つてコンデンサＣがほぼ＋15Vに充電された状態
となる。

よつて、その後、使用する周波数シンセサイザ
を３０側に切り換えるため、VCO３２に電源を
供給し、かつ、受信用の或る分周データをプログ
ラマブルデバイダ３６に与えてPLL動作を開始
させたとき、初めに、VCO３２の発振周波数が
極めて高くなつて分周信号の周波数が基準信号の
周波数より遥かに高い状態になるので、位相比較
器３８から出力される位相差検出信号が「Ｈ」レ
ベルとなる割合が最大となり、LPF４０のトラ
ンジスタTrが殆どオン状態となつてコンデンサ
Ｃが急速に放電されるので、VCO３２の発振周
波数が急速に減少し、分周信号の周波数が基準信
号の周波数に急速に近づいていくので、速やかに
ロツクアツプすることになる。

このため、第２図のフローチヤートのステツプ
116におけるロツクアツプタイムτを小さくでき、
高速なメモリスキヤンが可能となる。

なお、上記した実施例では、未使用側の周波数
シンセサイザのLPFのコンデンサＣを充電状態
とできるような分周データをプログラマブルデバ
イダにセツトするようにしたが、若し、LPFの
回路構成が異なり、コンデンサの放電方向の時定
数が大きく、充電方向の時定数が小さいときは、
未使用側の周波数シンセサイザのコンデンサを放
電状態とできる分周データをプログラマブルデバ
イダにセツトすればよい。

また、上記した実施例では、未使用側の周波数
シンセサイザに対し、無入力時のプリスケーラの
自己発振出力を利用し、位相比較器の出力により
コンデンサがほぼ＋15Vに充電されるような分周
データをプログラマブルデバイダにセツトするよ
うにしたが、これと異なり、分周データをセツト
するのでなく、第４図に示すように、LPFの動
作を制御する回路を附加して、未使用側のLPF
のコンデンサの充電を行うようにしてもよい。

第４図は、第１図中の周波数シンセサイザ３０
とほぼ同様に構成された周波数シンセサイザ３０
Ａを示す回路図であり、異なるところはLPF４
０ＡのトランジスタTr１のエミツタ側とアース
間に、制御用のトランジスタTr２が直列に接続
されている点である。

このトランジスタTr２のベースには抵抗Ｒ４
を介してマイクロコンピユータからバンド切り換
え信号を入力する。

他の構成部分は第１図の周波数シンセサイザ３
０と全く同様に構成されている。

この第４図の周波数シンセサイザ３０Ａにおい
て、未使用状態とするときはマイクロコンピユー
タから「Ｌ」レベルのバンド切り換え信号をトラ
ンジスタTr２のベースに加える（このときVCO
３２に対する電源の供給は停止される）。

このとき、プログラマブルデバイダ３６に対す
る分周データの変更は行わない。

するとトランジスタTr２がオフし、コンデン
サＣの放電路が絶たれるため、コンデンサＣはほ
ぼ＋15V近くまで充電される。

次に、周波数シンセサイザ３０Ａを使用状態と
するとき、マイクロコンピユータから「Ｈ」レベ
ルのバンド切り換え信号をトランジスタTr２の
ベースに加え、プログラマブルデバイダ３６の分
周比を変えるときは、新たな分周データを設定す
る（このときVCO３２に対する電源の供給がな
される。）するとトランジスタTr２がオンし、コンデン
サＣの放電路が形成される。

よつて、初めVCO３２が高い周波数で発振し
て分周信号の周波数が基準信号より遥かに高くな
り、位相比較器３８から出力される位相差検出信
号は「Ｌ」レベルとなる割合が最大となりトラン
ジスタTr１もほぼオン状態となつてコンデンサ
Ｃの急速な放電がなされ、VCO３２の発振周波
数が急速に低下していく。

これにより周波数シンセサイザ３０Ａは速やか
にロツク状態に入り、プログラマブルデバイダ３
６の分周比をｐとすると、VCO３２からf₀の
ｑ・ｐ倍の周波数の局発信号が第１の受信部へ出
力される。

この第４図の例によれば、周波数シンセサイザ
のLPFに制御用のトランジスタを附加しておき、
バンドの切り換え時に単にバンド切り換え信号を
出力するだけで、未使用側のLPFのコンデンサ
を充電状態とでき、かつ、使用を開始するときは
急速にコンデンサの放電を行わせて、速やかにロ
ツク状態に移行させることができる。

また、第５図に示すように、位相比較器３８と
LPF４０の間にスイツチ８２を設けおき、周波
数シンセサイザ３０Ｂを使用するときは「Ｈ」レ
ベルのバンド切り換え信号に従いスイツチ８２を
位相比較器３８の出力側に切り換えさせ、周波数
シンセサイザ３０Ｂを使用しないときは「Ｌ」レ
ベルのバンド切り換え信号に従いスイツチ８２を
アース側に切り換えさせてコンデンサＣの充電を
行わせるようにしてもよい。

なお、上記した各実施例では、多バンド受信機
を例に挙げて説明したが、この発明は何らこれに
限定されず、多バンド送信機や多バンド送受信機
に適用してもよい。

〔発明の効果〕

この発明によれば、周波数シンセサイザの切り
換え時、非動作状態とする周波数シンセサイザは
VCOの発振を停止させるとともに、アクテイブ
フイルタのコンデンサを充電（放電）状態とし、
動作状態とする周波数シンセサイザはVCOを発
振させ、かつ、コンデンサの充電（放電）状態を
解除して通常のPLL動作を行わせることにより、
動作状態にしたあとロツクアツプするまでに要す
る時間を短縮することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る多バンド受
信機の回路図、第２図は第１図中のプリスケーラ
の具体的構成図、第３図は第１図中のマイクロコ
ンピユータの動作を示すフローチヤート、第４図
はこの発明の他の実施例に係る一部省略した回路
図、第５図はこの発明の更に他の実施例に係る一
部省略した回路図、第６図は従来の多バンド受信
機の周波数シンセサイザ部分を示す回路図、第７
図は位相比較器の動作を示すタイムチヤートであ
る。主な符号の説明、３０，３０Ａ，３０Ｂ，５
０：周波数シンセサイザ、３２，５２：VCO、
３４，５４：プリスケーラ、３６，５６：プログ
ラマバブルデバイダ、３８，５８：位相比較器、
４０，４０Ａ，６０：LPF、７０：電源オン・
オフ回路、７６：マイクロコンピユータ。

Claims

【特許請求の範囲】１複数のPLL式の周波数のシンセサイザの中
の１つを択一的に切り換えて動作状態とし、各周
波数シンセサイザは、ローパスフイルタが増幅素
子の入・出力間にコンデンサを含むフイードバツ
ク回路を接続したアクテイブフイルタであり、し
かも、コンデンサの放電路（充電路）の特定数が
充電路（放電路）の時定数より小さく構成されて
いる周波数シンセサイザの切り換え方法におい
て、切り換え時、非動作状態とする周波数シンセサ
イザはVCOの発振を停止させるとともに、アク
テイブフイルタのコンデンサを充電（放電）状態
とし、動作状態とする周波数シンセサイザはVCOを
発振させ、かつ、コンデンサの充電（放電）状態
を解除して通常のPLL動作を行わせること、を特徴とする周波数シンセサイザの切り換え方
法。