JPH0645983A - コードレスホン回路 - Google Patents
コードレスホン回路Info
- Publication number
- JPH0645983A JPH0645983A JP4218641A JP21864192A JPH0645983A JP H0645983 A JPH0645983 A JP H0645983A JP 4218641 A JP4218641 A JP 4218641A JP 21864192 A JP21864192 A JP 21864192A JP H0645983 A JPH0645983 A JP H0645983A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- prescaler
- signal
- level
- reception operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 57
- 239000013078 crystal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 241000167880 Hirundinidae Species 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 間歇受信動作により受信動作を停止している
間の消費電力をさらに削減し、電池駆動のコードレスホ
ンの待機可能時間を延長することができるコードレスホ
ン回路を提供することを目的としている。 【構成】 ＰＬＬ回路における分周位相比較回路３のプ
リスケラ制御信号出力端子ＰＣＲとプリスケラ回路２と
の間をＡＮＤ回路７によるゲート回路を介して接続し
た。
間の消費電力をさらに削減し、電池駆動のコードレスホ
ンの待機可能時間を延長することができるコードレスホ
ン回路を提供することを目的としている。 【構成】 ＰＬＬ回路における分周位相比較回路３のプ
リスケラ制御信号出力端子ＰＣＲとプリスケラ回路２と
の間をＡＮＤ回路７によるゲート回路を介して接続し
た。
Description
【産業上の利用分野】本発明は、パルススワロ［pulse
swallow ］方式のＰＬＬ［Phase Locked Loop ］回路を
用いた受信回路を備え、かつ、待機時にこの受信回路を
間歇動作させるコードレスホン回路に関する。
swallow ］方式のＰＬＬ［Phase Locked Loop ］回路を
用いた受信回路を備え、かつ、待機時にこの受信回路を
間歇動作させるコードレスホン回路に関する。
【従来の技術】ＰＬＬ回路は、ＶＣＯ回路（電圧制御発
振器）の発振信号をプログラマブル分周器で分周すると
共に、この分周した信号を基準発振信号と位相比較し、
その結果を再びＶＣＯ回路にフィードバックすることに
より、基準発振周波数に基づいて段階的に任意な発振周
波数を得ることができる回路である。ただし、このＰＬ
Ｌ回路をコードレスホンの局部発振回路として用いる場
合、ＶＣＯ回路の発振周波数が高いため、これに追従す
る高速で高価なプログラマブル分周器を使用するのは現
実的ではない。また、このＶＣＯ回路の発振周波数を分
周比が固定された高速のプリスケラ回路で一旦適当な周
波数まで下げてからプログラマブル分周器に入力する固
定分周方式を使用すればこの問題は回避できる。しか
し、この固定分周方式には、プログラマブル分周器の分
周比の設定を１ステップだけ変更するとプリスケラ回路
の分周比分だけトータルの分周比が変化するため、基準
発振周波数をこのプリスケラ回路の分周比の分だけ低い
周波数にしなければならず、これによって位相比較の周
期が長くなり、ＶＣＯ回路の発振周波数のゆらぎによる
ノイズがコードレスホンの音声周波数帯域まで低下する
という欠点がある。そこで、コードレスホンの局部発振
回路には、従来からパルススワロ方式のＰＬＬ回路が採
用されていた。コードレスホンの受信回路の局部発振回
路に用いた上記パルススワロ方式の従来のＰＬＬ回路を
図４に示す。このＰＬＬ回路は、ＶＣＯ回路１の発振信
号がプリスケラ回路２を介して分周位相比較回路３に入
力されるようになっている。プリスケラ回路２は、ＶＣ
Ｏ回路１の発振信号を分周して分周位相比較回路３の発
振信号入力端子ＰＩＲに送る分周回路であり、これによ
ってＶＣＯ回路１の発振周波数を分周位相比較回路３の
プログラマブル分周器が追従できる程度の低い周波数と
することができる。ただし、このプリスケラ回路２は、
固定分周方式のプリスケラ回路と異なり、分周位相比較
回路３のプリスケラ制御信号出力端子ＰＣＲからのプリ
スケラ制御信号によって分周比を２段階に切り換えるこ
とができるようになっている。分周位相比較回路３は、
プログラマブル分周器と位相比較器とによって構成され
たＰＬＬ用ＩＣであり、プリスケラ回路２からの信号を
プログラマブル分周器に設定された分周比で分周すると
共に、位相比較器で基準発振信号と位相比較し、その比
較結果を位相差信号として位相差信号出力端子ＰＤＲか
ら出力する。ただし、このプログラマブル分周器は、あ
る値分の１の分周比が設定された場合、この値を所定の
基数で割ったときの商と余り［modulo］についてカウン
トを行い、余りのカウント終了時にプリスケラ制御信号
出力端子ＰＣＲから出力するプリスケラ制御信号を変更
して、プリスケラ回路２の分周比を切り換えるようにな
っている。このため、プリスケラ回路２とこのプログラ
マブル分周器とをトータルした分周比が１ステップずつ
任意に変更できるようになるので、上記固定分周方式の
場合のように基準発振周波数を低くする必要がなくな
る。なお、この基準発振周波数は、分周位相比較回路３
に外付けされた水晶発振器４の発振周波数を分周するこ
とにより得ている。上記分周位相比較回路３の位相差信
号出力端子ＰＤＲから出力された位相差信号は、低域通
過フィルタ５を介してＶＣＯ回路１にフィードバックさ
れる。そして、ＶＣＯ回路１は、この位相差信号に基づ
いて発振周波数を制御することにより基準発振周波数ご
との段階的な任意の周波数で正確に発振することができ
る。従って、コードレスホン回路の受信回路では、この
ＶＣＯ回路１の発振信号をＰＬＬ回路の局部発振信号と
して受信信号に混合することにより、任意のチャンネル
の信号を中間周波信号に変換することができるようにな
る。また、電池駆動されるコードレスホンの子機は、待
機時にこの電池の消耗をできるだけ削減するために、上
記受信回路を常時動作させるのではなく、図３に示すよ
うに、例えは６０ｍsec 間受信動作を行わせた後に１５
００ｍsec 間受信動作を停止させるというような間歇的
な動作を行わせている。従って、上記図４に示すよう
に、このコードレスホンの子機の制御を行うＣＰＵ６
は、図３に示すような間歇的にＨレベルとなる間歇受信
動作信号をＰＬＬ回路のＶＣＯ回路１に送り、この間歇
受信動作信号がＨレベルの場合にのみＶＣＯ回路１が発
振動作を行うようにさせている。上記分周位相比較回路
３は、水晶発振器４の発振周波数を分周して外部用にク
ロック出力端子ＣＬＫからクロック信号を出力するよう
になっている。そして、ＣＰＵ６は、このクロック出力
端子ＣＬＫからのクロック信号の供給を受けることによ
り間歇受信動作信号を生成すると共にその他の制御動作
を行い、水晶発振器４をＰＬＬ回路と共用するようにな
っている。
振器）の発振信号をプログラマブル分周器で分周すると
共に、この分周した信号を基準発振信号と位相比較し、
その結果を再びＶＣＯ回路にフィードバックすることに
より、基準発振周波数に基づいて段階的に任意な発振周
波数を得ることができる回路である。ただし、このＰＬ
Ｌ回路をコードレスホンの局部発振回路として用いる場
合、ＶＣＯ回路の発振周波数が高いため、これに追従す
る高速で高価なプログラマブル分周器を使用するのは現
実的ではない。また、このＶＣＯ回路の発振周波数を分
周比が固定された高速のプリスケラ回路で一旦適当な周
波数まで下げてからプログラマブル分周器に入力する固
定分周方式を使用すればこの問題は回避できる。しか
し、この固定分周方式には、プログラマブル分周器の分
周比の設定を１ステップだけ変更するとプリスケラ回路
の分周比分だけトータルの分周比が変化するため、基準
発振周波数をこのプリスケラ回路の分周比の分だけ低い
周波数にしなければならず、これによって位相比較の周
期が長くなり、ＶＣＯ回路の発振周波数のゆらぎによる
ノイズがコードレスホンの音声周波数帯域まで低下する
という欠点がある。そこで、コードレスホンの局部発振
回路には、従来からパルススワロ方式のＰＬＬ回路が採
用されていた。コードレスホンの受信回路の局部発振回
路に用いた上記パルススワロ方式の従来のＰＬＬ回路を
図４に示す。このＰＬＬ回路は、ＶＣＯ回路１の発振信
号がプリスケラ回路２を介して分周位相比較回路３に入
力されるようになっている。プリスケラ回路２は、ＶＣ
Ｏ回路１の発振信号を分周して分周位相比較回路３の発
振信号入力端子ＰＩＲに送る分周回路であり、これによ
ってＶＣＯ回路１の発振周波数を分周位相比較回路３の
プログラマブル分周器が追従できる程度の低い周波数と
することができる。ただし、このプリスケラ回路２は、
固定分周方式のプリスケラ回路と異なり、分周位相比較
回路３のプリスケラ制御信号出力端子ＰＣＲからのプリ
スケラ制御信号によって分周比を２段階に切り換えるこ
とができるようになっている。分周位相比較回路３は、
プログラマブル分周器と位相比較器とによって構成され
たＰＬＬ用ＩＣであり、プリスケラ回路２からの信号を
プログラマブル分周器に設定された分周比で分周すると
共に、位相比較器で基準発振信号と位相比較し、その比
較結果を位相差信号として位相差信号出力端子ＰＤＲか
ら出力する。ただし、このプログラマブル分周器は、あ
る値分の１の分周比が設定された場合、この値を所定の
基数で割ったときの商と余り［modulo］についてカウン
トを行い、余りのカウント終了時にプリスケラ制御信号
出力端子ＰＣＲから出力するプリスケラ制御信号を変更
して、プリスケラ回路２の分周比を切り換えるようにな
っている。このため、プリスケラ回路２とこのプログラ
マブル分周器とをトータルした分周比が１ステップずつ
任意に変更できるようになるので、上記固定分周方式の
場合のように基準発振周波数を低くする必要がなくな
る。なお、この基準発振周波数は、分周位相比較回路３
に外付けされた水晶発振器４の発振周波数を分周するこ
とにより得ている。上記分周位相比較回路３の位相差信
号出力端子ＰＤＲから出力された位相差信号は、低域通
過フィルタ５を介してＶＣＯ回路１にフィードバックさ
れる。そして、ＶＣＯ回路１は、この位相差信号に基づ
いて発振周波数を制御することにより基準発振周波数ご
との段階的な任意の周波数で正確に発振することができ
る。従って、コードレスホン回路の受信回路では、この
ＶＣＯ回路１の発振信号をＰＬＬ回路の局部発振信号と
して受信信号に混合することにより、任意のチャンネル
の信号を中間周波信号に変換することができるようにな
る。また、電池駆動されるコードレスホンの子機は、待
機時にこの電池の消耗をできるだけ削減するために、上
記受信回路を常時動作させるのではなく、図３に示すよ
うに、例えは６０ｍsec 間受信動作を行わせた後に１５
００ｍsec 間受信動作を停止させるというような間歇的
な動作を行わせている。従って、上記図４に示すよう
に、このコードレスホンの子機の制御を行うＣＰＵ６
は、図３に示すような間歇的にＨレベルとなる間歇受信
動作信号をＰＬＬ回路のＶＣＯ回路１に送り、この間歇
受信動作信号がＨレベルの場合にのみＶＣＯ回路１が発
振動作を行うようにさせている。上記分周位相比較回路
３は、水晶発振器４の発振周波数を分周して外部用にク
ロック出力端子ＣＬＫからクロック信号を出力するよう
になっている。そして、ＣＰＵ６は、このクロック出力
端子ＣＬＫからのクロック信号の供給を受けることによ
り間歇受信動作信号を生成すると共にその他の制御動作
を行い、水晶発振器４をＰＬＬ回路と共用するようにな
っている。
【発明が解決しようとする課題】ところが、上記ＣＰＵ
６は、間歇受信動作信号を生成したりその他の制御を行
うために、子機の待機時にも動作する必要がある。そし
て、分周位相比較回路３も、水晶発振器４の発振信号を
分周してクロック信号をＣＰＵ６に供給するために、こ
の待機時に動作する必要がある。しかしながら、ＰＬＬ
用ＩＣで構成される分周位相比較回路３のプリスケラ制
御信号出力端子ＰＣＲは、図５に示すように、一般にプ
ルアップ抵抗Ｒ1 を介した電源ＶCCからＨレベルを供給
するようになっているので、待機時に分周位相比較回路
３を動作させると、間歇受信動作により受信動作を停止
している間は内部のプログラマブル分周器がプリセット
されないためＨレベルを出力し続けることになる。そし
て、このプリスケラ制御信号出力端子ＰＣＲからのプリ
スケラ制御信号を入力するプリスケラ回路２において
も、入力端子が内部インピーダンスＲ2 を介して接地さ
れるので、間歇受信動作により受信動作を停止している
間は、Ｈレベルのプリスケラ制御信号による電流が流れ
続けることになる。このため、従来は、コードレスホン
の子機の受信回路において、パルススワロ方式のＰＬＬ
回路のプリスケラ制御信号が待機時に受信動作を停止し
ている間もＨレベルとなるため、プリスケラ回路２に無
駄に電流が流れ続けることにより消費電力が大きくなる
という問題が発生していた。
６は、間歇受信動作信号を生成したりその他の制御を行
うために、子機の待機時にも動作する必要がある。そし
て、分周位相比較回路３も、水晶発振器４の発振信号を
分周してクロック信号をＣＰＵ６に供給するために、こ
の待機時に動作する必要がある。しかしながら、ＰＬＬ
用ＩＣで構成される分周位相比較回路３のプリスケラ制
御信号出力端子ＰＣＲは、図５に示すように、一般にプ
ルアップ抵抗Ｒ1 を介した電源ＶCCからＨレベルを供給
するようになっているので、待機時に分周位相比較回路
３を動作させると、間歇受信動作により受信動作を停止
している間は内部のプログラマブル分周器がプリセット
されないためＨレベルを出力し続けることになる。そし
て、このプリスケラ制御信号出力端子ＰＣＲからのプリ
スケラ制御信号を入力するプリスケラ回路２において
も、入力端子が内部インピーダンスＲ2 を介して接地さ
れるので、間歇受信動作により受信動作を停止している
間は、Ｈレベルのプリスケラ制御信号による電流が流れ
続けることになる。このため、従来は、コードレスホン
の子機の受信回路において、パルススワロ方式のＰＬＬ
回路のプリスケラ制御信号が待機時に受信動作を停止し
ている間もＨレベルとなるため、プリスケラ回路２に無
駄に電流が流れ続けることにより消費電力が大きくなる
という問題が発生していた。
【課題を解決するための手段】上記課題を解決するため
に、本発明は、プログラマブル分周器からのプリスケラ
制御信号によって分周比を多段階に切り換えるプリスケ
ラ回路を用いたパルススワロ方式のＰＬＬ回路を備え、
このＰＬＬ回路の基準発振信号と同じ発振器から生成さ
れるクロック信号によって動作を行う制御回路が、待機
時にＰＬＬ回路の電圧制御発振器に間歇的にアクティブ
となる間歇受信動作信号を発し間歇受信動作を行わせる
コードレスホン回路において、プログラマブル分周器の
プリスケラ制御信号の出力を、制御回路が発する間歇受
信動作信号がアクティブとなった場合にのみＨレベルの
信号を通過させるゲート回路を介してプリスケラ回路に
接続したことを特徴としている。本発明は、間歇受信動
作信号がＨレベルの場合にのみ、プリスケラ制御信号の
Ｈレベルを通過させるＡＮＤ回路によってゲート回路が
構成されたことを特徴としている。本発明は、間歇受信
動作信号がアクティブの場合にのみ、プリスケラ制御信
号の出力とプリスケラ回路とを電気的に接続するアナロ
グスイッチによってゲート回路が構成されたことを特徴
としている。
に、本発明は、プログラマブル分周器からのプリスケラ
制御信号によって分周比を多段階に切り換えるプリスケ
ラ回路を用いたパルススワロ方式のＰＬＬ回路を備え、
このＰＬＬ回路の基準発振信号と同じ発振器から生成さ
れるクロック信号によって動作を行う制御回路が、待機
時にＰＬＬ回路の電圧制御発振器に間歇的にアクティブ
となる間歇受信動作信号を発し間歇受信動作を行わせる
コードレスホン回路において、プログラマブル分周器の
プリスケラ制御信号の出力を、制御回路が発する間歇受
信動作信号がアクティブとなった場合にのみＨレベルの
信号を通過させるゲート回路を介してプリスケラ回路に
接続したことを特徴としている。本発明は、間歇受信動
作信号がＨレベルの場合にのみ、プリスケラ制御信号の
Ｈレベルを通過させるＡＮＤ回路によってゲート回路が
構成されたことを特徴としている。本発明は、間歇受信
動作信号がアクティブの場合にのみ、プリスケラ制御信
号の出力とプリスケラ回路とを電気的に接続するアナロ
グスイッチによってゲート回路が構成されたことを特徴
としている。
【作用】待機時において、間歇受信動作により受信動作
を行っている間は、基準発振周波数の周期ごとに当初Ｌ
レベルであったプリスケラ制御信号が途中でＨレベルに
切り換わる。そして、この間は、間歇受信動作信号がア
クティブであるため、プリスケラ制御信号がゲート回路
を通過してプリスケラ回路に送られ、分周比の切り換え
を行ってパルススワロ方式によるＰＬＬ動作を実行する
ことができる。また、間歇受信動作により受信動作を停
止している間は、プリスケラ制御信号がＨレベルとなっ
ても、間歇受信動作信号が非アクティブであるため、ゲ
ート回路に遮られて、このＨレベルのプリスケラ制御信
号がプリスケラ回路に送られるようなことがなくなる。
この結果、本発明によれば、間歇受信動作により受信動
作を停止している間は、プリスケラ制御信号がＨレベル
となっても、プリスケラ回路を介して無駄に電流が流れ
るようなことがなくなり、待機時の消費電力をさらに削
減することができるようになる。なお、上記ゲート回路
としては、間歇受信動作信号がＨレベルでアクティブと
なる場合にはＡＮＤ回路を用いることができ、また、ア
ナログスイッチのような論理ゲート以外のゲート回路を
用いることも可能である。
を行っている間は、基準発振周波数の周期ごとに当初Ｌ
レベルであったプリスケラ制御信号が途中でＨレベルに
切り換わる。そして、この間は、間歇受信動作信号がア
クティブであるため、プリスケラ制御信号がゲート回路
を通過してプリスケラ回路に送られ、分周比の切り換え
を行ってパルススワロ方式によるＰＬＬ動作を実行する
ことができる。また、間歇受信動作により受信動作を停
止している間は、プリスケラ制御信号がＨレベルとなっ
ても、間歇受信動作信号が非アクティブであるため、ゲ
ート回路に遮られて、このＨレベルのプリスケラ制御信
号がプリスケラ回路に送られるようなことがなくなる。
この結果、本発明によれば、間歇受信動作により受信動
作を停止している間は、プリスケラ制御信号がＨレベル
となっても、プリスケラ回路を介して無駄に電流が流れ
るようなことがなくなり、待機時の消費電力をさらに削
減することができるようになる。なお、上記ゲート回路
としては、間歇受信動作信号がＨレベルでアクティブと
なる場合にはＡＮＤ回路を用いることができ、また、ア
ナログスイッチのような論理ゲート以外のゲート回路を
用いることも可能である。
【実施例】以下、図面を参照しながら、本発明の実施例
を詳述する。図１及び図２は本発明の一実施例を示すも
のであって、図１はコードレスホンの子機の受信回路に
用いられるＰＬＬ回路を示すブロック図、図２は図１の
ＰＬＬ回路における分周位相比較回路の動作を示すブロ
ック図である。なお、前記図４に示した従来例と同様の
機能を有する構成部材には同じ番号を付記する。本実施
例は、コードレスホンの子機の受信回路における局部発
振回路に用いたパルススワロ方式のＰＬＬ回路について
説明する。本実施例ののＰＬＬ回路は、ＶＣＯ回路１と
プリスケラ回路２と分周位相比較回路３と低域通過フィ
ルタ５とで構成されている。ＶＣＯ回路１は、電圧によ
って発振周波数を制御することができる発振器である。
このＶＣＯ回路１の発振信号は、プリスケラ回路２に入
力されるようになっている。プリスケラ回路２は、ＶＣ
Ｏ回路１が発振する４００ＭHz以上の高周波信号を分周
することができる高速の分周器であり、プリスケラ制御
信号によって分周比を２段階に切り換えることができる
ようになっている。即ち、ここでは、プリスケラ制御信
号がＬレベルの場合に分周比が６５分の１となり、Ｈレ
ベルの場合には分周比が６４分の１となる。このプリス
ケラ回路２が分周した信号は、分周位相比較回路３の発
振信号入力端子ＰＩＲに入力されるようになっている。
また、プリスケラ制御信号は、分周位相比較回路３のプ
リスケラ制御信号出力端子ＰＣＲからＡＮＤ回路７の一
方の入力を介してこのプリスケラ回路２に送られるよう
になっている。分周位相比較回路３は、図２に示すよう
に、プログラマブル分周器３ａと位相比較器３ｂとを備
えたＰＬＬ用ＩＣであり、プリスケラ回路２からの信号
をプログラマブル分周器３ａに設定された分周比で分周
すると共に、位相比較器３ｂで基準発振信号と位相比較
し、その比較結果を位相差信号として位相差信号出力端
子ＰＤＲから出力するようになっている。ただし、この
プログラマブル分周器３ａは、まず分周比を示すカウン
ト値のプリセット時にプリスケラ制御信号出力端子ＰＣ
Ｒから出力するプリスケラ制御信号をＬレベルに設定し
ておき、例えば２８６８１分の１の分周比が設定された
場合、この２８６８１を基数６４で割ったときの商の４
４８と余りの９とを同時にカウントする。そして、余り
９のカウント終了時にプリスケラ制御信号をＨレベルに
変更して、プリスケラ回路２の分周比を６５分の１から
６４分の１に切り換えるようになっている。従って、Ｖ
ＣＯ回路１の発振信号は、まずプリスケラ回路２によっ
て６５分の１に分周されてプログラマブル分周器３ａで
９回のカウントが行われ、次にプリスケラ回路２によっ
て６４分の１に分周されてプログラマブル分周器３ａで
４３９（＝４４８−９）回カウントされるので、これら
プリスケラ回路２とプログラマブル分周器３ａとを合わ
せると、 ９×６５＋（４４８−９）×６４＝２８６８１ の計算から、ＶＣＯ回路１の発振信号を２８６８１分の
１に分周することになる。ところで、コードレスホンの
子機の第１チャンネルの受信周波数は３８０．２１２５
ＭHzであり、（第１）中間周波数は２１．７ＭHzとなる
ため、この第１チャンネル受信時の局部発振周波数は、
これらの差である３５８．５１２５ＭHzとなる。そし
て、各チャンネル間隔が１２．５ｋHzであるため、これ
を基準発振周波数としたときのＰＬＬ回路の分周比は、 ４０８．１１２５×１０００÷１２．５＝２８６８１ より、上記２８６８１分の１でなければならない。ま
た、プリスケラ回路２によって６５分の１に分周された
信号をプログラマブル分周器３ａが１０回カウントして
からプリスケラ制御信号を切り換えるようにすると、 １０×６５＋（４４８−９）×６４＝３２６５０ の計算から、ＶＣＯ回路１の発振信号が３２６５０分の
１に分周されることになり、これは第２チャンネル受信
時の局部発振周波数を基準発振周波数まで分周するため
の分周比となる。即ち、このパルススワロ方式のＰＬＬ
回路では、ＶＣＯ回路１の発振周波数をプリスケラ回路
２が６５分の１又は６４分の１に分周することにより、
約１０ＭHzの低い周波数で分周位相比較回路３のプログ
ラマブル分周器３ａに入力することができ、しかも、基
準発振周波数をコードレスホンの音声周波数帯域よりも
高い１２．５ｋHzに設定して、このステップで局部発振
周波数を変更することができることが判る。なお、位相
比較器３ｂが比較対象とする基準発振周波数は、分周位
相比較回路３に外付けされた水晶発振器（１０．６２５
ＭHZ）４の発振周波数を固定分周器３ｃで８５０分の１
（１２．５ＭHz／１０．６２５ＭHz）に分周することに
より得ている。また、分周位相比較回路３は、この水晶
発振器４の発振周波数を図示しない分周器で５分の１に
分周することにより、２．１２５ＭHz（１０．６２５／
５）のクロック信号を得て、外部用にクロック出力端子
ＣＬＫから出力するようになっている。上記分周位相比
較回路３の位相差信号出力端子ＰＤＲから出力された位
相差信号は、図１に示すように、低域通過フィルタ５を
介してＶＣＯ回路１にフィードバックされるようになっ
ている。そして、ＶＣＯ回路１は、この位相差信号に基
づいて発振周波数を制御することにより基準発振周波数
ごとに段階的な任意の周波数で正確に発振することがで
きる。従って、本実施例における受信回路では、このＶ
ＣＯ回路１の発振信号をＰＬＬ回路の局部発振信号とし
て受信信号に混合することにより、任意のチャンネルの
信号を中間周波信号に変換することができるようにな
る。また、本実施例で示したコードレスホンの子機の制
御を行うＣＰＵ６は、前記図３に示すような間歇的にＨ
レベルとなる間歇受信動作信号をＰＬＬ回路のＶＣＯ回
路１に送り、この間歇受信動作信号がＨレベルの場合に
のみＶＣＯ回路１が発振動作を行うようにさせている。
そして、この間歇受信動作信号は、上記ＡＮＤ回路７の
他方の入力にも送られるようになっている。このＣＰＵ
６は、分周位相比較回路３のクロック出力端子ＣＬＫか
ら出力される上記クロック信号の供給を受けることによ
り、間歇受信動作信号を生成すると共にその他の制御動
作を行うようになっている。上記構成のＰＬＬ回路の動
作を説明する。待機時にＣＰＵ６が図３に示すように間
歇的にＨレベルとなる間歇受信動作信号を出力すると、
ＰＬＬ回路のＶＣＯ回路１は、この間歇受信動作信号が
Ｈレベルとなる６０ｍsec の間だけ発振動作を行い、間
歇受信動作信号がＬレベルとなる１５００ｍsec の間は
発振を停止する。従って、コードレスホンの子機は、待
機時に受信回路が間歇受信動作を行うことにより、この
間の電池の消耗を削減することができる。この待機時に
おいて、ＶＣＯ回路１が発振動作を行っている間は、基
準発振周波数である１２．５ｋHzの周期ごとに当初Ｌレ
ベルであったプリスケラ制御信号が途中でＨレベルに切
り換わる。そして、この間は、間歇受信動作信号もＨレ
ベルとなるため、プリスケラ制御信号がＡＮＤ回路７を
そのまま通過してプリスケラ回路２に送られる。従っ
て、このプリスケラ回路２が繰り返し分周比の切り換え
を行うことにより、パルススワロ方式によるＰＬＬ動作
を実行することができる。また、ＶＣＯ回路１が発振を
停止している間は、分周位相比較回路３がＣＰＵ６にク
ロック信号を供給するために動作しているが、プログラ
マブル分周器３ａはプリセットされないため、プリスケ
ラ制御信号出力端子ＰＣＲがＨレベルを出力し続ける。
しかし、この間は、間歇受信動作信号がＬレベルとなる
ため、ＡＮＤ回路７の出力も常にＬレベルとなり、プリ
スケラ回路２にはこのＬレベルが入力される。この結
果、本実施例によれば、間歇受信動作により受信動作を
停止している間は、プリスケラ制御信号出力端子ＰＣＲ
がＨレベルを出力しても、ＡＮＤ回路７がＬレベルを出
力するので、プリスケラ回路２に無駄に電流が流れ込む
ようなことがなくなり、待機時の消費電力をさらに削減
することができるようになる。なお，本実施例では、分
周位相比較回路３のプリスケラ制御信号出力端子ＰＣＲ
とプリスケラ回路２との間をＡＮＤ回路７によるゲート
回路を介して接続したが、このプリスケラ制御信号出力
端子ＰＣＲのＨレベルを遮断することができる他の論理
ゲート回路やアナログスイッチ等を用いることもでき
る。
を詳述する。図１及び図２は本発明の一実施例を示すも
のであって、図１はコードレスホンの子機の受信回路に
用いられるＰＬＬ回路を示すブロック図、図２は図１の
ＰＬＬ回路における分周位相比較回路の動作を示すブロ
ック図である。なお、前記図４に示した従来例と同様の
機能を有する構成部材には同じ番号を付記する。本実施
例は、コードレスホンの子機の受信回路における局部発
振回路に用いたパルススワロ方式のＰＬＬ回路について
説明する。本実施例ののＰＬＬ回路は、ＶＣＯ回路１と
プリスケラ回路２と分周位相比較回路３と低域通過フィ
ルタ５とで構成されている。ＶＣＯ回路１は、電圧によ
って発振周波数を制御することができる発振器である。
このＶＣＯ回路１の発振信号は、プリスケラ回路２に入
力されるようになっている。プリスケラ回路２は、ＶＣ
Ｏ回路１が発振する４００ＭHz以上の高周波信号を分周
することができる高速の分周器であり、プリスケラ制御
信号によって分周比を２段階に切り換えることができる
ようになっている。即ち、ここでは、プリスケラ制御信
号がＬレベルの場合に分周比が６５分の１となり、Ｈレ
ベルの場合には分周比が６４分の１となる。このプリス
ケラ回路２が分周した信号は、分周位相比較回路３の発
振信号入力端子ＰＩＲに入力されるようになっている。
また、プリスケラ制御信号は、分周位相比較回路３のプ
リスケラ制御信号出力端子ＰＣＲからＡＮＤ回路７の一
方の入力を介してこのプリスケラ回路２に送られるよう
になっている。分周位相比較回路３は、図２に示すよう
に、プログラマブル分周器３ａと位相比較器３ｂとを備
えたＰＬＬ用ＩＣであり、プリスケラ回路２からの信号
をプログラマブル分周器３ａに設定された分周比で分周
すると共に、位相比較器３ｂで基準発振信号と位相比較
し、その比較結果を位相差信号として位相差信号出力端
子ＰＤＲから出力するようになっている。ただし、この
プログラマブル分周器３ａは、まず分周比を示すカウン
ト値のプリセット時にプリスケラ制御信号出力端子ＰＣ
Ｒから出力するプリスケラ制御信号をＬレベルに設定し
ておき、例えば２８６８１分の１の分周比が設定された
場合、この２８６８１を基数６４で割ったときの商の４
４８と余りの９とを同時にカウントする。そして、余り
９のカウント終了時にプリスケラ制御信号をＨレベルに
変更して、プリスケラ回路２の分周比を６５分の１から
６４分の１に切り換えるようになっている。従って、Ｖ
ＣＯ回路１の発振信号は、まずプリスケラ回路２によっ
て６５分の１に分周されてプログラマブル分周器３ａで
９回のカウントが行われ、次にプリスケラ回路２によっ
て６４分の１に分周されてプログラマブル分周器３ａで
４３９（＝４４８−９）回カウントされるので、これら
プリスケラ回路２とプログラマブル分周器３ａとを合わ
せると、 ９×６５＋（４４８−９）×６４＝２８６８１ の計算から、ＶＣＯ回路１の発振信号を２８６８１分の
１に分周することになる。ところで、コードレスホンの
子機の第１チャンネルの受信周波数は３８０．２１２５
ＭHzであり、（第１）中間周波数は２１．７ＭHzとなる
ため、この第１チャンネル受信時の局部発振周波数は、
これらの差である３５８．５１２５ＭHzとなる。そし
て、各チャンネル間隔が１２．５ｋHzであるため、これ
を基準発振周波数としたときのＰＬＬ回路の分周比は、 ４０８．１１２５×１０００÷１２．５＝２８６８１ より、上記２８６８１分の１でなければならない。ま
た、プリスケラ回路２によって６５分の１に分周された
信号をプログラマブル分周器３ａが１０回カウントして
からプリスケラ制御信号を切り換えるようにすると、 １０×６５＋（４４８−９）×６４＝３２６５０ の計算から、ＶＣＯ回路１の発振信号が３２６５０分の
１に分周されることになり、これは第２チャンネル受信
時の局部発振周波数を基準発振周波数まで分周するため
の分周比となる。即ち、このパルススワロ方式のＰＬＬ
回路では、ＶＣＯ回路１の発振周波数をプリスケラ回路
２が６５分の１又は６４分の１に分周することにより、
約１０ＭHzの低い周波数で分周位相比較回路３のプログ
ラマブル分周器３ａに入力することができ、しかも、基
準発振周波数をコードレスホンの音声周波数帯域よりも
高い１２．５ｋHzに設定して、このステップで局部発振
周波数を変更することができることが判る。なお、位相
比較器３ｂが比較対象とする基準発振周波数は、分周位
相比較回路３に外付けされた水晶発振器（１０．６２５
ＭHZ）４の発振周波数を固定分周器３ｃで８５０分の１
（１２．５ＭHz／１０．６２５ＭHz）に分周することに
より得ている。また、分周位相比較回路３は、この水晶
発振器４の発振周波数を図示しない分周器で５分の１に
分周することにより、２．１２５ＭHz（１０．６２５／
５）のクロック信号を得て、外部用にクロック出力端子
ＣＬＫから出力するようになっている。上記分周位相比
較回路３の位相差信号出力端子ＰＤＲから出力された位
相差信号は、図１に示すように、低域通過フィルタ５を
介してＶＣＯ回路１にフィードバックされるようになっ
ている。そして、ＶＣＯ回路１は、この位相差信号に基
づいて発振周波数を制御することにより基準発振周波数
ごとに段階的な任意の周波数で正確に発振することがで
きる。従って、本実施例における受信回路では、このＶ
ＣＯ回路１の発振信号をＰＬＬ回路の局部発振信号とし
て受信信号に混合することにより、任意のチャンネルの
信号を中間周波信号に変換することができるようにな
る。また、本実施例で示したコードレスホンの子機の制
御を行うＣＰＵ６は、前記図３に示すような間歇的にＨ
レベルとなる間歇受信動作信号をＰＬＬ回路のＶＣＯ回
路１に送り、この間歇受信動作信号がＨレベルの場合に
のみＶＣＯ回路１が発振動作を行うようにさせている。
そして、この間歇受信動作信号は、上記ＡＮＤ回路７の
他方の入力にも送られるようになっている。このＣＰＵ
６は、分周位相比較回路３のクロック出力端子ＣＬＫか
ら出力される上記クロック信号の供給を受けることによ
り、間歇受信動作信号を生成すると共にその他の制御動
作を行うようになっている。上記構成のＰＬＬ回路の動
作を説明する。待機時にＣＰＵ６が図３に示すように間
歇的にＨレベルとなる間歇受信動作信号を出力すると、
ＰＬＬ回路のＶＣＯ回路１は、この間歇受信動作信号が
Ｈレベルとなる６０ｍsec の間だけ発振動作を行い、間
歇受信動作信号がＬレベルとなる１５００ｍsec の間は
発振を停止する。従って、コードレスホンの子機は、待
機時に受信回路が間歇受信動作を行うことにより、この
間の電池の消耗を削減することができる。この待機時に
おいて、ＶＣＯ回路１が発振動作を行っている間は、基
準発振周波数である１２．５ｋHzの周期ごとに当初Ｌレ
ベルであったプリスケラ制御信号が途中でＨレベルに切
り換わる。そして、この間は、間歇受信動作信号もＨレ
ベルとなるため、プリスケラ制御信号がＡＮＤ回路７を
そのまま通過してプリスケラ回路２に送られる。従っ
て、このプリスケラ回路２が繰り返し分周比の切り換え
を行うことにより、パルススワロ方式によるＰＬＬ動作
を実行することができる。また、ＶＣＯ回路１が発振を
停止している間は、分周位相比較回路３がＣＰＵ６にク
ロック信号を供給するために動作しているが、プログラ
マブル分周器３ａはプリセットされないため、プリスケ
ラ制御信号出力端子ＰＣＲがＨレベルを出力し続ける。
しかし、この間は、間歇受信動作信号がＬレベルとなる
ため、ＡＮＤ回路７の出力も常にＬレベルとなり、プリ
スケラ回路２にはこのＬレベルが入力される。この結
果、本実施例によれば、間歇受信動作により受信動作を
停止している間は、プリスケラ制御信号出力端子ＰＣＲ
がＨレベルを出力しても、ＡＮＤ回路７がＬレベルを出
力するので、プリスケラ回路２に無駄に電流が流れ込む
ようなことがなくなり、待機時の消費電力をさらに削減
することができるようになる。なお，本実施例では、分
周位相比較回路３のプリスケラ制御信号出力端子ＰＣＲ
とプリスケラ回路２との間をＡＮＤ回路７によるゲート
回路を介して接続したが、このプリスケラ制御信号出力
端子ＰＣＲのＨレベルを遮断することができる他の論理
ゲート回路やアナログスイッチ等を用いることもでき
る。
【発明の効果】以上の説明から明らかなように、本発明
によれば、間歇受信動作により受信動作を停止している
間の消費電力をさらに削減できるので、電池駆動のコー
ドレスホンの待機可能時間を延長することができるよう
になるという効果を奏する。
によれば、間歇受信動作により受信動作を停止している
間の消費電力をさらに削減できるので、電池駆動のコー
ドレスホンの待機可能時間を延長することができるよう
になるという効果を奏する。
【図１】本発明の一実施例を示すものであって、コード
レスホンの子機の受信回路に用いられるＰＬＬ回路を示
すブロック図である。
レスホンの子機の受信回路に用いられるＰＬＬ回路を示
すブロック図である。
【図２】本発明の一実施例を示すものであって、図１の
ＰＬＬ回路における分周位相比較回路の動作を示すブロ
ック図である。
ＰＬＬ回路における分周位相比較回路の動作を示すブロ
ック図である。
【図３】ＣＰＵが出力する間歇受信動作信号を示すタイ
ムチャートである。
ムチャートである。
【図４】従来例を示すものであって、コードレスホンの
子機の受信回路に用いられるＰＬＬ回路を示すブロック
図である。
子機の受信回路に用いられるＰＬＬ回路を示すブロック
図である。
【図５】従来例を示すものであって、図４のＰＬＬ回路
における分周位相比較回路のプリスケラ制御信号出力端
子ＰＣＲとプリスケラ回路との間の接続関係を示す回路
図である。
における分周位相比較回路のプリスケラ制御信号出力端
子ＰＣＲとプリスケラ回路との間の接続関係を示す回路
図である。
１ ＶＣＯ回路 ２ プリスケラ回路 ３ 分周位相比較回路 ３ａ プログラマブル分周器 ４ 水晶発振器 ６ ＣＰＵ ７ ＡＮＤ回路
Claims (3)
- 【請求項１】プログラマブル分周器からのプリスケラ制
御信号によって分周比を多段階に切り換えるプリスケラ
回路を用いたパルススワロ方式のＰＬＬ回路を備え、こ
のＰＬＬ回路の基準発振信号と同じ発振器から生成され
るクロック信号によって動作を行う制御回路が、待機時
にＰＬＬ回路の電圧制御発振器に間歇的にアクティブと
なる間歇受信動作信号を発し間歇受信動作を行わせるコ
ードレスホン回路において、 プログラマブル分周器のプリスケラ制御信号の出力を、
制御回路が発する間歇受信動作信号がアクティブとなっ
た場合にのみＨレベルの信号を通過させるゲート回路を
介してプリスケラ回路に接続したことを特徴とするコー
ドレスホン回路。 - 【請求項２】間歇受信動作信号がＨレベルの場合にの
み、プリスケラ制御信号のＨレベルを通過させるＡＮＤ
回路によってゲート回路が構成されたことを特徴とする
請求項１に記載のコードレスホン回路。 - 【請求項３】間歇受信動作信号がアクティブの場合にの
み、プリスケラ制御信号の出力とプリスケラ回路とを電
気的に接続するアナログスイッチによってゲート回路が
構成されたことを特徴とする請求項１に記載のコードレ
スホン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218641A JPH0645983A (ja) | 1992-07-24 | 1992-07-24 | コードレスホン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218641A JPH0645983A (ja) | 1992-07-24 | 1992-07-24 | コードレスホン回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645983A true JPH0645983A (ja) | 1994-02-18 |
Family
ID=16723135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4218641A Withdrawn JPH0645983A (ja) | 1992-07-24 | 1992-07-24 | コードレスホン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645983A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101145320B1 (ko) * | 2010-08-17 | 2012-05-14 | 유한회사 영신 | 주행용 바퀴를 구비한 무한궤도 트랙터 |
| JP2013122642A (ja) * | 2011-12-09 | 2013-06-20 | Lapis Semiconductor Co Ltd | 電源装置、電源装置の制御方法及び電子機器 |
-
1992
- 1992-07-24 JP JP4218641A patent/JPH0645983A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101145320B1 (ko) * | 2010-08-17 | 2012-05-14 | 유한회사 영신 | 주행용 바퀴를 구비한 무한궤도 트랙터 |
| JP2013122642A (ja) * | 2011-12-09 | 2013-06-20 | Lapis Semiconductor Co Ltd | 電源装置、電源装置の制御方法及び電子機器 |
| US9450418B2 (en) | 2011-12-09 | 2016-09-20 | Lapis Semiconductor Co., Ltd. | Power supply device, method for controlling the power supply device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896122A (en) | Multiple bandwidth crystal controlled oscillator | |
| JPH04222455A (ja) | インタフェース回路 | |
| JPH05259848A (ja) | クロック発生装置 | |
| TW200419914A (en) | Voltage-controlled oscillator presetting circuit | |
| US5361044A (en) | Phase locked loop frequency synthesizer | |
| JP2001251186A (ja) | Ｐｌｌ回路 | |
| US7293185B2 (en) | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock | |
| GB2258960A (en) | Power saving frequency synthesiser with fast pull-in feature | |
| JPH0645983A (ja) | コードレスホン回路 | |
| JP2575702B2 (ja) | シンセサイザ・チュ−ナ | |
| JPH10143272A (ja) | 発振回路 | |
| JPH0472413B2 (ja) | ||
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JPH10256903A (ja) | Ｐｌｌ回路 | |
| JPS62128211A (ja) | 周波数シンセサイザ | |
| JPH07221633A (ja) | ２モジュラスプリスケーラ | |
| JPH0532929B2 (ja) | ||
| JPH03273710A (ja) | 半導体装置 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| JPH06276096A (ja) | 高速引込みの ｐｌｌ式周波数シンセサイザ | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JPH09261046A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0955656A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |