JPH0532989B2 - - Google Patents
Info
- Publication number
- JPH0532989B2 JPH0532989B2 JP57200490A JP20049082A JPH0532989B2 JP H0532989 B2 JPH0532989 B2 JP H0532989B2 JP 57200490 A JP57200490 A JP 57200490A JP 20049082 A JP20049082 A JP 20049082A JP H0532989 B2 JPH0532989 B2 JP H0532989B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- frequency
- tank circuit
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/4815—Resonant converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、或る直流電圧を他の直流電圧または
他の交流電圧に変換する電源用インバータに関
し、特に、このインバータ回路を極力簡素化した
上に、電源効率および安定性を改良した電源回路
に関するものである。 一般に、直流電源から電圧を変換するために
は、この直流電圧を一旦、交流電圧に変換し、そ
の後で所望の電圧に変換している。このように直
流電圧を交流電圧に変換する方法は周知なもので
あり、例えばこの手段としては、インバータがあ
り、これによつて共振タンク回路間の電圧をスイ
ツチングして交流の正弦波電圧を発生させてい
る。その後でこの電圧を変圧器に印加するもので
ある。この変圧した電圧の大きさはインバータの
スイツチング周波数によつて制御される。従つ
て、従来のインバータは、スイツチングのトラン
ジシヨン（過渡期）およびダイナミツク（動的）
な不安定性のために電力損失を含んだ欠点を有し
ている。 ソーラーセルによるイオン推進システム
（solar powered ion propulsion system）に有
効に用いられるインバータに関しての最近の提案
は、“インテリジエント”コントローラ回路に基
づいており、このコントローラ回路では、インバ
ータのスイツチングを以前のスイツチングサイク
ル中に存在する条件に応答して制御している。こ
の既知の“インテリジエント”コントローラは固
有的に不安定なものである。その理由は、このコ
ントローラの制御を前のスイツチングサイクル中
に存在する条件に基づいて行なつているためであ
る。更にまた、このコントローラはインバータの
出力極性を最小電流期間中に正確に切換える能力
に欠け、これによつて極めて大きなスイツチング
電力損失を誘起してしまう問題点がある。 この“インテリジエント”コントローラについ
ての一例が、1977年の“Power Electronies
Speeialists Confereneo Record”の第125〜134
頁の”A95％ Efficent ｌ Kilowatt DC
Convertor”（Schwarz著）に記載されている。
このような”インテリジエント”コントローラは
必然的に複雑なものとなると共に他の欠点を有し
ている。 また、他の公知例においては、インバータをサ
イリスタによつてスイツチングさせている。この
サイリスタは、各半サイクル毎に逆電流パルスを
用いる必要がある。これは、時間を最少とするた
めと、更に電力効率を下げると共にインバータの
動作周波数を下げてしまうようになる。 従つて、本発明の目的は、制御回路の安定性お
よび簡素化を向上させ乍ら、インバータの電力効
果を増大させた電源回路を提供することにある。 本発明電源回路は、直列共振タンク回路に接続
された４個のトランジスタから成るスイツチング
回路網を用いた電源インバータを特徴とするもの
である。 トランジスタのベースをタンク回路の共振周期
（即ち共振周波数の逆数）の半分にほぼ等しい持
続時間だけオンする。この本発明の特徴によつ
て、これらトランジスタの各々はインバータを流
れる電流の最小値の存在する期間中にスイツチン
グされるようになる。特に、各々のトランジスタ
を、ベース・ドライブ回路によつてこのトランジ
スタの正弦波状コレクタ電流がゼロクロス点で、
またはそれより僅か後の時点でのみオフすること
ができる。このベース・ドライブ回路によつて、
タンク回路の共振周期の約半分の周期に相当する
パルス幅を有する出力電圧パルス列をトランジス
タのベースへ印加するために発見できる。 その他の特徴としては、このベース・ドライブ
回路のスイツチング周波数が、インバータの出力
電圧と基準レベルとの間の差信号の時間積分値に
従つて変化することである。このスイツチング周
波数をフイードバツク・コントロール・ループに
よつてこの差の信号が常に零となるように制御で
きる。 本発明によるフイードバツク・コントロール・
ループは極めて安定なものである。その理由は、
差信号の時間積分は集積した平均値であるので、
その結果、この時間積分は固有的に不定期な変動
に対して反応しないものであり、さもなければ不
安定となつてしまうからである。 現在、本発明を入力直流電圧を他の直流電圧に
変換するために実施する提案がある。しかし乍
ら、本発明を交流合成用に用いることもでき、こ
の場合、基準電圧自身は一定直流電圧でなく交流
電圧となる。 以下図面を参照し乍ら本発明を詳述する。 第１図は本発明のインバータ回路であり、直流
電圧VDCを交流電圧VACに変換し、この変換した
交流電圧VACを変圧器１２によつて他の交流電圧
V′ACに変圧して、これを全波整流器１４によつて
出力直流電圧V′DCとなるように整流する。この直
流電圧V′DCを負荷１６への電力供給用に用いる。
このインバータ回路１０には４個のバイポーラ電
力トランジスタ１８，２０，２２，２４が設けら
れており、これらトランジスタを直列共振タンク
回路２６間に２つの並列回路を形成する対を成す
ように接続する。この直列共振タンク回路２６に
は直列接続したインダクタおよびコンデンサ
（個々に表示しない）が設けられている。これら
トランジスタ１８〜２４をコンプリメンタリ型で
スイツチングするので、このタンク回路２６を通
過する電流の方向は各サイクルに１回反転するよ
うになる。各サイクルの最初の半分では、トラン
ジスタ２０，２２が非導通（以下単に“オフ”と
称する）となりトランジスタ１８，２４が導通
（以下単に“オン”と称する）となるので、その
結果、このタンク回路２６を電流は第１の方向に
流れる。各サイクルの後の半分では、トランジス
タ１８，２４はオフとなりトランジスタ２０，２
２はオンとなるので、このタンク回路２６を電流
は第１の方向と反対の方向に流れるようになる。
出力電圧V′DCはこの電流をタンク回路２６で反転
またはスイツチングする周波数によつて決定され
る。これらトランジスタ１８〜２４の各々のベー
スを４個のベースドライブ回路３０〜３６の各々
に接続する。ベースドライブ回路３０〜３６をフ
イードバツク制御ループ中で分相器４０，パルス
発生器４２，電圧−周波数コンバータ４４および
び平均化回路網４６によつて制御する。 以下、スイツチング周波数フイードバツク制御
ループについて説明する。 平均化回路網４６によつて、出力直流電圧V′CD
と選択可能な基準電圧Vrとの間の差を積分した
時間を表わす電圧Vaveを発生する。この計算され
た電圧Vaveによつて、電圧−周波数コンバータ４
４を介してパルス発生器４２のパルス繰返し周波
数Fpを制御する。 このパルス発生器４２の出力電圧を分相器４０
に供給する。動作中、この分相器４０によつて互
いに反対位相を有する周波数FAC＝1/2（Fp）の
２つのコンプリメンタリ・パルス列を発生する。
これらパルス列のパルス幅は一定である。このパ
ルス列の一方をベース・ドライブ回路３２，３４
へ供給すると共に、他方をベース・ドライブ回路
３０，３６に供給する。動作中、ベース・ドライ
ブ回路３２，３４によつて対応する電圧パルス列
をトランジスタ２０，２２のヘーズにそれぞれ印
加することによつて、これらのベース電圧は周波
数FACでオンとオフとを交互に繰返すようになる。
同時に、ベース・ドライブ回路３０，３６によつ
て、トランジスタ１８，２４のベースへコンプリ
メンタリ（即ち反対の）位相の同様な電圧パルス
列へ供給する。このため、これらのベース電圧は
相補（＝コンプリメンタリ）状態の下で周波数
FACでオンとオフとを交互に繰返すようになる。 上述したベース・ドライブ回路３０〜３６は当
業者であれば容易に組立てられるが、本発明にお
いては、前述した関連の特許出願明細書
（HancockおよびRobson発明者）中に記載され
たタイプのベース・ドライブ回路を用いるのが望
ましいものである。 トランジスタ１８〜２４の各ベース電圧はオン
とオフ間の電圧で交互に変化するので、これらの
エミツタ−コレクタ電流もオンとオフとの間で変
化するようになる。従つて、トランジスタペア１
８，２４中のエミツタ−コレクタ電流は、トラン
ジスタペア２０，２４のエミツタ−コレクタ電流
に対して相補的に周波数FACで交互に変化するよ
うになる。従つて、タンク回路２６を通過する電
流はスイツチング周波数FACで反転し、これによ
つてタンク回路２６に交流電圧VACを誘起するよ
うになる。この交流電圧VACを変圧器１２によつ
てこのスイツチング周波数FACで決定された大き
さを有する他の交流電圧V′ACに変圧する。 この変圧した電圧V′ACを整流器１４で整流して
直流の出力電圧V′DCを得て、これを次に電圧ピー
ク検知回路６２を経て減算ノード６０へ帰還す
る。また基準電圧Vrもこの減算ノード６０へ供
給するので、差信号Vr−V′DCが平均化回路網４６
へ供給されるようになる（この電圧ピーク検知回
路６２は既知なタイプなものであり、出力電圧
V′DCのピーク値のみを検知するものである）。 この平均化回路網４６によつて積分された差の
信号電圧Vaveを発生し、この信号電圧を電圧−周
波数コンバータ４４に供給することによつて、パ
ルス発生器４２の周波数がこの差の信号電圧に比
例して変化するようになる。この結果、インバー
タ１０のスイツチング周波数FACがベース・ドラ
イブ回路３０〜３６の制御の下で以下のように変
化する。即ち、ノード６０において検知された差
Vr−V′DCを零即ち、減じるように周波数FACを変
化させる。例えば、VDCCがVrを超える場合には、
このスイツチング周波数FACを減少させる。この
VDCがVrより少ない場合には、このスイツチング
周波数FACをフイードバツク制御ループによつて
増加させるようにする。 このようにスイツチング周波数における差〓
FACを以下のように表現できる。 (1)……〓FAC＝（Vave）Ｃ ここでＣは電圧−周波数コンバータ４２の比例
特性の定数である。 また、平均化回路網４６によつてVaveを以下の
ように計算する。 (2)……Vave＝K∫t 0（Vr−V′DC）e-t/〓dt ここでＫおよび〓は定数である。 方程式(2)を方程式(1)に代入すると (3)……〓FAC＝KC∫t 0（Vr−V′DC）e-t/〓dt となる。 従つて、このスイツチング周波数FACを簡単な
フイードバツク制御ループ１０，１４，４０，４
２，４４，４６，６０，６２で制御することがで
きる。このような簡単なフイードバツク制御ルー
プは本質的に安定なものである。その理由は、平
均化回路網４６によつて行なわれた平均値計算に
よつてインバータ１０の多数のスイツチングサイ
クルに亘つて差の信号Vr−V′DCを積分するからで
ある。これによつて電圧における一時的な変化を
最小限に留めることができるので、極めて大きな
利益となる。 次にパルス幅制御について説明する。 トランジスタ１８〜２４の各々におけるスイツ
チング過渡状態に基因した電力損失の問題点を本
発明によればこれらトランジスタ１８〜２４の
各々を正確に制御することによつて解決できる。
従つて、各トランジスタは、タンク回路２６の共
振期間（ｗ共振周波数の逆数）の1/2にほぼ等し
い期間だけオンするようになる。このタンク回路
２６を流れる電流の時間波形はこの回路の共振周
波数の正弦波に相当し、この正弦波は各共振期間
中に零振幅（即ち、“ゼロクロスオーバー”）を２
度有するものである。ベース・ドライブ回路３０
〜３６によつて発生された電圧パルス列の一定な
パルス幅は、この回路の簡単な設計調整を施すこ
とによつてタンク回路２６の共振期間の約半分の
パルス幅に選定できる。この結果、トランジスタ
１８〜２４の各々はこのゼロクロスオーバーの瞬
間またはそれより僅か後にオフするようになる。
即ち、各トランジスタ１８〜２４を最少のコレク
タ電流でスイツチングでき、この結果スイチング
転移パワーロスを最少にできる。インバータ１０
の効率を極めて改善できるようになる。このベー
ス・ドライブ回路のパルス幅の調整は当業者であ
れば簡単に行うことができるので、ここではこれ
以上説明しないものとする。 次にインバータ回路１０の動作について詳述す
る。 第３図は、第１図のインバータ電源の一部を示
す回路図であり、パワースイツチングトランジス
タ１８〜２４と、ダイオード５０〜５６と、直列
共振タンク回路２６と整流回路１４およびベー
ス・ドライブ回路３０〜３６とが設けられてい
る。この共振タンク回路２６は、インダクタ２６
ａ，コンデンサ２６ｂおよび出力変圧器１２を有
している。この整流回路１４は４個のダイオード
１４ａ，１４ｂ，１４ｃおよび１４４ｄを全波整
流ブリツジ回路を構成し、更に出力コンデンサ１
４ｅを有している。 第１図および第３図のインバータの動作波形を
第２図に示す。タンク回路２６に流れる電流波形
を第２ｅ図に示す。トランジスタ１８，２４のベ
ースのそれぞれに印加するベース・ドライブ回路
３０，３６の出力電圧パルス列の波形を第２ｃ図
に示す。トランジスタ２０，２２のベースのそれ
ぞれに印加するベース・ドライブ回路３２，３４
のコンプリメンタリ出力電圧パルス列の波形を第
２ｄ図に示す。第２ｃ図および第２ｄ図の各々の
パルス列のパルス幅Ｗは、タンク回路２６の共振
周期Ｔの約半分の期間に相当するものである。他
方このパルス繰返し周波数はスイツチング周波数
FFACである。 次に第３図のインバータの動作を第２図および
第３図を参照し乍ら説明する。時刻t1において、
ベース・ドライブ回路３２，３４によつて正の電
圧（第２ｄ図）をトランジスタ２０，２２のそれ
ぞれのベースに印加することによつて、トランジ
スタ２０，２２（第２ｂ図）の各各のコレクタ電
圧が最小値に下がる。一方、ベース・ドライブ回
路３０，３６によつてトランジスタ１８，２４を
オフに維持できるので、電流が第３図の実線で示
した方向に流れるようになる。コンデンサ２６ｂ
は、第２ｆ図で示すように時刻t1でこの両端間の
電圧VACが増加するので充電を開始する。タンク
回路２６を流れ電流（第２ｅ図）は、インダクタ
２６ａのインダクタンスとコンデンサ２６ｂのキ
ヤパシタンスとによつて決められた共振周期；Ｔ
を有する正弦波を時刻t1からt2まで有するように
なる。トランジタ２０，２２のベースに印加され
たベース・ドライブ電圧（第２ｄ図）の後縁は第
２ｅ図のタンク回路電流のゼロクロスの発生時刻
t2に一致する。これによつて、トランジスタ２
０，２２は時刻t2にオフするようになる。またこ
の時刻t2に破線で示したような反対方向に、トラ
ンジスタ２０，２２のそれぞれと並列接続したダ
イオード５２，５４を経ていくらかの電流が流れ
るようになる。ダイオード５２，５４を流れる電
流によつてコンデンサ２６ｂを放電すると共に、
この電流は、コンデンサ２６ｂ両端間の電圧が供
給電圧VDCに等しくなるまで、またはトランジス
タ１８，２４がオンする時刻t3にどちらか最初に
オンするまで流れ続ける。従つてコンデンサ２６
ｂ間の電圧VACは第２ｆ図で示すように時刻t2で
減少し始める。 時刻t3Cにベース・ドライブ回路３０，３６に
よつて、トランジスタ１８，２４のそれぞれのベ
ースに正の電圧（第２ｃ図）を印加してこれらト
ランジスタをオンするので、その結果、これらト
ランジスタのコレクタ電圧は第２ａ図で示すよう
に最小値となるように減少する。このことによつ
てタンク回路電流は、反対方向に増加するように
なる。従つて、コンデンサ電圧VACは第２ｆ図で
示すように更に減少し続けるようになる。時刻t2
およびt3間の遅れＤはスイツチング周波数FACに
よつて決まる。この遅れＤは選択した基準電圧
Vrによつて順決められる。これは第１図のフイ
ード・バツク・コントロール・ループに関連して
すでに説明した。出力電圧V′DCがこの基準電圧Vr
を超えたならば、時刻t2とt3間の遅れＤは増大
し、他方、この電圧V′DCが基準電圧Vrより低くな
るとこの遅れＤは減少するようになる。 第２ｅ図のタンク回路電流は時刻t3以降、第３
図の破線で示したような反対方向に増加し続ける
ようになる。次に最大値になりその後時刻t4にゼ
ロクロスオーバー点に到達するまで減少し続ける
ようになる。電流が第１の方向（実線方向）に流
れ始めるのでコンデンサ２６ｂはダイオード５
０，５６を経て放電する。従つて、コンデンサの
電圧VACは第２ｆ図で示したように時刻t4で増加
し始める。時刻t5で、ベース・ドライブ回路３
２，３４によつて正の電圧をトランジスタ２０，
２２のそれぞれのベースに印加するごとに、タン
ク回路２６を流れる電流が第１の方向に増加する
ようになる。以上で、第３図のインバータの動作
の１サイクルを完了したことなる。 以下交流シンセサイザ（合成）について説明す
る。 前述までの実施例では整流回路１４を介して出
力直流電圧V′DCを発生する例について説明してい
たが、本発明の原理は交流の合成（シンセサイ
ザ）にも応用できる。即ち、整流回路１４からの
出力電圧自身は交流電圧V″ACであり、直流電圧
V′DCの代りに合成用に利用できる。このことは、
一定の基準電圧Vrの代りに交流の基準電圧Vr
（AC）を用いることによつて簡単に実施できる。
合成された交流電圧V″ACの周波数がスイツチン
グ周波数FACの/10程度の周波数である限りは本発
明を交流の合成に実施できるものである。 以下好適実施例について詳述する。 第４ａ図および第４ｂ図に示した回路は第１図
および第３図に示した本発明の原理を利用して構
成されたものである。 表は、第４ａ図および第４ｂ図の回路素子の
パーツ番号を表わすものであり、この表に表示し
ていない値は実施者の自由な選択に委ねるものと
する。
他の交流電圧に変換する電源用インバータに関
し、特に、このインバータ回路を極力簡素化した
上に、電源効率および安定性を改良した電源回路
に関するものである。 一般に、直流電源から電圧を変換するために
は、この直流電圧を一旦、交流電圧に変換し、そ
の後で所望の電圧に変換している。このように直
流電圧を交流電圧に変換する方法は周知なもので
あり、例えばこの手段としては、インバータがあ
り、これによつて共振タンク回路間の電圧をスイ
ツチングして交流の正弦波電圧を発生させてい
る。その後でこの電圧を変圧器に印加するもので
ある。この変圧した電圧の大きさはインバータの
スイツチング周波数によつて制御される。従つ
て、従来のインバータは、スイツチングのトラン
ジシヨン（過渡期）およびダイナミツク（動的）
な不安定性のために電力損失を含んだ欠点を有し
ている。 ソーラーセルによるイオン推進システム
（solar powered ion propulsion system）に有
効に用いられるインバータに関しての最近の提案
は、“インテリジエント”コントローラ回路に基
づいており、このコントローラ回路では、インバ
ータのスイツチングを以前のスイツチングサイク
ル中に存在する条件に応答して制御している。こ
の既知の“インテリジエント”コントローラは固
有的に不安定なものである。その理由は、このコ
ントローラの制御を前のスイツチングサイクル中
に存在する条件に基づいて行なつているためであ
る。更にまた、このコントローラはインバータの
出力極性を最小電流期間中に正確に切換える能力
に欠け、これによつて極めて大きなスイツチング
電力損失を誘起してしまう問題点がある。 この“インテリジエント”コントローラについ
ての一例が、1977年の“Power Electronies
Speeialists Confereneo Record”の第125〜134
頁の”A95％ Efficent ｌ Kilowatt DC
Convertor”（Schwarz著）に記載されている。
このような”インテリジエント”コントローラは
必然的に複雑なものとなると共に他の欠点を有し
ている。 また、他の公知例においては、インバータをサ
イリスタによつてスイツチングさせている。この
サイリスタは、各半サイクル毎に逆電流パルスを
用いる必要がある。これは、時間を最少とするた
めと、更に電力効率を下げると共にインバータの
動作周波数を下げてしまうようになる。 従つて、本発明の目的は、制御回路の安定性お
よび簡素化を向上させ乍ら、インバータの電力効
果を増大させた電源回路を提供することにある。 本発明電源回路は、直列共振タンク回路に接続
された４個のトランジスタから成るスイツチング
回路網を用いた電源インバータを特徴とするもの
である。 トランジスタのベースをタンク回路の共振周期
（即ち共振周波数の逆数）の半分にほぼ等しい持
続時間だけオンする。この本発明の特徴によつ
て、これらトランジスタの各々はインバータを流
れる電流の最小値の存在する期間中にスイツチン
グされるようになる。特に、各々のトランジスタ
を、ベース・ドライブ回路によつてこのトランジ
スタの正弦波状コレクタ電流がゼロクロス点で、
またはそれより僅か後の時点でのみオフすること
ができる。このベース・ドライブ回路によつて、
タンク回路の共振周期の約半分の周期に相当する
パルス幅を有する出力電圧パルス列をトランジス
タのベースへ印加するために発見できる。 その他の特徴としては、このベース・ドライブ
回路のスイツチング周波数が、インバータの出力
電圧と基準レベルとの間の差信号の時間積分値に
従つて変化することである。このスイツチング周
波数をフイードバツク・コントロール・ループに
よつてこの差の信号が常に零となるように制御で
きる。 本発明によるフイードバツク・コントロール・
ループは極めて安定なものである。その理由は、
差信号の時間積分は集積した平均値であるので、
その結果、この時間積分は固有的に不定期な変動
に対して反応しないものであり、さもなければ不
安定となつてしまうからである。 現在、本発明を入力直流電圧を他の直流電圧に
変換するために実施する提案がある。しかし乍
ら、本発明を交流合成用に用いることもでき、こ
の場合、基準電圧自身は一定直流電圧でなく交流
電圧となる。 以下図面を参照し乍ら本発明を詳述する。 第１図は本発明のインバータ回路であり、直流
電圧VDCを交流電圧VACに変換し、この変換した
交流電圧VACを変圧器１２によつて他の交流電圧
V′ACに変圧して、これを全波整流器１４によつて
出力直流電圧V′DCとなるように整流する。この直
流電圧V′DCを負荷１６への電力供給用に用いる。
このインバータ回路１０には４個のバイポーラ電
力トランジスタ１８，２０，２２，２４が設けら
れており、これらトランジスタを直列共振タンク
回路２６間に２つの並列回路を形成する対を成す
ように接続する。この直列共振タンク回路２６に
は直列接続したインダクタおよびコンデンサ
（個々に表示しない）が設けられている。これら
トランジスタ１８〜２４をコンプリメンタリ型で
スイツチングするので、このタンク回路２６を通
過する電流の方向は各サイクルに１回反転するよ
うになる。各サイクルの最初の半分では、トラン
ジスタ２０，２２が非導通（以下単に“オフ”と
称する）となりトランジスタ１８，２４が導通
（以下単に“オン”と称する）となるので、その
結果、このタンク回路２６を電流は第１の方向に
流れる。各サイクルの後の半分では、トランジス
タ１８，２４はオフとなりトランジスタ２０，２
２はオンとなるので、このタンク回路２６を電流
は第１の方向と反対の方向に流れるようになる。
出力電圧V′DCはこの電流をタンク回路２６で反転
またはスイツチングする周波数によつて決定され
る。これらトランジスタ１８〜２４の各々のベー
スを４個のベースドライブ回路３０〜３６の各々
に接続する。ベースドライブ回路３０〜３６をフ
イードバツク制御ループ中で分相器４０，パルス
発生器４２，電圧−周波数コンバータ４４および
び平均化回路網４６によつて制御する。 以下、スイツチング周波数フイードバツク制御
ループについて説明する。 平均化回路網４６によつて、出力直流電圧V′CD
と選択可能な基準電圧Vrとの間の差を積分した
時間を表わす電圧Vaveを発生する。この計算され
た電圧Vaveによつて、電圧−周波数コンバータ４
４を介してパルス発生器４２のパルス繰返し周波
数Fpを制御する。 このパルス発生器４２の出力電圧を分相器４０
に供給する。動作中、この分相器４０によつて互
いに反対位相を有する周波数FAC＝1/2（Fp）の
２つのコンプリメンタリ・パルス列を発生する。
これらパルス列のパルス幅は一定である。このパ
ルス列の一方をベース・ドライブ回路３２，３４
へ供給すると共に、他方をベース・ドライブ回路
３０，３６に供給する。動作中、ベース・ドライ
ブ回路３２，３４によつて対応する電圧パルス列
をトランジスタ２０，２２のヘーズにそれぞれ印
加することによつて、これらのベース電圧は周波
数FACでオンとオフとを交互に繰返すようになる。
同時に、ベース・ドライブ回路３０，３６によつ
て、トランジスタ１８，２４のベースへコンプリ
メンタリ（即ち反対の）位相の同様な電圧パルス
列へ供給する。このため、これらのベース電圧は
相補（＝コンプリメンタリ）状態の下で周波数
FACでオンとオフとを交互に繰返すようになる。 上述したベース・ドライブ回路３０〜３６は当
業者であれば容易に組立てられるが、本発明にお
いては、前述した関連の特許出願明細書
（HancockおよびRobson発明者）中に記載され
たタイプのベース・ドライブ回路を用いるのが望
ましいものである。 トランジスタ１８〜２４の各ベース電圧はオン
とオフ間の電圧で交互に変化するので、これらの
エミツタ−コレクタ電流もオンとオフとの間で変
化するようになる。従つて、トランジスタペア１
８，２４中のエミツタ−コレクタ電流は、トラン
ジスタペア２０，２４のエミツタ−コレクタ電流
に対して相補的に周波数FACで交互に変化するよ
うになる。従つて、タンク回路２６を通過する電
流はスイツチング周波数FACで反転し、これによ
つてタンク回路２６に交流電圧VACを誘起するよ
うになる。この交流電圧VACを変圧器１２によつ
てこのスイツチング周波数FACで決定された大き
さを有する他の交流電圧V′ACに変圧する。 この変圧した電圧V′ACを整流器１４で整流して
直流の出力電圧V′DCを得て、これを次に電圧ピー
ク検知回路６２を経て減算ノード６０へ帰還す
る。また基準電圧Vrもこの減算ノード６０へ供
給するので、差信号Vr−V′DCが平均化回路網４６
へ供給されるようになる（この電圧ピーク検知回
路６２は既知なタイプなものであり、出力電圧
V′DCのピーク値のみを検知するものである）。 この平均化回路網４６によつて積分された差の
信号電圧Vaveを発生し、この信号電圧を電圧−周
波数コンバータ４４に供給することによつて、パ
ルス発生器４２の周波数がこの差の信号電圧に比
例して変化するようになる。この結果、インバー
タ１０のスイツチング周波数FACがベース・ドラ
イブ回路３０〜３６の制御の下で以下のように変
化する。即ち、ノード６０において検知された差
Vr−V′DCを零即ち、減じるように周波数FACを変
化させる。例えば、VDCCがVrを超える場合には、
このスイツチング周波数FACを減少させる。この
VDCがVrより少ない場合には、このスイツチング
周波数FACをフイードバツク制御ループによつて
増加させるようにする。 このようにスイツチング周波数における差〓
FACを以下のように表現できる。 (1)……〓FAC＝（Vave）Ｃ ここでＣは電圧−周波数コンバータ４２の比例
特性の定数である。 また、平均化回路網４６によつてVaveを以下の
ように計算する。 (2)……Vave＝K∫t 0（Vr−V′DC）e-t/〓dt ここでＫおよび〓は定数である。 方程式(2)を方程式(1)に代入すると (3)……〓FAC＝KC∫t 0（Vr−V′DC）e-t/〓dt となる。 従つて、このスイツチング周波数FACを簡単な
フイードバツク制御ループ１０，１４，４０，４
２，４４，４６，６０，６２で制御することがで
きる。このような簡単なフイードバツク制御ルー
プは本質的に安定なものである。その理由は、平
均化回路網４６によつて行なわれた平均値計算に
よつてインバータ１０の多数のスイツチングサイ
クルに亘つて差の信号Vr−V′DCを積分するからで
ある。これによつて電圧における一時的な変化を
最小限に留めることができるので、極めて大きな
利益となる。 次にパルス幅制御について説明する。 トランジスタ１８〜２４の各々におけるスイツ
チング過渡状態に基因した電力損失の問題点を本
発明によればこれらトランジスタ１８〜２４の
各々を正確に制御することによつて解決できる。
従つて、各トランジスタは、タンク回路２６の共
振期間（ｗ共振周波数の逆数）の1/2にほぼ等し
い期間だけオンするようになる。このタンク回路
２６を流れる電流の時間波形はこの回路の共振周
波数の正弦波に相当し、この正弦波は各共振期間
中に零振幅（即ち、“ゼロクロスオーバー”）を２
度有するものである。ベース・ドライブ回路３０
〜３６によつて発生された電圧パルス列の一定な
パルス幅は、この回路の簡単な設計調整を施すこ
とによつてタンク回路２６の共振期間の約半分の
パルス幅に選定できる。この結果、トランジスタ
１８〜２４の各々はこのゼロクロスオーバーの瞬
間またはそれより僅か後にオフするようになる。
即ち、各トランジスタ１８〜２４を最少のコレク
タ電流でスイツチングでき、この結果スイチング
転移パワーロスを最少にできる。インバータ１０
の効率を極めて改善できるようになる。このベー
ス・ドライブ回路のパルス幅の調整は当業者であ
れば簡単に行うことができるので、ここではこれ
以上説明しないものとする。 次にインバータ回路１０の動作について詳述す
る。 第３図は、第１図のインバータ電源の一部を示
す回路図であり、パワースイツチングトランジス
タ１８〜２４と、ダイオード５０〜５６と、直列
共振タンク回路２６と整流回路１４およびベー
ス・ドライブ回路３０〜３６とが設けられてい
る。この共振タンク回路２６は、インダクタ２６
ａ，コンデンサ２６ｂおよび出力変圧器１２を有
している。この整流回路１４は４個のダイオード
１４ａ，１４ｂ，１４ｃおよび１４４ｄを全波整
流ブリツジ回路を構成し、更に出力コンデンサ１
４ｅを有している。 第１図および第３図のインバータの動作波形を
第２図に示す。タンク回路２６に流れる電流波形
を第２ｅ図に示す。トランジスタ１８，２４のベ
ースのそれぞれに印加するベース・ドライブ回路
３０，３６の出力電圧パルス列の波形を第２ｃ図
に示す。トランジスタ２０，２２のベースのそれ
ぞれに印加するベース・ドライブ回路３２，３４
のコンプリメンタリ出力電圧パルス列の波形を第
２ｄ図に示す。第２ｃ図および第２ｄ図の各々の
パルス列のパルス幅Ｗは、タンク回路２６の共振
周期Ｔの約半分の期間に相当するものである。他
方このパルス繰返し周波数はスイツチング周波数
FFACである。 次に第３図のインバータの動作を第２図および
第３図を参照し乍ら説明する。時刻t1において、
ベース・ドライブ回路３２，３４によつて正の電
圧（第２ｄ図）をトランジスタ２０，２２のそれ
ぞれのベースに印加することによつて、トランジ
スタ２０，２２（第２ｂ図）の各各のコレクタ電
圧が最小値に下がる。一方、ベース・ドライブ回
路３０，３６によつてトランジスタ１８，２４を
オフに維持できるので、電流が第３図の実線で示
した方向に流れるようになる。コンデンサ２６ｂ
は、第２ｆ図で示すように時刻t1でこの両端間の
電圧VACが増加するので充電を開始する。タンク
回路２６を流れ電流（第２ｅ図）は、インダクタ
２６ａのインダクタンスとコンデンサ２６ｂのキ
ヤパシタンスとによつて決められた共振周期；Ｔ
を有する正弦波を時刻t1からt2まで有するように
なる。トランジタ２０，２２のベースに印加され
たベース・ドライブ電圧（第２ｄ図）の後縁は第
２ｅ図のタンク回路電流のゼロクロスの発生時刻
t2に一致する。これによつて、トランジスタ２
０，２２は時刻t2にオフするようになる。またこ
の時刻t2に破線で示したような反対方向に、トラ
ンジスタ２０，２２のそれぞれと並列接続したダ
イオード５２，５４を経ていくらかの電流が流れ
るようになる。ダイオード５２，５４を流れる電
流によつてコンデンサ２６ｂを放電すると共に、
この電流は、コンデンサ２６ｂ両端間の電圧が供
給電圧VDCに等しくなるまで、またはトランジス
タ１８，２４がオンする時刻t3にどちらか最初に
オンするまで流れ続ける。従つてコンデンサ２６
ｂ間の電圧VACは第２ｆ図で示すように時刻t2で
減少し始める。 時刻t3Cにベース・ドライブ回路３０，３６に
よつて、トランジスタ１８，２４のそれぞれのベ
ースに正の電圧（第２ｃ図）を印加してこれらト
ランジスタをオンするので、その結果、これらト
ランジスタのコレクタ電圧は第２ａ図で示すよう
に最小値となるように減少する。このことによつ
てタンク回路電流は、反対方向に増加するように
なる。従つて、コンデンサ電圧VACは第２ｆ図で
示すように更に減少し続けるようになる。時刻t2
およびt3間の遅れＤはスイツチング周波数FACに
よつて決まる。この遅れＤは選択した基準電圧
Vrによつて順決められる。これは第１図のフイ
ード・バツク・コントロール・ループに関連して
すでに説明した。出力電圧V′DCがこの基準電圧Vr
を超えたならば、時刻t2とt3間の遅れＤは増大
し、他方、この電圧V′DCが基準電圧Vrより低くな
るとこの遅れＤは減少するようになる。 第２ｅ図のタンク回路電流は時刻t3以降、第３
図の破線で示したような反対方向に増加し続ける
ようになる。次に最大値になりその後時刻t4にゼ
ロクロスオーバー点に到達するまで減少し続ける
ようになる。電流が第１の方向（実線方向）に流
れ始めるのでコンデンサ２６ｂはダイオード５
０，５６を経て放電する。従つて、コンデンサの
電圧VACは第２ｆ図で示したように時刻t4で増加
し始める。時刻t5で、ベース・ドライブ回路３
２，３４によつて正の電圧をトランジスタ２０，
２２のそれぞれのベースに印加するごとに、タン
ク回路２６を流れる電流が第１の方向に増加する
ようになる。以上で、第３図のインバータの動作
の１サイクルを完了したことなる。 以下交流シンセサイザ（合成）について説明す
る。 前述までの実施例では整流回路１４を介して出
力直流電圧V′DCを発生する例について説明してい
たが、本発明の原理は交流の合成（シンセサイ
ザ）にも応用できる。即ち、整流回路１４からの
出力電圧自身は交流電圧V″ACであり、直流電圧
V′DCの代りに合成用に利用できる。このことは、
一定の基準電圧Vrの代りに交流の基準電圧Vr
（AC）を用いることによつて簡単に実施できる。
合成された交流電圧V″ACの周波数がスイツチン
グ周波数FACの/10程度の周波数である限りは本発
明を交流の合成に実施できるものである。 以下好適実施例について詳述する。 第４ａ図および第４ｂ図に示した回路は第１図
および第３図に示した本発明の原理を利用して構
成されたものである。 表は、第４ａ図および第４ｂ図の回路素子の
パーツ番号を表わすものであり、この表に表示し
ていない値は実施者の自由な選択に委ねるものと
する。
【表】
【表】
【表】
ベース・ドライブ回路３０〜３６，インバータ
回路１０，タンク回路２６，変圧器１２，整流器
１４，平均化回路網４６，電圧−周波数コンバー
タ４４，パルス発生器４２および分相器４０の動
作についてはすでに説明した。 しかし、第４ａ図および４ｂ図の実施例中の平
均化回路網４６の動作について説明する。整流器
１４におけるインバータ出力電圧V′DCから得られ
た電圧をこの平均化回路網４６の差動増幅器１７
０の正の入力端子に印加する。この得られた電圧
は実際にはインバータを流れる電流を表わすもの
である。基準電圧Vrを可変抵抗１９４の処で選
択すると共に、これを差動増幅器１７０の負のタ
ーミナルに供給する。この差動増幅１７０の出力
端子で発生させた差の電圧Vr−V′DCをコンデンサ
１７８間で積分すると共に電圧−周波数コンバー
タ４４の入力端子に供給する。従つてこの差動増
幅器１７０の正および負の入力端子は第１図の引
算ノード６０として機能するようになる。 第４ａ図および第４ｂ図の回路には以下のよう
な既知の装置が設けられている。即ち、過電流増
幅器９０，過電流コンパレータ９２，リサイクル
コントローラ９４および次の表で挙げられた素
子を有するON／OFFスイツチ９６を有するもの
である。
回路１０，タンク回路２６，変圧器１２，整流器
１４，平均化回路網４６，電圧−周波数コンバー
タ４４，パルス発生器４２および分相器４０の動
作についてはすでに説明した。 しかし、第４ａ図および４ｂ図の実施例中の平
均化回路網４６の動作について説明する。整流器
１４におけるインバータ出力電圧V′DCから得られ
た電圧をこの平均化回路網４６の差動増幅器１７
０の正の入力端子に印加する。この得られた電圧
は実際にはインバータを流れる電流を表わすもの
である。基準電圧Vrを可変抵抗１９４の処で選
択すると共に、これを差動増幅器１７０の負のタ
ーミナルに供給する。この差動増幅１７０の出力
端子で発生させた差の電圧Vr−V′DCをコンデンサ
１７８間で積分すると共に電圧−周波数コンバー
タ４４の入力端子に供給する。従つてこの差動増
幅器１７０の正および負の入力端子は第１図の引
算ノード６０として機能するようになる。 第４ａ図および第４ｂ図の回路には以下のよう
な既知の装置が設けられている。即ち、過電流増
幅器９０，過電流コンパレータ９２，リサイクル
コントローラ９４および次の表で挙げられた素
子を有するON／OFFスイツチ９６を有するもの
である。
【表】
【表】
インバータ回路１０を流れる電流は直列抵抗１
３７ａおよび１３７ｂを経て流れる。差動増幅器
９０ａおよび９０ｂによつてこれら２個の抵抗１
３７ａおよび１３７ｂ間の電位差を検知でき、こ
れによつてこれらを流れるインバータ電流に比例
した出力電圧を発生する。これら出力電圧を過電
流増幅器９０の出力端子で加算して、この電圧を
過電流コンパレータ９２を有する差動増幅器９２
ａの正の入力端子に供給するようにする。可変抵
抗２７６選択した基準電圧を差動増幅器９２ａの
負の入力端子に印加する。この増幅器９２ａによ
つて発生させた差動電圧を電圧−周波数コンバー
タ４４の入力端子に印加する。この結果、インバ
ータ電流が可変抵抗２７６からの基準電圧によつ
て規定されたレベルを超過する場合に、このコン
パレータ９２は電圧−周波数コンバータ４４に印
加した入力電圧を変化させてスイツチング周波数
FACおよびインバータ電流を減少させるようにな
る。 リサイクル・コントローラ９４およびON／
OFFスイツチ９６は、零ボルトの基準電圧を平
均化回路網４６の差動増幅器１７０の正の端子に
印加することによつてインバータ１０の動作を停
止できるものである。
３７ａおよび１３７ｂを経て流れる。差動増幅器
９０ａおよび９０ｂによつてこれら２個の抵抗１
３７ａおよび１３７ｂ間の電位差を検知でき、こ
れによつてこれらを流れるインバータ電流に比例
した出力電圧を発生する。これら出力電圧を過電
流増幅器９０の出力端子で加算して、この電圧を
過電流コンパレータ９２を有する差動増幅器９２
ａの正の入力端子に供給するようにする。可変抵
抗２７６選択した基準電圧を差動増幅器９２ａの
負の入力端子に印加する。この増幅器９２ａによ
つて発生させた差動電圧を電圧−周波数コンバー
タ４４の入力端子に印加する。この結果、インバ
ータ電流が可変抵抗２７６からの基準電圧によつ
て規定されたレベルを超過する場合に、このコン
パレータ９２は電圧−周波数コンバータ４４に印
加した入力電圧を変化させてスイツチング周波数
FACおよびインバータ電流を減少させるようにな
る。 リサイクル・コントローラ９４およびON／
OFFスイツチ９６は、零ボルトの基準電圧を平
均化回路網４６の差動増幅器１７０の正の端子に
印加することによつてインバータ１０の動作を停
止できるものである。
第１図は本発明によるインバータおよびフイード
バツク・ループを表わすブロツクダイヤグラム、
第２図は第１図の回路の各部の動作波形図、第３
図は、第１図のインバータの一部を示す回路図、
第４ａ図および第４ｂ図は本発明装置の具体的な
回路図である。 １０……インバータ、１４……整流回路、１８
〜２４，１００ａ〜１００ｄ，１１０２ａ〜１０
２ｄ，２３５，２４０，２８４，９４ａ，９６ｂ
……トランジスタ、３０〜３６……ベース・ドラ
イブ回路、４０……分相器、４２……パルス発
生、４４……電圧−周波数コンバータ、４６……
平均化回路網、６０……引算ノード、６２……ピ
ーク電圧検知回路、９０……過電流増幅器、１７
０……差動増幅器、２２６，２２８，２３０……
シユミツト・トリガ。
バツク・ループを表わすブロツクダイヤグラム、
第２図は第１図の回路の各部の動作波形図、第３
図は、第１図のインバータの一部を示す回路図、
第４ａ図および第４ｂ図は本発明装置の具体的な
回路図である。 １０……インバータ、１４……整流回路、１８
〜２４，１００ａ〜１００ｄ，１１０２ａ〜１０
２ｄ，２３５，２４０，２８４，９４ａ，９６ｂ
……トランジスタ、３０〜３６……ベース・ドラ
イブ回路、４０……分相器、４２……パルス発
生、４４……電圧−周波数コンバータ、４６……
平均化回路網、６０……引算ノード、６２……ピ
ーク電圧検知回路、９０……過電流増幅器、１７
０……差動増幅器、２２６，２２８，２３０……
シユミツト・トリガ。
Claims (1)
- 【特許請求の範囲】 １ 直列接続された容量性素子および誘導性素子
を含み、電流がその中を通つて流れる共振タンク
回路と、 一次巻線と二次巻線とを有し、一次巻線が前記
共振タンク回路に直列に接続されてなる変圧器
と、 所定の正電圧および所定の負電圧それぞれを交
互に前記タンク回路の共振周波数の逆数の1/2に
実質的に等しい期間前記タンク回路および前記変
圧器の一次巻線に印加するためのスイツチング手
段と、 前記タンク回路からの過剰エネルギを前記所定
の正電圧および負電圧の電圧源に戻すための手段
と、 前記スイツチング手段が前記所定の正電圧およ
び負電圧を前記タンク回路および前記変圧器の一
次巻線に印加するその周波数にしたがつて変化す
る出力電圧を提供するための、前記変圧器の二次
巻線に接続された出力電圧手段と、 前記出力電圧手段の出力電圧と所定の基準電圧
と比較し、両電圧間の時間平均された電位差を示
すフイードバツク・エラー信号を発生する電圧比
較手段と、 前記電圧比較手段からのフイードバツク・エラ
ー信号にしたがつて変化する周波数を有する制御
信号を発生する電圧−周波数変換手段と、および 前記電圧−周波数変換手段からの制御信号の各
サイクルに応答し、前記スイツチング手段が前記
所定の正電圧および負電圧を前記タンク回路およ
び前記変圧器の一次巻線に交互に印加するように
制御するパルス信号を発生するためのパルス発生
手段と、 を具備して成る電源回路。 ２ 前記電圧−周波数変換手段は実質的に直流信
号周波数から前記共振回路の共振周波数までの連
続する範囲にわたつて前記電圧−周波数変換手段
からの制御信号の周波数を変化させるものであ
る、特許請求の範囲第１項に記載の電源回路。 ３ 前記電圧比較手段は、 前記出力電圧手段の出力電圧と前記所定の基準
電圧とを比較し両電圧間の瞬間的電位差にしたが
つて変化する瞬間的エラー信号を出力するための
差動増幅手段と、および 前記差動増幅手段からの全時間にわたる瞬間的
エラー信号を平均し、前記電圧−周波数変換手段
に結合するための前記時間平均されたエラー信号
を発生するための平均化手段と、 を具備して成る特許請求の範囲第１項に記載の電
源回路。 ４ 可変負荷が前記変圧器の前記二次巻線に接続
されており、前記タンク回路は、前記可変負荷が
最大に近い時、このタンク回路内に、前記所定の
正電圧および負電圧の電圧源に戻る過剰エネルギ
が実質的に存在しないように、前記可変負荷に関
連して設計されており、それにより電源回路の性
能を向上させている、ことから成る特許請求の範
囲第１項に記載の電源回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US32213481A | 1981-11-17 | 1981-11-17 | |
| US322134 | 1981-11-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5889076A JPS5889076A (ja) | 1983-05-27 |
| JPH0532989B2 true JPH0532989B2 (ja) | 1993-05-18 |
Family
ID=23253588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57200490A Granted JPS5889076A (ja) | 1981-11-17 | 1982-11-17 | 電源回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0081302B1 (ja) |
| JP (1) | JPS5889076A (ja) |
| DE (1) | DE3273486D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4475149A (en) * | 1982-09-13 | 1984-10-02 | Venus Scientific Inc. | Resonant current-driven power source |
| CA1239986A (en) * | 1985-02-06 | 1988-08-02 | Reliance Electric Company | Control of a series resonant converter |
| GB2196803B (en) * | 1986-10-24 | 1990-10-31 | Kyoei Densoku Co Ltd | High-frequency power supply output control arrangement |
| MY103982A (en) * | 1988-03-22 | 1993-10-30 | Nippon Denki Home Electronics | Ghost canceling apparatus. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3596165A (en) * | 1969-07-24 | 1971-07-27 | Tektronix Inc | Converter circuit having a controlled output |
| JPS5829711B2 (ja) * | 1978-06-30 | 1983-06-24 | 新電元工業株式会社 | トランジスタインバ−タの制御方式 |
| GB2057168A (en) * | 1979-08-28 | 1981-03-25 | Hewlett Packard Co | Power supplies |
| CA1167916A (en) * | 1979-10-10 | 1984-05-22 | Robert E. White | Converter circuit employing pulse-width modulation |
-
1982
- 1982-11-15 EP EP82306055A patent/EP0081302B1/en not_active Expired
- 1982-11-15 DE DE8282306055T patent/DE3273486D1/de not_active Expired
- 1982-11-17 JP JP57200490A patent/JPS5889076A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5889076A (ja) | 1983-05-27 |
| EP0081302A1 (en) | 1983-06-15 |
| EP0081302B1 (en) | 1986-09-24 |
| DE3273486D1 (en) | 1986-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2583258B2 (ja) | 静電電力変換の方法および装置 | |
| US4974141A (en) | AC to DC power converter with input current waveform control for buck-boost regualtion of output | |
| US4964029A (en) | AC to DC power converter with input current waveform control for buck-boost regulation of output | |
| Kikuchi et al. | Single phase amplitude modulation inverter for utility interaction photovoltaic system | |
| US4833584A (en) | Quasi-resonant current mode static power conversion method and apparatus | |
| JP3392128B2 (ja) | 共振インバータ | |
| US4277667A (en) | Induction heating apparatus with negative feedback controlled pulse generation | |
| JPH05504879A (ja) | 改良型力率補正回路を有する無停電電源装置 | |
| US4757432A (en) | Series resonant inverter with integrating feedback control loop | |
| JPH0851790A (ja) | 誘導性負荷用制御回路 | |
| JPH0523040B2 (ja) | ||
| US4004187A (en) | Push-pull inverter ballast for arc discharge lamps | |
| WO2002060044A1 (en) | Power apparatus | |
| US3735237A (en) | Cycle converter power supply for microwave heating | |
| US4253139A (en) | Power conversion and regulation system | |
| JP3429417B2 (ja) | フォワ−ド型ｄｃ−ｄｃコンバ−タ | |
| JPH0532989B2 (ja) | ||
| JP2777892B2 (ja) | 共振型インバータ式ｘ線装置 | |
| Frohleke et al. | Resonant transition switching welding power supply | |
| JPH037066A (ja) | 直流電源装置 | |
| JPH03251079A (ja) | Ｘ線電源装置 | |
| JP2784951B2 (ja) | 電源装置 | |
| JP2768813B2 (ja) | インバータ電子レンジの駆動回路 | |
| JPH0132754B2 (ja) | ||
| JP2515403Y2 (ja) | スイッチング電源 |