JPH05330119A - サーマルプリンタ - Google Patents
サーマルプリンタInfo
- Publication number
- JPH05330119A JPH05330119A JP31832592A JP31832592A JPH05330119A JP H05330119 A JPH05330119 A JP H05330119A JP 31832592 A JP31832592 A JP 31832592A JP 31832592 A JP31832592 A JP 31832592A JP H05330119 A JPH05330119 A JP H05330119A
- Authority
- JP
- Japan
- Prior art keywords
- current
- thermal
- thermal print
- power supply
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007651 thermal printing Methods 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 abstract description 10
- 238000007639 printing Methods 0.000 abstract description 4
- 230000002459 sustained effect Effects 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 description 12
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 6
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100091482 Caenorhabditis elegans rop-1 gene Proteins 0.000 description 1
- 101100428764 Drosophila melanogaster vret gene Proteins 0.000 description 1
- 101150041570 TOP1 gene Proteins 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 サーマルプリンタのプリントモードにおい
て、サーマルプリント素子数に比例する寄生抵抗による
電圧降下で生じる電圧変動を抑制し、画質を向上させ
る。 【構成】 プリントヘッドは多数のサーマルプリント素
子Ｒｅｎと、そのそれぞれに接続して、イネーブル状態
にあるとき、選択的な電流をそれぞれの素子に流すバイ
ナリモードで構成された選択可能な個別の電流源Ｉｎを
有する。電流源Ｉｎを機能させて、一方は印刷画像に光
学濃度の像を形成するには不十分、他方は十分な電流値
の一方を選択する。それぞれのプリント素子は、レファ
レンス電源Ｖｒｅに、一対の、相補的負荷を有する抵抗
とトランジスタスイッチＴｎとを介して接続されるた
め、プリントモードにおいて、エネルギを加えられたプ
リント素子の数に関係なく、基準電源Ｖｒｅにかかる負
荷は一定となる。
て、サーマルプリント素子数に比例する寄生抵抗による
電圧降下で生じる電圧変動を抑制し、画質を向上させ
る。 【構成】 プリントヘッドは多数のサーマルプリント素
子Ｒｅｎと、そのそれぞれに接続して、イネーブル状態
にあるとき、選択的な電流をそれぞれの素子に流すバイ
ナリモードで構成された選択可能な個別の電流源Ｉｎを
有する。電流源Ｉｎを機能させて、一方は印刷画像に光
学濃度の像を形成するには不十分、他方は十分な電流値
の一方を選択する。それぞれのプリント素子は、レファ
レンス電源Ｖｒｅに、一対の、相補的負荷を有する抵抗
とトランジスタスイッチＴｎとを介して接続されるた
め、プリントモードにおいて、エネルギを加えられたプ
リント素子の数に関係なく、基準電源Ｖｒｅにかかる負
荷は一定となる。
Description
【０００１】
【産業上の利用分野】本発明はサーマルプリンタに関
し、より詳細には、サーマルプリントヘッドの発熱素子
にエネルギーを供給するための回路構成に関する。
し、より詳細には、サーマルプリントヘッドの発熱素子
にエネルギーを供給するための回路構成に関する。
【０００２】
【従来の技術】周知の如く、サーマルプリントヘッドは
互いにわずかに間隔をあけて配置されている抵抗発熱素
子またはサーマルプリント素子の列を有し、この抵抗発
熱素子またはサーマルプリント素子が選択的に駆動さ
れ、データをハードコピーとして記録する。データに
は、文書、バーコード、またはグラフィック画像に関す
るデジタル情報が含まれる。実際の動作において、サー
マルプリント素子には格納されたデジタル情報に応じ、
ドライバ回路を通じて選択的に電源からエネルギーが供
給される。それぞれのエネルギーを加えられた素子から
の熱は、次に、感熱部材または染料でコートされた巻取
り紙に直接加えられ、拡散により紙またはその他の記録
紙へ染料が転写される。コダック（登録商標）のデジタ
ル式連続濃淡プリンタＸＬ７７００はこのようなサーマ
ルプリント素子を有し、上記のごとく機能する。
互いにわずかに間隔をあけて配置されている抵抗発熱素
子またはサーマルプリント素子の列を有し、この抵抗発
熱素子またはサーマルプリント素子が選択的に駆動さ
れ、データをハードコピーとして記録する。データに
は、文書、バーコード、またはグラフィック画像に関す
るデジタル情報が含まれる。実際の動作において、サー
マルプリント素子には格納されたデジタル情報に応じ、
ドライバ回路を通じて選択的に電源からエネルギーが供
給される。それぞれのエネルギーを加えられた素子から
の熱は、次に、感熱部材または染料でコートされた巻取
り紙に直接加えられ、拡散により紙またはその他の記録
紙へ染料が転写される。コダック（登録商標）のデジタ
ル式連続濃淡プリンタＸＬ７７００はこのようなサーマ
ルプリント素子を有し、上記のごとく機能する。
【０００３】ピクセル上に光学濃度の像を形成するため
にサーマルプリント素子に供給される電力は、抵抗発熱
素子で消費される電力の関数である。サーマルプリント
素子で消費される電力は、サーマルプリント素子におけ
る電圧降下の二乗を素子の抵抗で除した値に等しい。
にサーマルプリント素子に供給される電力は、抵抗発熱
素子で消費される電力の関数である。サーマルプリント
素子で消費される電力は、サーマルプリント素子におけ
る電圧降下の二乗を素子の抵抗で除した値に等しい。
【０００４】単一濃度の画像プリンタの典型的な一例が
図５に示されている。プリントモードにおいては、電源
電圧Ｖｓは、サーマルプリント素子Ｒｅ１−Ｒｅｎに印
加される。プリンタには、電流を素子のうちの一個また
は複数個に流すための電子回路が存在し、これは印刷機
能を果たすために必須のものである。説明の便宜上、回
路構成を単純化して、シフトレジスタＳＲ１−ＳＲｎ、
イネーブル信号Ｅ１、論理ゲートＡＮＤ１−ＡＮＤｎ、
及びトランジスタスイッチＴ１−Ｔｎを示している。こ
れらのデバイスの詳細は、プリンタの機種により異なっ
ているが、この基本的機能はどの回路設計のなかにも存
在している。
図５に示されている。プリントモードにおいては、電源
電圧Ｖｓは、サーマルプリント素子Ｒｅ１−Ｒｅｎに印
加される。プリンタには、電流を素子のうちの一個また
は複数個に流すための電子回路が存在し、これは印刷機
能を果たすために必須のものである。説明の便宜上、回
路構成を単純化して、シフトレジスタＳＲ１−ＳＲｎ、
イネーブル信号Ｅ１、論理ゲートＡＮＤ１−ＡＮＤｎ、
及びトランジスタスイッチＴ１−Ｔｎを示している。こ
れらのデバイスの詳細は、プリンタの機種により異なっ
ているが、この基本的機能はどの回路設計のなかにも存
在している。
【０００５】プリントモードにおいては、シフトレジス
タＳＲ１−ＳＲｎのうち、光学濃度の像を形成すべきピ
クセルに対応する位置のシフトレジスタに、それぞれ論
理「１」がロードされる。ＡＮＤゲートＡＮＤ１−ＡＮ
Ｄｎで、シフトレジスタＳＲ１−ＳＲｎの出力とイネー
ブル信号Ｅ１との論理積がとられる。イネーブル信号Ｅ
１は、電流をサーマルプリント素子Ｒｅ１−Ｒｅｎに流
す持続時間を示すために形成される。ゲートＡＮＤ１−
ＡＮＤｎの出力によって、トランジスタスイッチＴ１−
Ｔｎがバイアスされ、電流が対応するサーマルプリント
素子Ｒｅ１−Ｒｅｎからグラウンドに流れる。光学濃度
の像を形成するためにサーマルプリント素子に供給され
る電力は、一般的にサーマルプリント素子での電圧降下
と、電流がサーマルプリント素子を流れる持続時間との
関数である。あるピクセルで形成される光学濃度と、対
応するサーマルプリント素子で消費されるエネルギーと
の関係は較正され、次の較正までの期間はその関係が一
定に保たれることが要求される。もし、何らかのメカニ
ズムによって、サーマルプリント素子に印加される電圧
が変化すれば、あるピクセルで形成される光学濃度と、
対応するサーマルプリント素子で消費されるエネルギー
との関係もまた変化する。この変化の結果、ピクセル上
に形成される像の光学濃度の予測及び制御が不可能とな
る。このことは、ピクセルの光学濃度の増加あるいは減
少として測定されるであろう。このプリンタ構成につい
て与えられるサーマルプリント素子の電力消費の式は以
下の如くである。
タＳＲ１−ＳＲｎのうち、光学濃度の像を形成すべきピ
クセルに対応する位置のシフトレジスタに、それぞれ論
理「１」がロードされる。ＡＮＤゲートＡＮＤ１−ＡＮ
Ｄｎで、シフトレジスタＳＲ１−ＳＲｎの出力とイネー
ブル信号Ｅ１との論理積がとられる。イネーブル信号Ｅ
１は、電流をサーマルプリント素子Ｒｅ１−Ｒｅｎに流
す持続時間を示すために形成される。ゲートＡＮＤ１−
ＡＮＤｎの出力によって、トランジスタスイッチＴ１−
Ｔｎがバイアスされ、電流が対応するサーマルプリント
素子Ｒｅ１−Ｒｅｎからグラウンドに流れる。光学濃度
の像を形成するためにサーマルプリント素子に供給され
る電力は、一般的にサーマルプリント素子での電圧降下
と、電流がサーマルプリント素子を流れる持続時間との
関数である。あるピクセルで形成される光学濃度と、対
応するサーマルプリント素子で消費されるエネルギーと
の関係は較正され、次の較正までの期間はその関係が一
定に保たれることが要求される。もし、何らかのメカニ
ズムによって、サーマルプリント素子に印加される電圧
が変化すれば、あるピクセルで形成される光学濃度と、
対応するサーマルプリント素子で消費されるエネルギー
との関係もまた変化する。この変化の結果、ピクセル上
に形成される像の光学濃度の予測及び制御が不可能とな
る。このことは、ピクセルの光学濃度の増加あるいは減
少として測定されるであろう。このプリンタ構成につい
て与えられるサーマルプリント素子の電力消費の式は以
下の如くである。
【０００６】 ＰＲet＝（ＶＲe ）2 ／Ｒet （１） ＶＲet＝｛Ｖs ＊（Ｒet／ｎ）｝／｛Ｒｈ＋（Ｒet／ｎ）｝ （２） ＰＲet＝｛（Ｖs ）2 （Ｒet／ｎ）2 ｝／（Ｒet）｛Ｒｈ＋（Ｒet／ｎ）｝2 （３） 式（１）に示されているように、サーマルプリント素子
で消費される電力は、サーマルプリント素子における電
圧降下ＶＲｅの二乗を素子の抵抗Ｒｅｔで除した値に等
しい。ここで、電圧ＶＲｅは、式（２）に示すように、
電源電圧Ｖｓと、ハーネス抵抗とイネーブル状態のサー
マルプリント素子の並列抵抗との分圧関係とによって決
まり、イネーブル状態のサーマルプリント素子の数はｎ
で表されている。従って、サーマルプリント素子で消費
される電力ＰＲｅｔは、式（３）に示されるようにな
る。
で消費される電力は、サーマルプリント素子における電
圧降下ＶＲｅの二乗を素子の抵抗Ｒｅｔで除した値に等
しい。ここで、電圧ＶＲｅは、式（２）に示すように、
電源電圧Ｖｓと、ハーネス抵抗とイネーブル状態のサー
マルプリント素子の並列抵抗との分圧関係とによって決
まり、イネーブル状態のサーマルプリント素子の数はｎ
で表されている。従って、サーマルプリント素子で消費
される電力ＰＲｅｔは、式（３）に示されるようにな
る。
【０００７】ハーネス抵抗が三個の可能な値をとる場合
について、あるサーマルプリント素子での電力消費を、
電圧を加えられたサーマルプリント素子の数に対してプ
ロットしたものが、図６及び表１である。
について、あるサーマルプリント素子での電力消費を、
電圧を加えられたサーマルプリント素子の数に対してプ
ロットしたものが、図６及び表１である。
【０００８】 表 １ ｎ Ｒｈ＝２ Ｒｈ＝０．２ Ｒｈ＝０．０２ １００ ０．１９１ ０．２１８ ０．２２２ １７７５ ０．０４０ ０．１７２ ０．２１６ ３５５０ ０．０１６ ０．１３７ ０．２１０ ハーネス抵抗が２．０オームのとき、３５５０個の素子
がイネーブル状態にあるときの、それぞれのサーマルプ
リント素子における電力消費は、１００個の素子がイネ
ーブル状態にあるときの電力消費の約１０％である。ハ
ーネス抵抗が０．０２オームに減少すると、３５５０個
の素子がイネーブル状態にあるときのそれぞれのサーマ
ルプリント素子における電力消費は、１００個の素子が
イネーブル状態にあるときの電力消費の約９５％とな
る。画像の内容による電力変動が５％であるという状態
は、改良された状態ではあるが、変動が０％であること
が望ましい。この記述では、サーマルプリント素子間の
抵抗のばらつき、及びサーマルヘッド内の電力分配バス
の抵抗値の変動との及ぼす作用については考慮していな
い。前記の作用はいずれも、サーマルプリント素子での
電力消費の変動を増加させる。
がイネーブル状態にあるときの、それぞれのサーマルプ
リント素子における電力消費は、１００個の素子がイネ
ーブル状態にあるときの電力消費の約１０％である。ハ
ーネス抵抗が０．０２オームに減少すると、３５５０個
の素子がイネーブル状態にあるときのそれぞれのサーマ
ルプリント素子における電力消費は、１００個の素子が
イネーブル状態にあるときの電力消費の約９５％とな
る。画像の内容による電力変動が５％であるという状態
は、改良された状態ではあるが、変動が０％であること
が望ましい。この記述では、サーマルプリント素子間の
抵抗のばらつき、及びサーマルヘッド内の電力分配バス
の抵抗値の変動との及ぼす作用については考慮していな
い。前記の作用はいずれも、サーマルプリント素子での
電力消費の変動を増加させる。
【０００９】
【発明が解決しようとする課題】サーマルプリント素子
間の抵抗の変動と、サーマルヘッド内部の電力分配バス
での抵抗値の低下を自動的に補正するために、多数の試
みがなされてきた。前記のいずれの変動も、時間的に変
化する。ほとんどのサーマルプリンタには、ドライバ回
路等の、プリント機能を制御するための回路構成が組み
込まれているために、個々のプリントヘッドの抵抗発熱
素子の接点にアクセスすることは困難である。一方、プ
リントヘッドのコネクタのターミナルの電圧を決定する
ことは、比較的容易である。しかし、プリントヘッドの
電圧には、電源線、内部接続線、及びその他のプリント
ヘッド内部の配線における寄生抵抗による電圧降下が含
まれている。前述のように、これらの寄生抵抗による電
圧降下は、印刷ラインとしてｏｎ状態（イネーブル状
態）となっている発熱素子の数に比例する。そのため、
寄生抵抗による電圧降下は、選択する発熱素子の数が変
化すると相当量変動する。発熱素子の電圧の変動によっ
て、印刷される画素またはピクセルの濃度にも顕著な変
動が生じる。
間の抵抗の変動と、サーマルヘッド内部の電力分配バス
での抵抗値の低下を自動的に補正するために、多数の試
みがなされてきた。前記のいずれの変動も、時間的に変
化する。ほとんどのサーマルプリンタには、ドライバ回
路等の、プリント機能を制御するための回路構成が組み
込まれているために、個々のプリントヘッドの抵抗発熱
素子の接点にアクセスすることは困難である。一方、プ
リントヘッドのコネクタのターミナルの電圧を決定する
ことは、比較的容易である。しかし、プリントヘッドの
電圧には、電源線、内部接続線、及びその他のプリント
ヘッド内部の配線における寄生抵抗による電圧降下が含
まれている。前述のように、これらの寄生抵抗による電
圧降下は、印刷ラインとしてｏｎ状態（イネーブル状
態）となっている発熱素子の数に比例する。そのため、
寄生抵抗による電圧降下は、選択する発熱素子の数が変
化すると相当量変動する。発熱素子の電圧の変動によっ
て、印刷される画素またはピクセルの濃度にも顕著な変
動が生じる。
【００１０】本発明の出願人により共に出願された、１
９９０年７月２日提出の、現在出願中の米国出願第５４
７，３５３号は、この問題と先行技術を扱っており、選
択した抵抗発熱素子電圧をどの印刷ラインについても選
択した発熱素子の数に関係なく十分一定に保持すること
を含む解決法を提案している。
９９０年７月２日提出の、現在出願中の米国出願第５４
７，３５３号は、この問題と先行技術を扱っており、選
択した抵抗発熱素子電圧をどの印刷ラインについても選
択した発熱素子の数に関係なく十分一定に保持すること
を含む解決法を提案している。
【００１１】いくつかの他の技術によって、これらの変
動と、その結果生じる印刷濃度の変動を防止することが
図られてきた。前記技術には、サーマルヘッドを形成す
るそれぞれの発熱素子に対して別々の電源を使用するこ
とと、ヘッドのそれぞれの発熱素子に対して個別の平衡
レジスタを備えることと、容認できない印刷が生じた場
合に、それぞれの抵抗素子に加えられる電力を調整する
ことが含まれている。米国特許第４，５４０，９９１号
では、抵抗値変動の検出器を使用する試みについて述べ
ている。前記抵抗値変動の検出器は、素子の抵抗値変動
に基く補償データを得るために、それぞれの抵抗素子に
選択的に接続されている。抵抗値補償データは、プリン
トヘッドのそれぞれの抵抗素子に対応するメモリアドレ
スに保持される。また、その補償データはメモリから読
み出され、それによって、それぞれの素子に対するプリ
ントデータが、サーマルプリントヘッドのシフトレジス
タのステージに送られる前に補償される。同様な技術
が、米国特許第４，８８７，０９２号と第４，９９６，
４８７号で開示されている。前記技術では、抵抗照合
値）を診断のために、または、それぞれの印刷ラインの
間の抵抗素子の温度を示すために使用している。前述の
すべての要因による、画像の濃度の望ましい濃度からの
変動を克服するプリントヘッドを提供することがさらに
望まれている。
動と、その結果生じる印刷濃度の変動を防止することが
図られてきた。前記技術には、サーマルヘッドを形成す
るそれぞれの発熱素子に対して別々の電源を使用するこ
とと、ヘッドのそれぞれの発熱素子に対して個別の平衡
レジスタを備えることと、容認できない印刷が生じた場
合に、それぞれの抵抗素子に加えられる電力を調整する
ことが含まれている。米国特許第４，５４０，９９１号
では、抵抗値変動の検出器を使用する試みについて述べ
ている。前記抵抗値変動の検出器は、素子の抵抗値変動
に基く補償データを得るために、それぞれの抵抗素子に
選択的に接続されている。抵抗値補償データは、プリン
トヘッドのそれぞれの抵抗素子に対応するメモリアドレ
スに保持される。また、その補償データはメモリから読
み出され、それによって、それぞれの素子に対するプリ
ントデータが、サーマルプリントヘッドのシフトレジス
タのステージに送られる前に補償される。同様な技術
が、米国特許第４，８８７，０９２号と第４，９９６，
４８７号で開示されている。前記技術では、抵抗照合
値）を診断のために、または、それぞれの印刷ラインの
間の抵抗素子の温度を示すために使用している。前述の
すべての要因による、画像の濃度の望ましい濃度からの
変動を克服するプリントヘッドを提供することがさらに
望まれている。
【００１２】通常、単一システムの電源から供給される
定電流パルスの、電圧の振幅及びパルス幅はバイナリデ
ータまたはプログラム可能なデジタルデータによって調
節されている。前記バイナリデータまたはプログラム可
能なデジタルデータは、ヘッド全体の温度と抵抗値の変
動とについて補正されているか、あるいは、本願出願に
おいて参考にされた、米国特許第４，７１０，７８３号
に記述されているように、個々のプリントヘッド素子の
温度と抵抗値の変動とについて補正されている。米国特
許第４，７１０，７８３号に記載されている操作システ
ムは、本発明で示す改良を実践することのできる環境を
提供している。
定電流パルスの、電圧の振幅及びパルス幅はバイナリデ
ータまたはプログラム可能なデジタルデータによって調
節されている。前記バイナリデータまたはプログラム可
能なデジタルデータは、ヘッド全体の温度と抵抗値の変
動とについて補正されているか、あるいは、本願出願に
おいて参考にされた、米国特許第４，７１０，７８３号
に記述されているように、個々のプリントヘッド素子の
温度と抵抗値の変動とについて補正されている。米国特
許第４，７１０，７８３号に記載されている操作システ
ムは、本発明で示す改良を実践することのできる環境を
提供している。
【００１３】
【課題を解決するための手段及び作用】上記目的を達成
するために、請求項１記載のサーマルプリンタは、第１
と第２のターミナル間に接続された複数のサーマルプリ
ント素子と、プリントヘッドの前記第１及び第２ターミ
ナルに接続され、前記サーマルプリント素子に電流を供
給する電源手段と、前記サーマルプリント素子に接続さ
れ、前記サーマルプリント素子の内前記電源手段から電
流の供給を受けるサーマルプリント素子を選択するため
の第１のバイナリデータ信号を供給する制御手段とを有
し、前記電源手段は前記サーマルプリント素子それぞれ
に対応し、基準電圧源に接続された個別の電流源を含
み、前記電流源は、第１及び第２の電流経路と、前記制
御手段から供給される第１と第２のバイナリデータ信号
に応じて、前記第１または第２の電流経路のいずれか一
方を前記基準電圧源に接続する第１及び第２のスイッチ
手段と、を含み、前記第１の電流経路は前記電源手段及
び対応する前記サーマルプリント素子に接続され、イネ
ーブル状態のサーマルプリント素子数に応じて印加電圧
に生じる変動に依存せず、前記第１のバイナリデータ信
号に応じて選択された持続時間だけ電流を前記対応する
サーマルプリント素子に供給することを特徴とする。
するために、請求項１記載のサーマルプリンタは、第１
と第２のターミナル間に接続された複数のサーマルプリ
ント素子と、プリントヘッドの前記第１及び第２ターミ
ナルに接続され、前記サーマルプリント素子に電流を供
給する電源手段と、前記サーマルプリント素子に接続さ
れ、前記サーマルプリント素子の内前記電源手段から電
流の供給を受けるサーマルプリント素子を選択するため
の第１のバイナリデータ信号を供給する制御手段とを有
し、前記電源手段は前記サーマルプリント素子それぞれ
に対応し、基準電圧源に接続された個別の電流源を含
み、前記電流源は、第１及び第２の電流経路と、前記制
御手段から供給される第１と第２のバイナリデータ信号
に応じて、前記第１または第２の電流経路のいずれか一
方を前記基準電圧源に接続する第１及び第２のスイッチ
手段と、を含み、前記第１の電流経路は前記電源手段及
び対応する前記サーマルプリント素子に接続され、イネ
ーブル状態のサーマルプリント素子数に応じて印加電圧
に生じる変動に依存せず、前記第１のバイナリデータ信
号に応じて選択された持続時間だけ電流を前記対応する
サーマルプリント素子に供給することを特徴とする。
【００１４】また、上記目的を達成するために、請求項
２記載のサーマルプリンタは、前記制御手段が前記サー
マルプリント素子数に応じた複数のステージを有し第１
と第２のバイナリ値を有する前記バイナリデータ信号を
供給するシフトレジスタと、前記第１及び第２のスイッ
チ手段に接続され、前記サーマルプリント素子に接続さ
れるそれぞれの電流源から前記第１または第２の電流経
路を介して電流を供給するゲートアレイとを有すること
を特徴とする。
２記載のサーマルプリンタは、前記制御手段が前記サー
マルプリント素子数に応じた複数のステージを有し第１
と第２のバイナリ値を有する前記バイナリデータ信号を
供給するシフトレジスタと、前記第１及び第２のスイッ
チ手段に接続され、前記サーマルプリント素子に接続さ
れるそれぞれの電流源から前記第１または第２の電流経
路を介して電流を供給するゲートアレイとを有すること
を特徴とする。
【００１５】さらに、上記目的を達成するために、請求
項３記載のサーマルプリンタは、各画像ピクセルに応じ
たプリント素子を複数個有するプリントヘッドと、各プ
リント素子に接続され、各画像ピクセル用の２n のイメ
ージ濃度を有する２進ワードを格納するｎビットのシフ
トレジスタと、前記各プリント素子にパラレルに接続さ
れた主電源手段と、駆動及び消費電流を供給する基準電
源手段と、前記ｎビットシフトレジスタに接続され、格
納された２進ワードを復調して前記２進ワードに依存す
る可能な駆動電流値、または前記駆動電流と加えられた
場合には一定値となるような相補的な関係にある消費電
流値のいずれかを出力する復調手段と、前記基準電源手
段及び前記復調手段に接続され、イネーブル状態のプリ
ント素子数に依存せず、前記プリント素子に前記駆動電
流値を供給する個別の電流駆動手段と、前記基準電源手
段及び前記復調手段に接続され、インピーダンスネット
ワークを介して前記相補的な消費電流値を消費すること
により前記基準電源手段に一定の負荷を与える個別の電
流消費手段とを有することを特徴とする。
項３記載のサーマルプリンタは、各画像ピクセルに応じ
たプリント素子を複数個有するプリントヘッドと、各プ
リント素子に接続され、各画像ピクセル用の２n のイメ
ージ濃度を有する２進ワードを格納するｎビットのシフ
トレジスタと、前記各プリント素子にパラレルに接続さ
れた主電源手段と、駆動及び消費電流を供給する基準電
源手段と、前記ｎビットシフトレジスタに接続され、格
納された２進ワードを復調して前記２進ワードに依存す
る可能な駆動電流値、または前記駆動電流と加えられた
場合には一定値となるような相補的な関係にある消費電
流値のいずれかを出力する復調手段と、前記基準電源手
段及び前記復調手段に接続され、イネーブル状態のプリ
ント素子数に依存せず、前記プリント素子に前記駆動電
流値を供給する個別の電流駆動手段と、前記基準電源手
段及び前記復調手段に接続され、インピーダンスネット
ワークを介して前記相補的な消費電流値を消費すること
により前記基準電源手段に一定の負荷を与える個別の電
流消費手段とを有することを特徴とする。
【００１６】
【実施例】以下、図面を用いながら本発明の好適な実施
例を説明する。
例を説明する。
【００１７】サーマルプリント素子における消費電力
は、前述したように、サーマルプリント素子における電
圧降下の二乗を素子の抵抗で除した値に等しい。しか
し、サーマルプリント素子における電圧降下は、画像の
内容によって変化する。サーマルプリント素子の電力を
得る好ましい方法は、それぞれの素子に個別の電流源を
備えることである。この場合は、サーマルプリント素子
における消費電力は、素子を流れる電流の二乗に素子の
抵抗を乗じた値に等しい。図５に示したトランジスタＴ
１−Ｔｎは、図１に示したように、個別の電流源Ｉ１−
Ｉｎに置き換えられる。プリントモードにおいては、シ
フトレジスタＳＲ１−ＳＲｎのうち、光学濃度の像を形
成すべきピクセルに対応する位置のシフトレジスタにそ
れぞれ論理「１」がロードされる。ＡＮＤゲートＡＮＤ
１−ＡＮＤｎで、シフトレジスタＳＲ１−ＳＲｎの出力
とイネーブル信号Ｅ１との論理積がとられる。イネーブ
ル信号Ｅ１は、電流をサーマルプリント素子Ｒｅ１−Ｒ
ｅｎに流す持続時間を決定するために形成される。ゲー
トＡＮＤ１−ＡＮＤｎの出力によって、電流源Ｉ１−Ｉ
ｎがイネーブル状態にある、すなわち、電流を対応する
サーマルプリント素子Ｒｅ１−Ｒｅｎからグランドに流
すことが可能となる。
は、前述したように、サーマルプリント素子における電
圧降下の二乗を素子の抵抗で除した値に等しい。しか
し、サーマルプリント素子における電圧降下は、画像の
内容によって変化する。サーマルプリント素子の電力を
得る好ましい方法は、それぞれの素子に個別の電流源を
備えることである。この場合は、サーマルプリント素子
における消費電力は、素子を流れる電流の二乗に素子の
抵抗を乗じた値に等しい。図５に示したトランジスタＴ
１−Ｔｎは、図１に示したように、個別の電流源Ｉ１−
Ｉｎに置き換えられる。プリントモードにおいては、シ
フトレジスタＳＲ１−ＳＲｎのうち、光学濃度の像を形
成すべきピクセルに対応する位置のシフトレジスタにそ
れぞれ論理「１」がロードされる。ＡＮＤゲートＡＮＤ
１−ＡＮＤｎで、シフトレジスタＳＲ１−ＳＲｎの出力
とイネーブル信号Ｅ１との論理積がとられる。イネーブ
ル信号Ｅ１は、電流をサーマルプリント素子Ｒｅ１−Ｒ
ｅｎに流す持続時間を決定するために形成される。ゲー
トＡＮＤ１−ＡＮＤｎの出力によって、電流源Ｉ１−Ｉ
ｎがイネーブル状態にある、すなわち、電流を対応する
サーマルプリント素子Ｒｅ１−Ｒｅｎからグランドに流
すことが可能となる。
【００１８】実現可能な電流源の一例を図２に機能的に
示す。シフトレジスタＳＲ１−ＳＲｎのうち、光学濃度
の像を形成すべきピクセルに対応する位置のシフトレジ
スタに、それぞれ論理「１」がロードされる。ＡＮＤゲ
ートＡＮＤ１で、シフトレジスタＳＲ１の出力と、イネ
ーブル信号Ｅ１との論理積がとられる。ゲートＡＮＤ１
の出力はインバータで反転され、トランジスタＴ２のベ
ースに接続されている。ゲートＡＮＤ１の出力が論理
「１」であれば、トランジスタＴ２のベースは接地され
るため、トランジスタＴ２のコレクタ・エミッタ接合は
高インピーダンス状態となる。従って、トランジスタＴ
１のベース電圧は、抵抗Ｒ２とＲ３から成る分圧器によ
って決まる。抵抗Ｒ１における電圧降下は、トランジス
タＴ１のベース電圧から、ベースのエミッタに対する電
圧（Ｖｂｅ）を減じた値に等しい。抵抗Ｒ１を流れる電
流（従って、サーマルプリント素子Ｒｅ１を流れる電
流）はＲ１の抵抗値と、抵抗Ｒ２とＲ３から成る分圧器
と、電圧Ｖｒｅｆとによって決まり、イネーブル状態に
ある素子の数に依存して生じる変動には、影響されな
い。
示す。シフトレジスタＳＲ１−ＳＲｎのうち、光学濃度
の像を形成すべきピクセルに対応する位置のシフトレジ
スタに、それぞれ論理「１」がロードされる。ＡＮＤゲ
ートＡＮＤ１で、シフトレジスタＳＲ１の出力と、イネ
ーブル信号Ｅ１との論理積がとられる。ゲートＡＮＤ１
の出力はインバータで反転され、トランジスタＴ２のベ
ースに接続されている。ゲートＡＮＤ１の出力が論理
「１」であれば、トランジスタＴ２のベースは接地され
るため、トランジスタＴ２のコレクタ・エミッタ接合は
高インピーダンス状態となる。従って、トランジスタＴ
１のベース電圧は、抵抗Ｒ２とＲ３から成る分圧器によ
って決まる。抵抗Ｒ１における電圧降下は、トランジス
タＴ１のベース電圧から、ベースのエミッタに対する電
圧（Ｖｂｅ）を減じた値に等しい。抵抗Ｒ１を流れる電
流（従って、サーマルプリント素子Ｒｅ１を流れる電
流）はＲ１の抵抗値と、抵抗Ｒ２とＲ３から成る分圧器
と、電圧Ｖｒｅｆとによって決まり、イネーブル状態に
ある素子の数に依存して生じる変動には、影響されな
い。
【００１９】ゲートＡＮＤ１の出力が論理「０」であれ
ば、トランジスタＴ２のベースは約３．５ボルトに保持
されるため、トランジスタＴ２のコレクタ・エミッタ接
合は低インピーダンス状態となる。抵抗Ｒ１を流れる電
流は、（従って、サーマルプリント素子Ｒｅ１を流れる
電流は）なくなる。この構成は、定電流源と称されてい
る。電力消費は、電圧源、Ｖｒｅを所望のレベルに設定
することによって調整できる。
ば、トランジスタＴ２のベースは約３．５ボルトに保持
されるため、トランジスタＴ２のコレクタ・エミッタ接
合は低インピーダンス状態となる。抵抗Ｒ１を流れる電
流は、（従って、サーマルプリント素子Ｒｅ１を流れる
電流は）なくなる。この構成は、定電流源と称されてい
る。電力消費は、電圧源、Ｖｒｅを所望のレベルに設定
することによって調整できる。
【００２０】ＡＮＤゲートＡＮＤ１の出力は、トランジ
スタＴ３のベースに接続されている。抵抗Ｒ５は抵抗Ｒ
３と、抵抗Ｒ４は抵抗Ｒ２と、それぞれ等しいものが選
択されている。トランジスタＴ２とトランジスタＴ３と
は、相補的に、いずれか一方がイネーブル状態、他方が
非イネーブル状態となるため、Ｒ２−Ｒ５を流れる電流
は、エネルギを加えられたサーマルプリント素子の数に
関係なく、一定に保たれている。トランジスタＴ１−Ｔ
３、及び抵抗Ｒ２−Ｒ５と同じものが、それぞれのサー
マルプリント素子に備えられている。
スタＴ３のベースに接続されている。抵抗Ｒ５は抵抗Ｒ
３と、抵抗Ｒ４は抵抗Ｒ２と、それぞれ等しいものが選
択されている。トランジスタＴ２とトランジスタＴ３と
は、相補的に、いずれか一方がイネーブル状態、他方が
非イネーブル状態となるため、Ｒ２−Ｒ５を流れる電流
は、エネルギを加えられたサーマルプリント素子の数に
関係なく、一定に保たれている。トランジスタＴ１−Ｔ
３、及び抵抗Ｒ２−Ｒ５と同じものが、それぞれのサー
マルプリント素子に備えられている。
【００２１】この技術をより拡張したものが、図３に示
されている。シフトレジスタの素子は、それぞれのサー
マルプリント素子について１またはそれ以上のビット数
のデータを保持できるように拡張されている。多数のビ
ットは、Ｒｅｆ１−Ｒｅｆｎ、それぞれのサーマルプリ
ント素子Ｒｅ１−Ｒｅｎについて、電流源Ｉ１−Ｉｎの
適切なアナログ基準を選択する。イネーブル信号Ｅ１
は、電流をサーマルプリント素子Ｒｅ１−Ｒｅｎ流す持
続時間を決定するために形成される。
されている。シフトレジスタの素子は、それぞれのサー
マルプリント素子について１またはそれ以上のビット数
のデータを保持できるように拡張されている。多数のビ
ットは、Ｒｅｆ１−Ｒｅｆｎ、それぞれのサーマルプリ
ント素子Ｒｅ１−Ｒｅｎについて、電流源Ｉ１−Ｉｎの
適切なアナログ基準を選択する。イネーブル信号Ｅ１
は、電流をサーマルプリント素子Ｒｅ１−Ｒｅｎ流す持
続時間を決定するために形成される。
【００２２】図４に機能的に示されている、プログラム
可能な電流源の実現可能な一例は、「Ｔｈｅ Ｅｌｅｃ
ｔｏｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒ’ｓ Ｈａｎｄｂ
ｏｏｋ」第二刷、フィンク（Ｄｏｎａｌｄ Ｇ．Ｆｉｎ
ｋ）編集、マッグロウ ヒルブック（ＭａｃＧｒｗ Ｈ
ｉｌｌ Ｂｏｏｋ）社、１９８２年出版、掲載の「Ｔｈ
ｅ Ｒｅｓｉｓｔｉｖｅ−Ｌａｄｄｅｒ Ｄ／Ａ Ｃｏ
ｎｖｅｒｔｅｒ」と表題された論文を拡張したものであ
る。１またはそれ以上のビット数のデータがサーマルプ
リント素子に対応するシフトレジスタにロードされる。
図４には、４ビット（０−３）が示されているが、それ
より多い、または少ないビット数の場合についても、当
業者にとっては、図４の単純な拡張として理解されよ
う。ＡＮＤゲートＡＮＤ１−ＡＮＤ３で、シフトレジス
タの出力とイネーブル信号との論理積がとられる。それ
ぞれのゲートＡＮＤn の出力はインバータＩＮＶｎで反
転され、トランジスタＴ２ｎのベースに接続される。ゲ
ートＡＮＤｎの出力が論理「１」であれば、電流はトラ
ンジスタＴ２ｎを通ってトランジスタＴｏｐ１−Ｔｏｐ
３と抵抗Ｒｏｐ１−Ｒｏｐ２とから成るオペアンプの反
転入力に流れる。
可能な電流源の実現可能な一例は、「Ｔｈｅ Ｅｌｅｃ
ｔｏｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒ’ｓ Ｈａｎｄｂ
ｏｏｋ」第二刷、フィンク（Ｄｏｎａｌｄ Ｇ．Ｆｉｎ
ｋ）編集、マッグロウ ヒルブック（ＭａｃＧｒｗ Ｈ
ｉｌｌ Ｂｏｏｋ）社、１９８２年出版、掲載の「Ｔｈ
ｅ Ｒｅｓｉｓｔｉｖｅ−Ｌａｄｄｅｒ Ｄ／Ａ Ｃｏ
ｎｖｅｒｔｅｒ」と表題された論文を拡張したものであ
る。１またはそれ以上のビット数のデータがサーマルプ
リント素子に対応するシフトレジスタにロードされる。
図４には、４ビット（０−３）が示されているが、それ
より多い、または少ないビット数の場合についても、当
業者にとっては、図４の単純な拡張として理解されよ
う。ＡＮＤゲートＡＮＤ１−ＡＮＤ３で、シフトレジス
タの出力とイネーブル信号との論理積がとられる。それ
ぞれのゲートＡＮＤn の出力はインバータＩＮＶｎで反
転され、トランジスタＴ２ｎのベースに接続される。ゲ
ートＡＮＤｎの出力が論理「１」であれば、電流はトラ
ンジスタＴ２ｎを通ってトランジスタＴｏｐ１−Ｔｏｐ
３と抵抗Ｒｏｐ１−Ｒｏｐ２とから成るオペアンプの反
転入力に流れる。
【００２３】ゲートＡＮＤｎの出力が論理「０」であれ
ば、トランジスタＴ２ｎは高インピーダンス状態とな
り、トランジスタＴ２ｎを通過して、トランジスタＴｏ
ｐ１で、オペアンプの反転入力として流れ込む電流は止
まる。ゲートＡＮＤｎの出力は、トランジスタＴ１ｎの
ベースに接続される。トランジスタＴ１ｎとトランジス
タＴ２ｎとは、相補的に、いずれか一方がイネーブル状
態、他方が非イネーブル状態となるため、グランドに流
れる電流は、シフトレジスタに格納された４ビットのデ
ータの個別の値に関係なく、一定に保たれている。トラ
ンジスタＴ２ｎは、トランジスタＴｏｐ１−Ｔｏｐ３と
抵抗Ｒｏｐ１−Ｒｏｐ２とから成るオペアンプの接地経
路を備えている。
ば、トランジスタＴ２ｎは高インピーダンス状態とな
り、トランジスタＴ２ｎを通過して、トランジスタＴｏ
ｐ１で、オペアンプの反転入力として流れ込む電流は止
まる。ゲートＡＮＤｎの出力は、トランジスタＴ１ｎの
ベースに接続される。トランジスタＴ１ｎとトランジス
タＴ２ｎとは、相補的に、いずれか一方がイネーブル状
態、他方が非イネーブル状態となるため、グランドに流
れる電流は、シフトレジスタに格納された４ビットのデ
ータの個別の値に関係なく、一定に保たれている。トラ
ンジスタＴ２ｎは、トランジスタＴｏｐ１−Ｔｏｐ３と
抵抗Ｒｏｐ１−Ｒｏｐ２とから成るオペアンプの接地経
路を備えている。
【００２４】トランジスタＴ１ーＴ３、及び抵抗Ｒ２ー
Ｒ５と同じものが、それぞれのサーマルプリント素子に
備えられている。トランジスタＴ１ｎは、直接の接地経
路を備えている。
Ｒ５と同じものが、それぞれのサーマルプリント素子に
備えられている。トランジスタＴ１ｎは、直接の接地経
路を備えている。
【００２５】回路中で、電源、Ｖｒｅｆと、トランジス
タ、Ｔ１ｎ及びＴ２ｎとの間に接続されている抵抗は、
Ｒｄａまたは２Ｒｄａのいずれかの値をとっている。２
Ｒｄａの値をとる抵抗は、もうひとつの２Ｒｄａの値を
とる抵抗とトランジスタＴ１０とに並列に接続されてい
る。良く知られているように、トランジスタＴ１０が導
通状態のとき、その抵抗チップは無視できると仮定する
と、トランジスタＴ１０が導通状態のときには、上記並
列接続（の抵抗値）は、Ｒｄａの抵抗値と等しい。導通
状態におけるＴ１０の抵抗がＲｄａに比べて無視できな
い場合は、上記で２Ｒｄａとした抵抗値を、２Ｒｄａか
らＴ１０の抵抗を減じた値に変更すればよい。
タ、Ｔ１ｎ及びＴ２ｎとの間に接続されている抵抗は、
Ｒｄａまたは２Ｒｄａのいずれかの値をとっている。２
Ｒｄａの値をとる抵抗は、もうひとつの２Ｒｄａの値を
とる抵抗とトランジスタＴ１０とに並列に接続されてい
る。良く知られているように、トランジスタＴ１０が導
通状態のとき、その抵抗チップは無視できると仮定する
と、トランジスタＴ１０が導通状態のときには、上記並
列接続（の抵抗値）は、Ｒｄａの抵抗値と等しい。導通
状態におけるＴ１０の抵抗がＲｄａに比べて無視できな
い場合は、上記で２Ｒｄａとした抵抗値を、２Ｒｄａか
らＴ１０の抵抗を減じた値に変更すればよい。
【００２６】２Ｒｄａの値の二個の抵抗の並列の組合せ
（Ｒｄａに等しい）をもうひとつの抵抗Ｒｄａの値の抵
抗と直列に接続した部分は、抵抗２Ｒｄａをトランジス
タＴ２１及びＴ１１に接続した部分と抵抗値が等しい。
従って、トランジスタＴ２１の利用できる電流は、トラ
ンジスタＴ２０の利用できる電流の２倍となる。この分
析を上の段へと拡張して、４個のゲートＡＮＤ０−ＡＮ
Ｄ３と結合したシフトレジスタの４ビットのすべてに適
用することができる。従って、導通状態にある最上位ビ
ットのトランジスタ（Ｔ２３またはＴ１３）を流れる合
併した電流は、最下位ビットのトランジスタ（Ｔ２０ま
たはＴ１０）を流れる電流の２4 倍となる。なぜなら、
全体の抵抗が並列の実効抵抗の組合せにより減少してい
るからである。
（Ｒｄａに等しい）をもうひとつの抵抗Ｒｄａの値の抵
抗と直列に接続した部分は、抵抗２Ｒｄａをトランジス
タＴ２１及びＴ１１に接続した部分と抵抗値が等しい。
従って、トランジスタＴ２１の利用できる電流は、トラ
ンジスタＴ２０の利用できる電流の２倍となる。この分
析を上の段へと拡張して、４個のゲートＡＮＤ０−ＡＮ
Ｄ３と結合したシフトレジスタの４ビットのすべてに適
用することができる。従って、導通状態にある最上位ビ
ットのトランジスタ（Ｔ２３またはＴ１３）を流れる合
併した電流は、最下位ビットのトランジスタ（Ｔ２０ま
たはＴ１０）を流れる電流の２4 倍となる。なぜなら、
全体の抵抗が並列の実効抵抗の組合せにより減少してい
るからである。
【００２７】従って、トランジスタＴ１のベース電圧は
トランジスタＴｏｐ１−Ｔｏｐ３と抵抗Ｒｏｐ１−Ｒｏ
ｐ２とから成るオペアンプのフィードバック抵抗と、ト
ランジスタＴｏｐ１のベースでのはしご状ネットワーク
からの電流の総和によって決まる。図２の説明として前
述したように、抵抗Ｒ１における電圧降下は、トランジ
スタＴ１のベース電圧からベースのエミッタに対する電
圧（Ｖｂｅ）を減じた値に等しい。抵抗Ｒ１を流れる電
流は、（従って、サーマルプリント素子Ｒｅｔを流れる
電流は）Ｒ１の抵抗値と、オペアンプの出力電圧と、電
圧Ｖｒｅｆとによって決まり、イネーブル状態にある素
子の数に依存して生じる変動には、影響されない。その
結果、校正運転時にＶｒｅｆと−Ｖｒｅｆとを最適な印
刷画質を得られるように調整することにより、電源をす
べてのプリント素子に適切な制御電流を供給できるよう
に容易に調整できる。
トランジスタＴｏｐ１−Ｔｏｐ３と抵抗Ｒｏｐ１−Ｒｏ
ｐ２とから成るオペアンプのフィードバック抵抗と、ト
ランジスタＴｏｐ１のベースでのはしご状ネットワーク
からの電流の総和によって決まる。図２の説明として前
述したように、抵抗Ｒ１における電圧降下は、トランジ
スタＴ１のベース電圧からベースのエミッタに対する電
圧（Ｖｂｅ）を減じた値に等しい。抵抗Ｒ１を流れる電
流は、（従って、サーマルプリント素子Ｒｅｔを流れる
電流は）Ｒ１の抵抗値と、オペアンプの出力電圧と、電
圧Ｖｒｅｆとによって決まり、イネーブル状態にある素
子の数に依存して生じる変動には、影響されない。その
結果、校正運転時にＶｒｅｆと−Ｖｒｅｆとを最適な印
刷画質を得られるように調整することにより、電源をす
べてのプリント素子に適切な制御電流を供給できるよう
に容易に調整できる。
【００２８】本発明の好ましい実施例として、サーマル
プリント素子の駆動に関する例を記述したが、本発明の
原理をその他のプリント素子例えば、サーマルインクジ
ェットプリント素子、またはその他の抵抗を備えたプリ
ント素子の駆動に拡張できることが理解されよう。
プリント素子の駆動に関する例を記述したが、本発明の
原理をその他のプリント素子例えば、サーマルインクジ
ェットプリント素子、またはその他の抵抗を備えたプリ
ント素子の駆動に拡張できることが理解されよう。
【００２９】
【発明の効果】以上説明したように、本発明にかかるサ
ーマルプリンタによれば、イネーブル状態にある素子の
数に依存してサーマルプリント素子に加えられる電圧に
生じる変動に関係なく、所望の電流を供給することがで
き、寄生抵抗による電圧変動に伴う印刷画像への影響は
排除され、所望の画像濃度が実現される。
ーマルプリンタによれば、イネーブル状態にある素子の
数に依存してサーマルプリント素子に加えられる電圧に
生じる変動に関係なく、所望の電流を供給することがで
き、寄生抵抗による電圧変動に伴う印刷画像への影響は
排除され、所望の画像濃度が実現される。
【図１】それぞれの素子を駆動するための個別電流源を
備えたサーマルヘッドの説明図である。
備えたサーマルヘッドの説明図である。
【図２】サーマルヘッド配列のサーマルプリント素子の
ための個別電流源の一実施例の説明図である。
ための個別電流源の一実施例の説明図である。
【図３】サーマルヘッドのそれぞれのサーマルプリント
素子のための、プログラム可能な個別電流源の説明図で
ある。
素子のための、プログラム可能な個別電流源の説明図で
ある。
【図４】サーマルヘッドのそれぞれのサーマルプリント
素子のための、プログラム可能な個別電流源の他の実施
例の説明図である。
素子のための、プログラム可能な個別電流源の他の実施
例の説明図である。
【図５】典型的なサーマルヘッドの説明図である。
【図６】ある素子における電力消費をサーマルプリント
ヘッド内のエネルギーを供給された素子の数に対してプ
ロットしたグラフ図である。
ヘッド内のエネルギーを供給された素子の数に対してプ
ロットしたグラフ図である。
ＡＮＤ１−ＡＮＤｎ ＡＮＤゲート Ｅ１ イネーブル信号 Ｉ１−Ｉｎ 個別の電流源 ＩＮＶｎ インバータ ＰＲｅｔ サーマルプリント素子での消費電力 Ｒｈ ハーネス抵抗 Ｒｅ１−Ｒｅｎ サーマルプリント素子 ＳＲ１−ＳＲｎ シフトレジスタ Ｔ１−Ｔｎ トランジスタ Ｖｒｅｆ 基準電圧 Ｖｓ 主電源の電圧
Claims (3)
- 【請求項１】 サーマルプリンタであって、 第１と第２のターミナル間に接続された複数のサーマル
プリント素子と、 プリントヘッドの前記第１及び第２ターミナルに接続さ
れ、前記サーマルプリント素子に電流を供給する電源手
段と、 前記サーマルプリント素子に接続され、前記サーマルプ
リント素子の内前記電源手段から電流の供給を受けるサ
ーマルプリント素子を選択するための第１のバイナリデ
ータ信号を供給する制御手段と、 を有し、前記電源手段は前記サーマルプリント素子それ
ぞれに対応し、基準電圧源に接続された個別の電流源を
含み、 前記電流源は、 第１及び第２の電流経路と、 前記制御手段から供給される第１と第２のバイナリデー
タ信号に応じて、前記第１または第２の電流経路のいず
れか一方を前記基準電圧源に接続する第１及び第２のス
イッチ手段と、 を含み、 前記第１の電流経路は前記電源手段及び対応する前記サ
ーマルプリント素子に接続され、イネーブル状態のサー
マルプリント素子数に応じて印加電圧に生じる変動に依
存せず、前記第１のバイナリデータ信号に応じて選択さ
れた持続時間だけ電流を前記対応するサーマルプリント
素子に供給することを特徴とするサーマルプリンタ。 - 【請求項２】 請求項１記載のサーマルプリンタにおい
て、 前記制御手段は、 前記サーマルプリント素子数に応じた複数のステージを
有し、第１と第２のバイナリ値を有する前記バイナリデ
ータ信号を供給するシフトレジスタと、 前記第１及び第２のスイッチ手段に接続され、前記サー
マルプリント素子に接続されるそれぞれの電流源から前
記第１または第２の電流経路を介して電流を供給するゲ
ートアレイと、 を有することを特徴とするサーマルプリンタ。 - 【請求項３】 連続濃淡型サーマルプリンタであって、 各画像ピクセルに応じたプリント素子を複数個有するプ
リントヘッドと、 各プリント素子に接続され、各画像ピクセル用の２n の
イメージ濃度を有する２進ワードを格納するｎビットの
シフトレジスタと、 前記各プリント素子にパラレルに接続された主電源手段
と、 駆動及び消費電流を供給する基準電源手段と、 前記ｎビットシフトレジスタに接続され、格納された２
進ワードを復調して前記２進ワードに依存する可能な駆
動電流値、または前記駆動電流と加えられた場合には一
定値となるような相補的な関係にある消費電流値のいず
れかを出力する復調手段と、 前記基準電源手段及び前記復調手段に接続され、イネー
ブル状態のプリント素子数に依存せず、前記プリント素
子に前記駆動電流値を供給する個別の電流駆動手段と、 前記基準電源手段及び前記復調手段に接続され、インピ
ーダンスネットワークを介して前記相補的な消費電流値
を消費することにより前記基準電源手段に一定の負荷を
与える個別の電流消費手段と、 を有することを特徴とするサーマルプリンタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/800,302 US5163760A (en) | 1991-11-29 | 1991-11-29 | Method and apparatus for driving a thermal head to reduce parasitic resistance effects |
| US800302 | 1991-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05330119A true JPH05330119A (ja) | 1993-12-14 |
| JP3322705B2 JP3322705B2 (ja) | 2002-09-09 |
Family
ID=25178037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31832592A Expired - Fee Related JP3322705B2 (ja) | 1991-11-29 | 1992-11-27 | サーマルプリンタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5163760A (ja) |
| EP (1) | EP0545260A3 (ja) |
| JP (1) | JP3322705B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7448730B2 (en) | 2003-11-11 | 2008-11-11 | Canon Kabushiki Kaisha | Printhead, printhead substrate, ink cartridge, and printing apparatus having printhead |
| US7530653B2 (en) | 2002-11-29 | 2009-05-12 | Canon Kabushiki Kaisha | Recording head and recorder comprising such recording head |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0568162A1 (de) * | 1992-04-29 | 1993-11-03 | Francotyp-Postalia GmbH | Anordnung für eine ETR-Druckkopfansteuerung |
| US5469203A (en) * | 1992-11-24 | 1995-11-21 | Eastman Kodak Company | Parasitic resistance compensation for a thermal print head |
| US5504471A (en) * | 1993-09-16 | 1996-04-02 | Hewlett-Packard Company | Passively-multiplexed resistor array |
| US5519426A (en) * | 1993-11-01 | 1996-05-21 | Lasermaster Corporation | Method for controlling a thermal printer to increase resolution |
| US5608442A (en) * | 1994-08-31 | 1997-03-04 | Lasermaster Corporation | Heating control for thermal printers |
| US5661480A (en) * | 1995-09-18 | 1997-08-26 | Lucent Technologies Inc. | Analog-to-digital converters with reduced power and area using offset current compensation |
| US5825394A (en) * | 1996-02-20 | 1998-10-20 | Lasermaster Corporation | Thermal print head calibration and operation method for fixed imaging elements |
| JP3554184B2 (ja) * | 1997-04-04 | 2004-08-18 | キヤノン株式会社 | プリント装置およびプリント位置合わせ方法 |
| US20050212857A1 (en) * | 2002-11-29 | 2005-09-29 | Canon Kabushiki Kaisha | Recording head and recorder comprising such recording head |
| JP2004181678A (ja) * | 2002-11-29 | 2004-07-02 | Canon Inc | 記録ヘッド |
| US6976752B2 (en) * | 2003-10-28 | 2005-12-20 | Lexmark International, Inc. | Ink jet printer with resistance compensation circuit |
| US7597424B2 (en) * | 2004-05-27 | 2009-10-06 | Canon Kabushiki Kaisha | Printhead substrate, printhead, head cartridge, and printing apparatus |
| TWI252811B (en) * | 2004-05-27 | 2006-04-11 | Canon Kk | Printhead substrate, printhead, head cartridge, and printing apparatus |
| TWI253393B (en) * | 2004-05-27 | 2006-04-21 | Canon Kk | Printhead substrate, printhead, head cartridge, and printing apparatus |
| JP4933057B2 (ja) * | 2005-05-13 | 2012-05-16 | キヤノン株式会社 | ヘッド基板、記録ヘッド、及び記録装置 |
| US7367640B2 (en) * | 2005-09-30 | 2008-05-06 | Lexmark International, Inc. | Methods and apparatuses for control of a signal in a printing apparatus |
| CN105699775B (zh) * | 2016-03-18 | 2020-02-11 | 重庆大学 | Igbt耦合热阻抗的离散化方波提取方法及装置 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4205387A (en) * | 1976-09-16 | 1980-05-27 | Energy Conversion Devices, Inc. | Data storage and retrieval system |
| US4346449A (en) * | 1976-09-16 | 1982-08-24 | Energy Conversion Devices, Inc. | Data storage and retrieval system |
| DE3273429D1 (en) * | 1981-06-19 | 1986-10-30 | Toshiba Kk | Thermal printer |
| JPS58138665A (ja) * | 1982-02-12 | 1983-08-17 | Fuji Xerox Co Ltd | 感熱記録ヘツド駆動装置 |
| JPS58161572A (ja) * | 1982-03-19 | 1983-09-26 | Fuji Xerox Co Ltd | 感熱記録装置 |
| US4514738A (en) * | 1982-11-22 | 1985-04-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Thermal recording system |
| US4536774A (en) * | 1983-04-01 | 1985-08-20 | Fuji Xerox Co., Ltd. | Thermal head drive circuit |
| US4574293A (en) * | 1983-05-23 | 1986-03-04 | Fuji Xerox Co., Ltd. | Compensation for heat accumulation in a thermal head |
| JPS602385A (ja) * | 1983-06-21 | 1985-01-08 | Fuji Xerox Co Ltd | 感熱記録装置 |
| JPS6013571A (ja) * | 1983-07-04 | 1985-01-24 | Sony Corp | 印画装置 |
| JPS6019584A (ja) * | 1983-07-13 | 1985-01-31 | Kanzaki Paper Mfg Co Ltd | 感熱記録体 |
| JPH0666872B2 (ja) * | 1983-07-28 | 1994-08-24 | 富士ゼロックス株式会社 | 感熱中間調記録装置 |
| JPS60184860A (ja) * | 1984-03-03 | 1985-09-20 | Fujitsu Ltd | サーマルヘッド制御方法 |
| US4795281A (en) * | 1984-11-30 | 1989-01-03 | Tohoku Ricoh Co., Ltd. | Self-correcting printer-verifier |
| US4699531A (en) * | 1984-11-30 | 1987-10-13 | Rjs Enterprises, Inc. | Self-correcting printer-verifier |
| US4563691A (en) * | 1984-12-24 | 1986-01-07 | Fuji Xerox Co., Ltd. | Thermo-sensitive recording apparatus |
| US4724446A (en) * | 1985-01-31 | 1988-02-09 | Kabushiki Kaisha Toshiba | Thermal transfer printing apparatus |
| US4573058A (en) * | 1985-05-24 | 1986-02-25 | Ncr Canada Ltd - Ncr Canada Ltee | Closed loop thermal printer for maintaining constant printing energy |
| JPS6266953A (ja) * | 1985-09-19 | 1987-03-26 | Tokyo Electric Co Ltd | サ−マルヘツドの電源回路 |
| US4701836A (en) * | 1985-10-31 | 1987-10-20 | International Business Machines Corporation | Method and apparatus for controlling print quality of a thermal printer |
| US4814787A (en) * | 1986-01-17 | 1989-03-21 | Fuji Photo Film Co., Ltd. | Method for compensating temperature to a thermal head |
| US4758966A (en) * | 1986-05-05 | 1988-07-19 | Ncr Canada Ltd. - Ncr Canada Ltee | Thermal printing apparatus and method |
| US4710783A (en) * | 1986-07-24 | 1987-12-01 | Eastman Kodak Company | Temperature compensated continuous tone thermal printer |
| JPH0785937B2 (ja) * | 1986-09-12 | 1995-09-20 | 三菱電機株式会社 | ドライバｉｃ及び記録ヘッド |
| US4967192A (en) * | 1987-04-22 | 1990-10-30 | Hitachi, Ltd. | Light-emitting element array driver circuit |
| DE3741799A1 (de) * | 1987-12-07 | 1989-06-15 | Siemens Ag | Thermodruckverfahren |
| US4827279A (en) * | 1988-06-16 | 1989-05-02 | Eastman Kodak Company | Process for correcting across-the-head nonuniformity in thermal printers |
| US4996487A (en) * | 1989-04-24 | 1991-02-26 | International Business Machines Corporation | Apparatus for detecting failure of thermal heaters in ink jet printers |
| US4998119A (en) * | 1989-12-15 | 1991-03-05 | Collins William D | Multiplexed light emitting diode printhead |
-
1991
- 1991-11-29 US US07/800,302 patent/US5163760A/en not_active Expired - Lifetime
-
1992
- 1992-11-25 EP EP19920120099 patent/EP0545260A3/en not_active Ceased
- 1992-11-27 JP JP31832592A patent/JP3322705B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7530653B2 (en) | 2002-11-29 | 2009-05-12 | Canon Kabushiki Kaisha | Recording head and recorder comprising such recording head |
| US7448730B2 (en) | 2003-11-11 | 2008-11-11 | Canon Kabushiki Kaisha | Printhead, printhead substrate, ink cartridge, and printing apparatus having printhead |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0545260A3 (en) | 1993-07-21 |
| EP0545260A2 (en) | 1993-06-09 |
| US5163760A (en) | 1992-11-17 |
| JP3322705B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322705B2 (ja) | サーマルプリンタ | |
| US5053790A (en) | Parasitic resistance compensation for thermal printers | |
| US4573058A (en) | Closed loop thermal printer for maintaining constant printing energy | |
| US5126759A (en) | Non-impact printer with token bit control of data and current regulation signals | |
| JP2607514B2 (ja) | サーマル・プリント装置 | |
| KR950026684A (ko) | 프린팅 헤드, 이를 사용한 프린팅 방법 및 장치, 및 그 프린팅 헤드를 보정하는 장치 및 방법 | |
| JP3520090B2 (ja) | サーマルプリンタのための加熱制御 | |
| KR0140450B1 (ko) | 열 헤드 장치 | |
| GB2147763A (en) | Printing apparatus | |
| JPS59227472A (ja) | 感熱転写プリンタ | |
| JPH08169139A (ja) | Ｌｅｄヘッド駆動回路 | |
| US6616356B2 (en) | Method for controlling a thermal head to permit multicolor printing | |
| JPH0531938A (ja) | サーマルヘツド駆動回路 | |
| JPS6241056A (ja) | 記録ヘツド | |
| EP0574742B1 (en) | Power source for printer | |
| JP2521453B2 (ja) | サ−マルヘツド | |
| JPS62149463A (ja) | 階調制御方式 | |
| JPH01184163A (ja) | 感熱記録装置 | |
| JP2647062B2 (ja) | サーマルプリンタの印字制御装置 | |
| JPH029644A (ja) | サーマルプリンタ | |
| JPH11334128A (ja) | 多色同時印字式サーマルヘッドおよびそれを使用したサーマルプリンタ | |
| JPH0829599B2 (ja) | サ−マルプリンタの印字制御装置 | |
| JPH05104764A (ja) | 熱転写プリンタの補正回路 | |
| JPH07195729A (ja) | 感熱記録装置及び感熱転写記録装置 | |
| JPH11208008A (ja) | サーマルヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |