JPH053327A - 半導体加速度センサの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は歪み検出部を形成した半導体基板にお
もり部を直接形成する半導体加速度センサの製造方法に
関し、製造工程及び製造作業の容易化を図ることを目的
とする。 【構成】半導体基板１１の背面１１ａの内、少なくとも
後にピエゾ素子１８とおもり部１３となる部分を除く部
分を先ずエッチングして変位領域２７となる第１の凹部
を形成し、続いてこの第１の凹部内のおもり部１３とな
る部分を除く部分（ピエゾ素子１８の形成位置の背面
部）に第２の凹部２０を形成し、その後ストッパ１９を
半導体基板１１の背面１１ａに接合する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体加速度センサの製
造方法に係り、特に歪み検出部を形成した半導体基板に
おもり部を直接形成する半導体加速度センサの製造方法
に関する。

【０００２】

【従来の技術】一般に、半導体基板の一部をエッチング
等で取り除くことによって肉薄部を形成し、加速度が印
加された場合におけるこの肉薄部の機械的な変形を歪み
検出部で検出することにより加速度検出を行う半導体加
速度センサが知られている。

【０００３】従来構成としては、例えば図１０に示され
る構成の半導体加速度センサ１が一般的である。同図に
おいて、２は半導体基板、３は半導体基板２をエッチン
グして形成した肉薄部、４は空隙、５は肉薄部上に形成
された歪み検出部（ピエゾ抵抗素子等）、６は過大な加
速度が印加された場合に半導体基板２が破壊されること
を防止するためのストッパ、７は加速度が印加されるお
もり部である。

【０００４】同図に示されるように、半導体加速度セン
サ１は片持ばり構造となっており、加速度が印加される
と、重量の重いおもり部７が変位し、これに伴いピエゾ
素子５が形成されている肉薄部３も可撓する。おもり部
７の変位量は印加される加速度の大きさと比例している
ため、肉薄部３の可撓量を歪み検出部５で検出すること
により加速度の大きさを検知することができる（特開昭
６２−１９０７７４号公報）。

【０００５】従来、上記構成の半導体加速度センサ１を
製造するには、半導体基板２に先ずピエゾ素子５を半導
体製造技術を用いて形成し、続いて半導体基板２にエッ
チング処理を施すことにより所定位置に肉薄部３，空隙
部４，おもり部７を形成する。 また、ストッパ６は半
導体基板２とは別個に製造されるものであり、半導体基
板２のおもり部７と対向する位置には凹部６ａがエッチ
ングにより形成される。この凹部６ａは、おもり部７が
変位する時のいわゆる逃げの部分である。上記の半導体
基板２とストッパ６は、高精度に位置決めされた上で接
合され、上記一連の工程により半導体加速度センサ１が
製造されていた。

【０００６】

【発明が解決しようとする課題】従来の半導体加速度セ
ンサ１は、図１０に示されるように、半導体基板２の背
面２ａとおもり部７の底面７ａが面一となっていたた
め、おもり部７を変位させるためには必然的にストッパ
６に凹部６ａを形成する必要があり、かつ、半導体基板
２とストッパ６との接合時にはおもり部７が凹部６ａと
対向するよう高精度に位置決めを行う必要がある。この
ため、従来の半導体加速度センサ１は、製造工程が複雑
で、位置決め作業が面倒であるという問題点があった。

【０００７】本発明は上記の点に鑑みてなされたもので
あり、おもり部の底面を半導体基板の背面より高い位置
となるよう形成する工程を含めることにより、製造工程
の容易化及び製造作業の容易化を図った半導体加速度セ
ンサの製造方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、半導体基板の表面に基板の歪み検出部
を形成する工程と、前記半導体基板の背面の内、少なく
とも歪み検出部とおもり部となる部分を除く部分に、第
１の耐エッチング膜を形成する工程と、前記第１の耐エ
ッチング膜の形成後、前記半導体基板の前記第１の耐エ
ッチング膜が形成されていない部分をエッチングし、第
１の凹部を形成する工程と、前記第１の凹部内におい
て、前記歪み検出部を除く部分で、後におもり部となる
部分に第２の耐エッチング膜を形成する工程と、前記第
２の耐エッチング膜の形成後、前記第１の凹部の前記第
２の耐エッチング膜が形成されていない部分をエッチン
グすることにより、おもり部を形成する工程と、前記半
導体基板の背面に残存する前記第１及び第２の耐エッチ
ング膜を除去する工程と、前記半導体基板の背面に平板
状の台座を接合する工程と、により半導体加速度センサ
を製造することを特徴とするものである。

【０００９】

【作用】上記製造方法によれば、第１の凹部を形成する
ことにより、おもり部の底面はこの第１の凹部の高さ位
置となり、半導体基板の背面よりも高い位置となる。即
ち、第１の凹部が形成されることにより生ずる空隙部分
がおもり部の変位領域となる。このため、台座に凹部を
形成する必要はなくなり、これに伴い半導体基板と台座
との位置決めも不要となる。

【００１０】

【実施例】次に本発明の実施例について図面と共に説明
する。先ず、本発明方法により製造された半導体加速度
センサ１０の構造について図１を用いて説明する。

【００１１】半導体センサ１０は、同図に示されるよう
に、空隙１２を設けることにより、半導体基板１１にお
もり部１３，片持ばり部１４，外枠部１５を形成した構
成とされている。また、半導体基板１１の下部にはスト
ッパ（台座）１９が配設されている。

【００１２】半導体基板１１は、例えばｐ型半導体層１
６上にｎ型半導体層１７を積層した構造を有し、各半導
体層１６，１７はｐ−ｎ接合されている。また、片持ば
り部１４の上部位置には、ピエゾ抵抗素子１８が形成さ
れている。このピエゾ抵抗素子１８は、片持ばり部１４
を構成するｎ型半導体層１７の上面に不純物をドーピン
グしｐ型部分を形成したものである。

【００１３】また、片持ばり部１４の背面側には後述す
るエッチング処理により形成された台形状の凹部２０
（後述する第２の凹部）が形成されている。この凹部２
０が形成されることにより肉薄部となった位置に歪み検
出部となるピエゾ抵抗素子１８が形成されている。この
ように、片持ばり部１４の形成位置においてはその厚さ
が薄くなっているため、可撓し易くなっている。

【００１４】また、ｎ型半導体層１７の上部には絶縁膜
２１（例えば酸化けい素膜）及び金属配線２４，２５が
形成されている。絶縁膜２１は、ｎ型半導体層１７が金
属配線２４，２５と短絡するのを防止するために形成さ
れている。また、絶縁膜２１には一対の孔２２，２３が
形成されており、この一対の孔２２，２３の配設位置
は、ピエゾ抵抗素子１８と対向する位置に選定されてい
る。この孔２２，２３を介してピエゾ抵抗素子１８には
金属配線２４，２５が接続されている。更に、金属配線
２４，２５が形成された半導体基板１１の上部には、半
導体基板１１を保護するための保護膜２６（例えば窒化
けい素膜）が形成されている。

【００１５】上記構成において、おもり部１３に加速度
による外力が印加されると、片持ばり部１４は図１中矢
印Ｃ方向に可撓し、この片持ばり部１４の可撓に伴いピ
エゾ抵抗素子１８も変形する。周知のようにピエゾ抵抗
素子は、その形状変化により電気伝導度を変化させる性
質を有している。よって、ピエゾ抵抗素子１８に接続さ
れている金属配線２４，２５から、上記片持ばり部１４
の可撓量（この可撓量は、印加される加速度に比例して
いる）に対応した加速度信号を取り出すことができる。

【００１６】このように、半導体加速度センサ１０は、
おもり部１３が変位する際生じる歪み量を検出すること
により加速度の検出を行う構成となっている。従って、
半導体加速度センサ１０内には必然的におもり部１３が
変位する領域（以下、変位領域という）を設ける必要が
ある。本発明では、おもり部１３の厚さ寸法ｔを半導体
基板１１の厚さ寸法Ｔより薄く設定し、おもり部１３の
底面１３ａが半導体基板１１の背面１１ａより高い位置
となるよう構成することにより、変位領域２７を形成し
たことを特徴とするものである。

【００１７】上記構成とすることにより、半導体基板１
１の下部に配設されるストッパ１９に変位領域を形成す
る必要がなくなり、ストッパ１９の製造を容易に行うこ
とができると共に、変位領域２７は半導体基板１１側に
形成されているため半導体基板１１とストッパ１９との
位置決め作業は不要となる。よって、半導体加速度セン
サ１０の製造組立てを容易に行うことができる。

【００１８】次に、半導体センサ１０の製造方法につい
て説明する。図２乃至図８は、半導体センサ１０の製造
工程を示している。尚、各図において図１で示した構成
と対応する構成については同一符号を付す。

【００１９】半導体センサ１０を製造するには、ｐ型半
導体層１６とｎ型半導体層１７とがｐ−ｎ接合されて積
層された構成の半導体基板１１の表面に絶縁膜２１を形
成し、続いてｎ型半導体層１７の所定位置にｐ型の半導
体領域３１を不純物拡散によって形成する。このｐ型の
半導体領域３１は、図１示した空隙１２の形成位置に設
けられるものであり、後に実施されるエッチング処理に
より空隙１２となるものである。このｐ型の半導体領域
３１は、ｎ型半導体層１７を貫通するよう形成される。

【００２０】次に、片持ばり部１４の上部の所定位置に
も不純物拡散が行われｐ型の半導体領域が形成される。
このｐ型の半導体領域はｎ型半導体層１７に所定深さま
で形成されており、ピエゾ抵抗素子１８を構成する。

【００２１】次に、絶縁膜２１の所定領域２８を除去す
ると共に、ピエゾ抵抗素子１８と対向する二箇所に孔２
２，２３を形成し、この孔２２，２３を介してピエゾ抵
抗素子１８と接続する金属配線２４，２５を形成し、更
にその上部に保護膜２６を形成する。以上の工程を終了
した状態を図２に示す。

【００２２】続いて、半導体基板１１の背面１１ａに対
して耐アルカリエッチ性を有する第１の耐エッチング膜
２８を例えばＣＶＤ法（Chemical Vapor Deposition)で
形成すると共に、おもり部１３の形成位置、片持ばり部
１４の形成位置、及び間隙１２の形成位置に対応する部
分に形成されている第１の耐エッチング膜２８を除去す
る。この状態を図３に示す。

【００２３】上記のように第１の耐エッチング膜２８の
所定位置が除去されると、続いて半導体基板１１の背面
側からエッチングが実施される。この際、ｎ型半導体層
１７がエッチングされるエッチング量は、前記した変位
領域２７の所定高さ寸法Ｈ（Ｈ＝Ｔ−ｔ）となるよう制
御される。尚、エッチング制御は、例えばエッチング速
度に基づき時間管理を行うことにより実施される。上記
のエッチング処理により、半導体基板１１の背面所定位
置には深さＨの第１の凹部２９が形成される。第１の凹
部２９が形成された状態を図４に示す。

【００２４】続いて、この第１の凹部２９内に耐アルカ
リエッチ性を有する第２の耐エッチング膜３０を形成す
ると共に、おもり部１３の形成位置に対応する部分に形
成されている第２の耐エッチング膜３０を除去する。ま
た、空隙１２の形成位置に対応する部位の絶縁膜２１及
び保護膜２６も除去される。この状態を図５に示す。

【００２５】上記のように第２の耐エッチング膜３０の
所定位置が除去されると、続いて半導体基板１１の背面
に対してエレクトロケミカルエッチングが実施される。
この際、第１の耐エッチング膜２８は残されたままの状
態であるため、エッチングが行われるのは第１の凹部２
９内で、第２の耐エッチング膜３０が形成されていない
部分である。このエレクトロケミカルエッチングでは、
電圧を印加することによりｎ型半導体層１７は保護され
耐エッチング性が向上するよう構成されているため、ｐ
型半導体層１６のみがエッチングされる。したがって、
上記エレクトロケミカルエッチングではｐ型半導体層１
６がエッチングされ、ｎ型半導体層１７が露出した状態
でエッチングは止まる。このエッチング処理により、第
１の凹部２９内に台形形状の第２の凹部２０が形成され
る。この第２の凹部２０の形成位置は、ピエゾ素子１８
がの形成された位置の背面部である。また、前記したよ
うにｐ型の半導体領域３１が形成されていることによ
り、このｐ型の半導体領域３１ではエッチングは止まる
ことなく進むため、空隙１２が形成される。この状態を
図６に示す。

【００２６】続いて図７に示すように、ドライエッチン
グ等を用いて半導体基板１１の背面１１ａに残っている
第１及び第２の耐エッチング膜２９，３０を除去する。
次に図８に示すように陽極接合等によりストッパ１９を
半導体基板１１の背面１１ａに接合する。

【００２７】この際、前記の工程により、おもり部１３
の変位領域２７は半導体基板１１側に形成されているた
め、ストッパ１９に溝等の加工は必要なく、平板形状の
ものを用いることができる。また、半導体基板１１とス
トッパ１９との接合に際し、半導体基板１１とストッパ
１９の位置決め作業が不要となるため半導体加速度セン
サ１０の製造を容易に行うことができる。上記の如くス
トッパ１９が半導体基板１１に配設されると、所定形状
にスクライビィング処理が行われ、図１に示す半導体加
速度センサ１０が形成される。

【００２８】尚、従来の製造方法を用いて厚い半導体基
板から半導体加速度センサ３３を製造した場合、図９
（図１０に示した構成と対応する構成については同一符
号を付す）に示すように、エッチング量（特に横方向に
対するエッチング量）によってはおもり部３４の底部が
とがった形状となる可能性がある。この従来方法により
製造された半導体加速度センサ３３では、おもり部３４
がストッパ１９と当接した場合、おもり部３４の損傷が
発生しやすくなる。しかるに、本発明方法によれば、エ
ッチング処理時におもり部の下部に第２の耐エッチング
膜が形成されているため、おもり部の底部がとがった形
状となることはなく、おもり部の損傷を防止することが
できる。

【００２９】

【発明の効果】上述の如く本発明によれば、第１の凹部
を形成することによりおもり部の底面は第１の凹部の高
さ位置となり、この第１の凹部が形成されることにより
生じる空隙部分がおもり部の変位領域となるため、台座
に凹部を形成する必要はなくなり、加えて半導体基板と
台座との位置決めも不要となり、半導体加速度センサの
製造工程の簡単化を図ることができる等の特長を有す
る。

【図面の簡単な説明】

【図１】本発明方法により製造された半導体加速度セン
サの断面図である。

【図２】本発明に係る半導体加速度センサの製造方法の
内、ピエゾ素子の形成，絶縁膜，保護膜とうの形成を説
明するための図である。

【図３】本発明に係る半導体加速度センサの製造方法の
内、第１の耐エッチング膜の形成を説明するための図で
ある。

【図４】本発明に係る半導体加速度センサの製造方法の
内、第１の凹部の形成を説明するための図である。

【図５】本発明に係る半導体加速度センサの製造方法の
内、第２の耐エッチング膜の形成を説明するための図で
ある。

【図６】本発明に係る半導体加速度センサの製造方法の
内、第２の凹部の形成を説明するための図である。

【図７】本発明に係る半導体加速度センサの製造方法の
内、第１及び第２の耐エッチング膜の除去を説明するた
めの図である。

【図８】本発明に係る半導体加速度センサの製造方法の
内、半導体基板へのストッパの接合を説明するための図
である。

【図９】本発明方法により製造された半導体加速度セン
サの一効果を説明するための図である。

【図１０】従来の半導体加速度センサの一例を説明する
ための図である。

【符号の説明】

１０ 半導体加速度センサ １１ 半導体基板 １１ａ 背面 １２ 空隙 １３ おもり部 １３ａ 底面 １４ 片持ばり部 １６ ｐ型半導体層 １７ ｎ型半導体層 １８ ピエゾ素子 １９ ストッパ ２０ 凹部（第２の凹部） ２１ 絶縁膜 ２２，２３ 孔 ２４，２５ 金属配線 ２６ 保護膜 ２７ 変位領域 ２８ 第１の耐エッチング膜 ２９ 第１の凹部 ３０ 第２の耐エッチング膜

Claims (1)

1. 【特許請求の範囲】 【請求項１】 半導体基板の表面に基板の歪み検出部を
   形成する工程と、前記半導体基板の背面の内、少なくと
   も歪み検出部とおもり部となる部分を除く部分に、第１
   の耐エッチング膜を形成する工程と、前記第１の耐エッ
   チング膜の形成後、前記半導体基板の前記第１の耐エッ
   チング膜が形成されていない部分をエッチングし、第１
   の凹部を形成する工程と、前記第１の凹部内において、
   前記歪み検出部を除く部分で、後におもり部となる部分
   に第２の耐エッチング膜を形成する工程と、前記第２の
   耐エッチング膜の形成後、前記第１の凹部の前記第２の
   耐エッチング膜が形成されていない部分をエッチングす
   ることにより、おもり部を形成する工程と、前記半導体
   基板の背面に残存する前記第１及び第２の耐エッチング
   膜を除去する工程と、前記半導体基板の背面に平板状の
   台座を接合する工程と、を含むことを特徴とする半導体
   加速度センサの製造方法。