JPH05333846A - ビットマップデータ表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】ビットマップデータを表示する際にアンチエリ
アス処理を行いながら画像を表示し、連続描画による動
画表示に対応する表示制御装置を提供する。 【構成】ビットマップ表示器１０の表示画像の各ドット
の輝度情報が複数ビットで表わされたビットマップデー
タを格納したビットマップメモリ１１と、ビットマップ
メモリから各ドットのデータを読み出す回路１２と、読
み出された各ドットのデータに対して所定の重み付け処
理を行って順次出力する重み付け処理回路１３と、重み
付けされたデータをアナログ変換してビットマップ表示
器の表示入力として供給するＤＡ変換回路１４とを具備
し、重み付け処理回路は、横方向に連続するｎドットお
よび縦方向に連続するｎドットにより規定される画像領
域のデータが入力し、この領域の中心に近いドットほど
大きくなるような重み付けを行って平均値をとることを
特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータグラフィ
ック分野で使用されるビットマップデータ表示制御装置
に係り、特に表示画像中の物体の輪郭のギザギザを抑制
するために表示データを処理（アンチエリアス処理）す
る回路に関する。

【０００２】

【従来の技術】コンピュータグラフィックにおいては、
ビットマップ表示器で表示すべき画像の横方向ドット数
および縦方向ドット数に対応する複数ドット分について
各ドットの輝度情報が複数ビットで表わされたビットマ
ップデータをビットマップメモリに格納しておき、上記
ビットマップデータを読み出してアナログ信号に変換し
た後にビットマップ表示器へ画像表示入力として供給
し、表示面上の水平方向および垂直方向に電子線を走査
することにより画像を表示している。

【０００３】ところで、コンピュータグラフィックにお
いては、表示画像中の物体の輪郭のギザギザを抑制する
ために表示データを処理するアンチエリアス処理方法が
用いられている。

【０００４】従来のアンチエリアス処理方法として、実
際に必要とする解像度を有するビットマップデータから
数倍（通常、２〜４倍）の高解像度を有するビットマッ
プデータを一旦作成し、この高解像度ビットマップデー
タを３ドット×３ドットあるいは４ドット×４ドットに
より規定される画像領域内で重み付けを行って平均値を
とった後に再び元の解像度に縮小したビットマップデー
タを作成してビットマップメモリに格納するというオー
バーサンプリング演算処理（描画処理）が用いられてい
る。なお、カラー画像を表示する場合には、カラー画像
の３色成分に対応する３系統にそれぞれ対応して上記オ
ーバーサンプリング描画処理を行っている。

【０００５】また、カラー画像を表示する場合には、前
記ビットマップメモリとして、所望の複数の色の３色成
分の各輝度情報を格納したカラーパレットメモリと、表
示すべきカラー画像に対応する複数ドット分について各
ドットの色を指定するために上記カラーパレットメモリ
のアドレスを指定するデータを格納したカラーパレット
指定メモリとを用いる場合がある。

【０００６】

【発明が解決しようとする課題】上記したように従来の
ビットマップデータ表示制御装置は、ビットマップデー
タのアンチエリアス処理のためのオーバーサンプリング
描画処理を伴うので、描画処理およびビットマップメモ
リへのアクセスに時間を要し、連続描画による動画表示
に対応できないという問題があった。

【０００７】本発明は上記の問題点を解決すべくなされ
たもので、ビットマップデータを表示する際にアンチエ
リアス処理を行いながら画像を表示することが可能にな
り、連続描画による動画表示に対応可能になるビットマ
ップデータ表示制御装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明のビットマップデ
ータ表示制御装置は、ビットマップ表示器で表示すべき
画像の横方向ドット数および縦方向ドット数に対応する
複数ドット分について各ドットの輝度情報が複数ビット
で表わされたビットマップデータを格納したビットマッ
プメモリと、このビットマップメモリから各ドットのデ
ータを読み出す読み出し回路と、この読み出し回路によ
り読み出される各ドットのデータに対して所定の重み付
け処理を行って順次出力する重み付け処理回路と、この
重み付け処理回路から出力するデータに応じて前記ビッ
トマップ表示器で画像を表示させる制御回路とを具備
し、前記重み付け処理回路は、横方向に連続するｎドッ
トおよび縦方向に連続するｎドットにより規定される画
像領域のデータが入力し、この画像領域の中心に近いド
ットほど大きくなるような重み付けを行って平均値をと
ることを特徴とする。

【０００９】

【作用】ビットマップデータを表示する際にアンチエリ
アス処理を行いながら画像を表示することが可能になる
（つまり、オーバーサンプリング描画処理が不要にな
る）ので、連続描画による動画表示に対応可能になる。

【００１０】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明のビットマップデータ表示
制御装置の基本構成の一例を示すブロック図である。

【００１１】図１において、１０はビットマップ表示
器、１１はビットマップメモリ、１２は読み出し回路、
１３は重み付け処理回路、１４はデジタルアナログ（Ｄ
Ａ）変換回路である。前記ビットマップ表示器１０は、
表示面上の水平方向（横方向）および垂直方向（縦方
向）に電子線を走査し、画像表示入力に応じて画像を表
示する。

【００１２】前記ビットマップメモリ１１は、ビットマ
ップ表示器１０で表示すべき画像の横方向ドット数およ
び縦方向ドット数に対応する複数ドット分について各ド
ット（ピクセル）の輝度情報が複数ビットで表わされた
ビットマップデータ（本例では、実際に必要とする解像
度のビットマップデータ）を格納するものである。図２
は、上記ビットマップデータの一部のドットを表示画像
の位置に対応させて示している。前記読み出し回路１２
は、上記ビットマップメモリ１１から各ドットのデータ
を読み出すものである。前記重み付け処理回路１３は、
上記読み出し回路１２により読み出される各ドットのデ
ータに対して所定の重み付け処理を行って順次出力する
ものである。

【００１３】前記ＤＡ変換回路１４は、上記重み付け処
理回路１３から出力するデータをアナログ信号に変換
し、前記ビットマップ表示器１０へ画像表示入力として
供給するものである。

【００１４】前記重み付け処理回路１３は、表示面上の
横方向に連続するｎドットおよび縦方向に連続するｎド
ットにより規定される画像領域（ｎ×ｎドットの画像領
域）のデータが入力し、この画像領域の中心に近いドッ
トほど大きくなるような重み付けを行って平均値をとる
ように処理するものである。この場合、ビットマップデ
ータに対応する画像を等倍で表示するためには、図２に
示すような例えば４×４ドットの画像領域のデータの平
均化処理を、水平方向においては１ドットづつずれた画
像領域１ａ，１ｂ，１ｃ，…に対して順に繰り返し、垂
直方向においても１ドットづつずれた画像領域に対して
順に繰り返す。

【００１５】なお、前記読み出し回路１２により読み出
される各ドットのデータに対して上記したような重み付
け平均化処理を順次行うために、複数個の重み付け処理
回路１３を用いてパイプライン演算処理による高速処理
を行うようにしている。図３は、例えば４×４ドットの
画像領域のデータに対して重み付け平均化処理を行う重
み付け処理回路１３の１個分のブロック構成の一例を示
す。

【００１６】即ち、４×４ドットの画像領域のデータの
うち、領域の第１行目で横方向に連続する４ドットがサ
ンプリングクロックに同期して４ビットの第１のシフト
レジスタ３１に入力する。同時に、第２行目で横方向に
連続する４ドットが４ビットの第２のシフトレジスタ３
２に入力し、第３行目で横方向に連続する４ドットが４
ビットの第３のシフトレジスタ３３に入力し、第４行目
で横方向に連続する４ドットが４ビットの第４のシフト
レジスタ３４に入力する。上記第１のシフトレジスタ３
１〜第４のシフトレジスタ３４は、４×４ドットの画像
領域のデータを取り込むサンプリング回路３０を形成し
ている。

【００１７】上記サンプリング回路３０により４×４ド
ットの画像領域のデータが取り込まれた後、第１のシフ
トレジスタ３１の４ビットのデータは、各対応して１、
２、２、１の乗算係数を有する第１の乗算回路４１〜第
４の乗算回路４４に入力する。同時に、第２のシフトレ
ジスタ３２の４ビットのデータは、各対応して２、３、
３、２の乗算係数を有する第５の乗算回路４５〜第８の
乗算回路４８に入力し、第３のシフトレジスタ３３の４
ビットのデータは、各対応して２、３、３、２の乗算係
数を有する第９の乗算回路４９〜第１２の乗算回路５２
に入力し、第４のシフトレジスタ３４の４ビットのデー
タは、各対応して１、２、２、１の乗算係数を有する第
１３の乗算回路５３〜第１６の乗算回路５６に入力す
る。

【００１８】そして、前記第１の乗算回路４１〜第１６
の乗算回路５６の各出力は加算回路３５に入力し、この
加算回路３５の出力は１／３２の除算係数を有する除算
回路３６に入力し、この除算回路３６の出力が前記ＤＡ
変換回路１４に入力する。上記第１の乗算回路４１〜第
１６の乗算回路５６、加算回路３５および除算回路３６
は、アンチエリアス演算回路４０を形成している。

【００１９】図３の重み付け処理回路によれば、４×４
ドットの画像領域のデータのうち、中央部の４ドットの
データの値が３倍、４隅の４ドットのデータの値が１
倍、その他の８ドットのデータの値が２倍に重み付けさ
れて平均化処理される。

【００２０】従って、図１のビットマップデータ表示制
御装置によれば、ビットマップデータのアンチエリアス
処理のためにオーバーサンプリング描画処理を伴うこと
なく、ビットマップデータを表示する際にリアルタイム
にアンチエリアス処理を行いながら画像を表示すること
が可能になるので、連続描画による動画表示に対応する
ことが可能になる。

【００２１】なお、上記ＤＡ変換回路１４を省略し、前
記重み付け処理回路１３から出力するデータを受けてビ
ットマップ表示器１０で表示させる表示駆動回路を用い
てもよく、要するに、重み付け処理回路１３から出力す
るデータに応じて前記ビットマップ表示器１０で画像を
表示させる制御回路を設ければよい。図４は、本発明の
第１実施例を示すブロック図である。

【００２２】この第１実施例は、表示すべき画像がカラ
ー画像であり、重み付け処理回路１３およびＤＡ変換回
路１４を、カラー画像の３色成分Ｒ、Ｇ、Ｂに対応する
３系統にそれぞれ設けている場合を示している。

【００２３】また、図４中のビットマップメモリ１１と
して、所望の複数の色の３色成分Ｒ、Ｇ、Ｂの各輝度情
報を格納したカラーパレットメモリ１１２と、表示すべ
きカラー画像の各ドットの色を指定するために上記カラ
ーパレットメモリのアドレスを指定するデータを格納し
たカラーパレット指定メモリ１１１とを用いることも可
能である。図６は、図３の重み付け処理回路中のアンチ
エリアス演算回路４０の変形例を示すブロック図であ
る。

【００２４】このアンチエリアス演算回路は、前記第１
のサンプリング回路３０の出力を第１のＤＡ変換回路６
１〜第１６のＤＡ変換回路７６に入力し、このＤＡ変換
回路６１〜７６の各アナログ出力を合成している。

【００２５】この場合、上記ＤＡ変換回路６１〜７６と
して単位出力が３２分の１、即ち、３２倍の分解能単位
としてその１倍、２倍、３倍の出力のものを使用するこ
とにより、図２中の乗算回路４１〜５６、加算回路３
５、除算回路３６およびＤＡ変換回路１４が不要にな
り、演算処理時間も不要になり、除算に伴う量子化誤差
もない高解像度の表示が得られる。

【００２６】さらに、上記ＤＡ変換回路６１〜７６は、
各入力データが例えば４ビット（１６階調表示用）であ
っても、各出力データが９ビット（１６×３２階調表示
用）であるので、少ないデータで高分解能の表示が可能
になる。図７は、本発明の第２実施例を示すブロック図
である。

【００２７】この第２実施例の表示制御装置は、予め大
きく描画された画像データを縮小して表示する場合に使
用されるものであり、前記第１実施例の表示制御装置と
比べて、ビットマップメモリ１１ａおよび読み出し回路
１２ａが異なり、その他は同じであるので同一符号を付
している。図８は、上記ビットマップメモリ１１ａに格
納されたビットマップデータの一部のドットを表示画像
の位置に対応させて示している。

【００２８】図７中の読み出し回路１２ａは、上記ビッ
トマップメモリ１１ａから横方向に対してｍ個置きのド
ットのデータをサンプリングし、縦方向に対してもｍ個
置きのドットのデータをサンプリングすることにより、
縮小画像用データを読み出す。即ち、例えば２分の１の
縮小表示を行う場合には、図８に示すような４×４ドッ
トの画像領域のサンプリングを２ドット置きに繰り返
し、水平方向においては２ドット置きの画像領域１ａ，
１ｂ，１ｃ，…に対して順にサンプリングし、垂直方向
においても２ドット置きの画像領域に対して順にサンプ
リングする。

【００２９】このような読み出しに対応して、図７中の
ビットマップメモリ１１ａは、実際に必要とする解像度
の数倍（本例では、水平方向、垂直方向がそれぞれ２
倍）の高解像度を有するビットマップデータを格納する
必要がある。

【００３０】図７のビットマップデータ表示制御装置に
よれば、ビットマップデータのアンチエリアス処理のた
めにオーバーサンプリング描画処理を伴うことなく、ビ
ットマップデータを表示する際にリアルタイムにアンチ
エリアス処理を行いながら２分の１の縮小画像を表示す
ることが可能になるので、連続描画による動画表示に対
応することが可能になる。

【００３１】なお、前述した図３の重み付け処理回路に
おいて、サンプリングクロックをドット表示クロックの
２倍とすることにより、２分の１の縮小表示を行うこと
が可能になる。

【００３２】即ち、最初に取り込まれた画像領域のデー
タに対して平均化処理を行って表示した後、横方向に２
ドット分進む毎に平均化処理と表示とを順次行ってい
く。このような処理を、縦方向についても、２ドット分
進めながら順次行う。

【００３３】このように２分の１の縮小表示を行う場合
には、図１中のビットマップメモリ１１は、ビットマッ
プデータの横方向ドット数として表示画像の水平方向ド
ット数の２倍＋３ドット分、ビットマップデータの縦方
向ドット数として表示画像の垂直方向ドット数の２倍＋
３ドット分を格納する必要がある。

【００３４】

【発明の効果】上述したように本発明によれば、ビット
マップデータを表示する際にアンチエリアス処理を行い
ながら画像を表示することができ、連続描画による動画
表示に対応可能になるビットマップデータ表示制御装置
を提供することができる。

【図面の簡単な説明】

【図１】本発明のビットマップデータ表示制御装置の基
本構成の一例を示すブロック図。

【図２】図１中のビットマップメモリに格納されたビッ
トマップデータの一部のドットを表示画像の位置に対応
させて示す図。

【図３】図１中の重み付け処理回路の一具体例を示すブ
ロック図。

【図４】本発明の第１実施例を示すブロック図。

【図５】図４中のビットマップメモリの一例を示すブロ
ック図。

【図６】図３の重み付け処理回路中のアンチエリアス演
算回路の変形例を示すブロック図。

【図７】本発明の第２実施例を示すブロック図。

【図８】図７中のビットマップメモリに格納されたビッ
トマップデータの一部のドットを表示画像の位置に対応
させて示す図。

【符号の説明】

１０…ビットマップ表示器、１１、１１ａ…ビットマッ
プメモリ、１２、１２ａ…読み出し回路、１３…重み付
け処理回路、１４、６１〜７６…ＤＡ変換回路、３０…
サンプリング回路、３１〜３４…シフトレジスタ、３５
…加算回路、３６…除算回路、４０…アンチエリアス演
算回路、４１〜５６…乗算回路。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ビットマップ表示器で表示すべき画像の
   横方向ドット数および縦方向ドット数に対応する複数ド
   ット分について各ドットの輝度情報が複数ビットで表わ
   されたビットマップデータを格納したビットマップメモ
   リと、 このビットマップメモリから各ドットのデータを読み出
   す読み出し回路と、 この読み出し回路により読み出される各ドットのデータ
   に対して所定の重み付け処理を行って順次出力する重み
   付け処理回路と、 この重み付け処理回路から出力するデータに応じて前記
   ビットマップ表示器で画像を表示させる制御回路とを具
   備し、前記重み付け処理回路は、横方向に連続するｎド
   ットおよび縦方向に連続するｎドットにより規定される
   画像領域のｎ×ｎドットのデータが入力し、この画像領
   域の中心に近いドットほど大きくなるような重み付けを
   行って平均値をとることを特徴とするビットマップデー
   タ表示制御装置。
2. 【請求項２】 ビットマップ表示器で表示すべき画像の
   横方向ドット数の整数倍および上記画像の縦方向ドット
   数の整数倍を少なくとも含む複数ドット分について各ド
   ットの輝度情報が複数ビットで表わされたビットマップ
   データを格納したビットマップメモリと、 このビットマップメモリから横方向にｍ個置きのドット
   のデータをサンプリングし、縦方向に対してもｍ個置き
   のドットのデータをサンプリングすることにより、縮小
   画像用データを読み出す読み出し回路と、 この読み出し回路により読み出される各ドットのデータ
   に対して所定の重み付け処理を行って順次出力する重み
   付け処理回路と、 この重み付け処理回路から出力するデータに応じて前記
   ビットマップ表示器で画像を表示させる制御回路とを具
   備し、 前記重み付け処理回路は、横方向に連続するｎドットお
   よび縦方向に連続するｎドットにより規定される画像領
   域のｎ×ｎドットのデータが入力し、この画像領域の中
   心に近いドットほど大きくなるような重み付けを行って
   平均値をとることを特徴とするビットマップデータ表示
   制御装置。
3. 【請求項３】 請求項１または２記載のビットマップデ
   ータ表示制御装置において、前記重み付け処理回路は、
   前記ｎ×ｎドットのデータを取り込むサンプリング回路
   と、このサンプリング回路により取り込まれたｎ×ｎド
   ットのデータに対してそれぞれ重み付けを行った後によ
   り高い分解能を有するｎ×ｎ個のデジタルアナログ変換
   回路でアナログ変換して合成を行うアンチエリアス演算
   回路とからなることを特徴とするビットマップデータ表
   示制御装置。
4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
   ビットマップデータ表示制御装置において、 表示すべき画像がカラー画像であり、前記重み付け処理
   回路およびデジタルアナログ変換回路は、カラー画像の
   ３色成分に対応する３系統にそれぞれ設けられているこ
   とを特徴とするビットマップデータ表示制御装置。
5. 【請求項５】 請求項４記載のビットマップデータ表示
   制御装置において、 前記ビットマップメモリは、所望の複数の色の３色成分
   の各輝度情報を格納したカラーパレットメモリと、表示
   すべきカラー画像の各ドットの色を指定するために上記
   カラーパレットメモリのアドレスを指定するデータを格
   納したカラーパレット指定メモリとを有することを特徴
   とするビットマップデータ表示制御装置。