JPH05333981A - 増設メモリ自動検出装置 - Google Patents
増設メモリ自動検出装置Info
- Publication number
- JPH05333981A JPH05333981A JP4144054A JP14405492A JPH05333981A JP H05333981 A JPH05333981 A JP H05333981A JP 4144054 A JP4144054 A JP 4144054A JP 14405492 A JP14405492 A JP 14405492A JP H05333981 A JPH05333981 A JP H05333981A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- detection device
- automatic detection
- cpu
- additional memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 増設メモリのアドレス空間割付を自動的に行
うための増設メモリ自動検出装置を提供する。 【構成】 コネクタ１の位置決め突起３とラッチ爪４に
電気的接点部を設け、その接点開閉情報をＣＰＵに伝送
する構成を有する。
うための増設メモリ自動検出装置を提供する。 【構成】 コネクタ１の位置決め突起３とラッチ爪４に
電気的接点部を設け、その接点開閉情報をＣＰＵに伝送
する構成を有する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵおよびメモリを
搭載した情報処理装置の増設メモリ自動検出装置に関す
る。
搭載した情報処理装置の増設メモリ自動検出装置に関す
る。
【０００２】
【従来の技術】従来、ＣＰＵおよびメモリを搭載したパ
ーソナルコンピュータ、ワークステーション等におい
て、メモリを増設する場合は、既にメインボードに実装
されているＳＩＭＭ（シングル インライン メモリ
モジュール： Single In-Line Memory Modele）コネク
タに実装し、その後、電源を投入し、システムを起動
し、オペレータが増設された分のメモリに対するアドレ
ス空間割付を行うといった作業が必要であった。
ーソナルコンピュータ、ワークステーション等におい
て、メモリを増設する場合は、既にメインボードに実装
されているＳＩＭＭ（シングル インライン メモリ
モジュール： Single In-Line Memory Modele）コネク
タに実装し、その後、電源を投入し、システムを起動
し、オペレータが増設された分のメモリに対するアドレ
ス空間割付を行うといった作業が必要であった。
【０００３】
【発明が解決しようとする課題】上記、従来例の問題点
としては、メモリを増設する場合、オペーレタが装置の
メモリを増設する、その後、電源を投入しシステムを起
動し、増設したメモリの容量およびアドレス空間割付を
行うという操作が必要であった。
としては、メモリを増設する場合、オペーレタが装置の
メモリを増設する、その後、電源を投入しシステムを起
動し、増設したメモリの容量およびアドレス空間割付を
行うという操作が必要であった。
【０００４】本発明は上記問題点を解決するもので、増
設メモリのアドレス空間割付けを自動的に行うための増
設メモリ自動検出装置の提供を目的とする。
設メモリのアドレス空間割付けを自動的に行うための増
設メモリ自動検出装置の提供を目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、増設メモリを実装するＳＩＭＭコネクタの
位置決め突起とラッチ爪部に電気的接点を設け、その接
点情報をＣＰＵに伝送する構成を有する。
するために、増設メモリを実装するＳＩＭＭコネクタの
位置決め突起とラッチ爪部に電気的接点を設け、その接
点情報をＣＰＵに伝送する構成を有する。
【０００６】
【作用】本発明は上記の手段によって、ＣＰＵに増設メ
モリの装着、非装着情報を伝送するように作用する。
モリの装着、非装着情報を伝送するように作用する。
【０００７】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。
ら説明する。
【０００８】図１は一般的なＳＩＭＭコネクタ１の斜視
図、図２は図１のＳＩＭＭコネクタ１に実装されるメモ
リモジュール５の一例である。以下、図３から図７を参
照して説明する。
図、図２は図１のＳＩＭＭコネクタ１に実装されるメモ
リモジュール５の一例である。以下、図３から図７を参
照して説明する。
【０００９】図３は、ＳＩＭＭコネクタ１に設けた電気
的接点部７を拡大したものである。位置決め突起部３の
側の接点を接点Ａとし、ラッチ爪４の側の接点を接点Ｂ
として、スイッチを構成する。ここで、メモリモジュー
ル５が実装されていない場合、この接点Ａと接点Ｂは接
触した状態となっている。この状態を上面から見た図が
図４である。ＳＩＭＭコネクタ１にメモリモジュール５
が実装された場合、接点Ａと接点Ｂは離れる。この状態
を上面から見た図が図５である。回路側では図６に示し
たように、メモリモジュール５が実装されていない場合
は電気的接点部７が閉じた状態となっており、ラッチ回
路８へは論理０が入力される。この状態で装置の電源を
投入した場合、図７に示したラッチ信号でラッチしたデ
ータは論理０であり、ＣＰＵ９は、増設メモリが実装さ
れていないことを知ることができる。メモリモジュール
５が実装されていて電源が投入された場合、電気的接点
部７は開放状態であるから、ラッチ回路８へは論理１の
データが入力され、ＣＰＵ９は、どの位置にメモリがい
くつ増設されたかを知ることができ、増設されたメモリ
のアドレス空間割付を行い新たにシステム構成の内容を
書き換えることができる。
的接点部７を拡大したものである。位置決め突起部３の
側の接点を接点Ａとし、ラッチ爪４の側の接点を接点Ｂ
として、スイッチを構成する。ここで、メモリモジュー
ル５が実装されていない場合、この接点Ａと接点Ｂは接
触した状態となっている。この状態を上面から見た図が
図４である。ＳＩＭＭコネクタ１にメモリモジュール５
が実装された場合、接点Ａと接点Ｂは離れる。この状態
を上面から見た図が図５である。回路側では図６に示し
たように、メモリモジュール５が実装されていない場合
は電気的接点部７が閉じた状態となっており、ラッチ回
路８へは論理０が入力される。この状態で装置の電源を
投入した場合、図７に示したラッチ信号でラッチしたデ
ータは論理０であり、ＣＰＵ９は、増設メモリが実装さ
れていないことを知ることができる。メモリモジュール
５が実装されていて電源が投入された場合、電気的接点
部７は開放状態であるから、ラッチ回路８へは論理１の
データが入力され、ＣＰＵ９は、どの位置にメモリがい
くつ増設されたかを知ることができ、増設されたメモリ
のアドレス空間割付を行い新たにシステム構成の内容を
書き換えることができる。
【００１０】このように本実施例によれば、ＳＩＭＭコ
ネクタに、メモリモジュールの装着、非装着に応じて、
開放、接触する電気的接点部を設け、メモリモジュール
装着、非装着の情報をラッチ回路を経て、ＣＰＵに与え
るように構成してあるので、自動的に増設されたメモリ
のアドレス空間割付が実行できる。
ネクタに、メモリモジュールの装着、非装着に応じて、
開放、接触する電気的接点部を設け、メモリモジュール
装着、非装着の情報をラッチ回路を経て、ＣＰＵに与え
るように構成してあるので、自動的に増設されたメモリ
のアドレス空間割付が実行できる。
【００１１】
【発明の効果】以上の実施例から明らかなように本発明
によると、増設メモリ用コネクタに設けた電気的接点部
の開閉によって、ＣＰＵは増設メモリの装着、非装着情
報を得ることができるので、オペレータの作業は増設メ
モリの実装のみでよく、増設されたメモリに対しては自
動的にアドレス空間割付が可能となる増設メモリ自動検
出装置を提供できる。
によると、増設メモリ用コネクタに設けた電気的接点部
の開閉によって、ＣＰＵは増設メモリの装着、非装着情
報を得ることができるので、オペレータの作業は増設メ
モリの実装のみでよく、増設されたメモリに対しては自
動的にアドレス空間割付が可能となる増設メモリ自動検
出装置を提供できる。
【図１】一般的なＳＩＭＭコネクタの外観斜視図
【図２】ＳＩＭＭコネクタに実装されるメモリモジュー
ルの一例の平面図
ルの一例の平面図
【図３】ＳＩＭＭコネクタの位置決め突起部とラッチ爪
部の拡大図
部の拡大図
【図４】メモリモジュールが実装されていないときの接
点の状態図
点の状態図
【図５】メモリモジュールが実装されているときの接点
の状態図
の状態図
【図６】本発明の一実施例の増設メモリ自動検出装置の
要部のブロック図
要部のブロック図
【図７】同装置における電源の立ち上がりとリセット信
号解除のタイミング図
号解除のタイミング図
１ ＳＩＭＭコネクタ ３ 位置決め突起 ４ ラッチ爪 ７ 電気的接点部 ９ ＣＰＵ
Claims (1)
- 【請求項１】増設メモリ実装用コネクタの位置決め突起
とラッチ爪の間に電気的接点部を設け、前記接点部は増
設メモリが前記増設メモリ実装コネクタに実装されてい
ないときは接触し、実装されたときには開放され、前記
接触、開放情報をＣＰＵに伝送するようにした増設メモ
リ自動検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4144054A JPH05333981A (ja) | 1992-06-04 | 1992-06-04 | 増設メモリ自動検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4144054A JPH05333981A (ja) | 1992-06-04 | 1992-06-04 | 増設メモリ自動検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05333981A true JPH05333981A (ja) | 1993-12-17 |
Family
ID=15353248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4144054A Pending JPH05333981A (ja) | 1992-06-04 | 1992-06-04 | 増設メモリ自動検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05333981A (ja) |
-
1992
- 1992-06-04 JP JP4144054A patent/JPH05333981A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS54129942A (en) | Direct transfer system between sub-systems | |
| US5301343A (en) | System having microprocessor local memory expansion capability through removable coupling of local memory expansion boards directly to the high speed microprocessor local bus | |
| TWI243308B (en) | Arrangement to transfer the signals between a data-processing device and a function-unit | |
| KR200192413Y1 (ko) | 제어 유니트를 위한 접합 패널 | |
| JPH10143651A5 (ja) | ||
| JPH05333981A (ja) | 増設メモリ自動検出装置 | |
| ATE325380T1 (de) | Datenkommunikations-gerät | |
| JPH0228178B2 (ja) | ||
| US6467018B1 (en) | Method and apparatus for addressing individual banks of DRAMs on a memory card | |
| JPH113137A (ja) | 拡張ボード実装構造 | |
| KR100367635B1 (ko) | 신호처리장치 | |
| JPH0562455A (ja) | Ｉｃメモリカード | |
| JPH01219918A (ja) | 電子機器 | |
| KR940007283Y1 (ko) | 듀얼포트 메모리의 가상 연속 액세스 처리 로직 | |
| KR100446282B1 (ko) | 시스템 버스 인터페이스 회로 | |
| JPH10144829A (ja) | コンピュータ用増設メモリーモジュールボード及びメモ リーモジュール | |
| JPH0742148Y2 (ja) | 制御回路基板のチェック装置 | |
| KR0150140B1 (ko) | 72핀 심 소켓에 30핀 심도 사용 가능한 연결장치 | |
| JPS58147050U (ja) | 情報処理装置 | |
| JPH11126955A (ja) | 半導体装置 | |
| JPS644841A (en) | In-circuit emulator | |
| JPH064406A (ja) | キャッシュメモリを有するデータ処理装置 | |
| KR910013271A (ko) | 반도체 집적회로 | |
| JPS6331430U (ja) | ||
| JPS59108951U (ja) | 情報処理装置 |