JPH064406A - キャッシュメモリを有するデータ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロプロセッサ１内の中央演算処理装置
２におけるデータ処理あるいは計算処理等を中断するこ
となく外部二次記憶装置５とキャッシュメモリとして使
用される外部一次記憶装置４との間でデータをを入れ換
えることが可能で、且つキャッシュメモリとして使用さ
れる外部一次記憶装置４をマイクロプロセッサ１に容易
に接続することが出来るデータ処理装置を提供する。 【構成】 マイクロプロセッサ１が構成されているチッ
プ10上に、外部一次記憶装置４をキャッシュメモリとし
て制御すると共に、外部二次記憶装置５のデータと外部
一次記憶装置４のデータとを入れ換える機能を有する外
部一次記憶制御回路３と、キャッシュメモリとして使用
される外部一次記憶装置４を外部二次記憶装置５にマッ
ピングするための外部一次記憶装置用レジスタ６とを備
えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置に関し、
更に詳述すれば、中央演算処理装置にキャッシュコント
ロール回路を接続し、容易に高速メモリアクセス手段を
構築することを可能としたキャッシュメモリを有するデ
ータ処理装置に関する。

【０００２】

【従来の技術】図３はキャッシュメモリを有するデータ
処理装置の従来のシステム構成を示すブロック図であ
る。

【０００３】図３において、参照符号１はワンチップ上
に構成されたマイクロプロセッサを示しており、中央演
算処理装置２を内蔵している。マイクロプロセッサ１の
外部には、外部一次記憶制御回路３，外部一次記憶装置
４及び外部二次記憶装置５が接続されている。外部一次
記憶制御回路３は外部一次記憶装置４をキャッシュメモ
リとして使用するための制御を司る。

【０００４】従来のキャッシュメモリを有するデータ処
理装置は上述のように構成されているが、たとえば外部
二次記憶装置５のデータと同一のデータがキャッシュメ
モリとして使用される外部一次記憶装置４に保持されて
いる場合の動作は以下の如くである。

【０００５】この場合、マイクロプロセッサ１は外部二
次記憶装置５をアクセスすることなしにキャッシュメモ
リとして使用される外部一次記憶装置４をアクセスする
のみで外部記憶アクセスを終了する。

【０００６】外部二次記憶装置５のデータがキャッシュ
メモリとして使用される外部一次記憶装置４に保持され
ていない場合は以下のように動作する。

【０００７】マイクロプロセッサ１が外部一次記憶装置
４をアクセスした際に、外部一次記憶制御回路３はアク
セス対象のデータがキャッシュメモリとして使用される
外部一次記憶装置４には保持されていないことをマイク
ロプロセッサ１に通知する。この場合、マイクロプロセ
ッサ１はアクセス体操のデータを外部二次記憶装置５か
ら読み出して一旦キャッシュメモリとして使用される外
部一次記憶装置４にコピーし、その後で外部一次記憶装
置４をアクセスすることによりアクセス対象のデータを
読み込む。

【０００８】

【発明が解決しようとする課題】従来のキャッシュメモ
リを有する従来の半導体装置は、上述のように構成され
ているため、マイクロプロセッサ内部の中央演算処理装
置がアクセスするデータがキャッシュメモリとして使用
される外部一次記憶装置に保持されていない場合には外
部二次記憶装置からアクセス対象のデータを一旦読み出
してキャッシュメモリとして使用される外部一次記憶装
置に書き込んで入れ換える必要が生じる。この両記憶装
置間でデータを入れ換えている期間中はマイクロプロセ
ッサの中央演算処理装置はデータ処理あるいは計算処理
を行うことが出来ず、処理時間が長くなるという問題が
ある。

【０００９】また、キャッシュメモリとして使用される
外部一次記憶装置を増設することは容易ではなく、シス
テムの大幅な変更が必要になるという問題もある。

【００１０】本発明はこのような事情に鑑みてなされた
ものであり、マイクロプロセッサ内の中央演算処理装置
におけるデータ処理あるいは計算処理等を中断すること
なく外部二次記憶装置とキャッシュメモリとして使用さ
れる外部一次記憶装置との間でデータをを入れ換えるこ
とが可能で、且つキャッシュメモリとして使用される外
部一次記憶装置をマイクロプロセッサに容易に接続する
ことが出来るようにしたキャッシュメモリを有するデー
タ処理装置の提供を目的とする。

【００１１】

【課題を解決するための手段】本発明に係るキャッシュ
メモリを有するデータ処理装置は、マイクロプロセッサ
が構成されているチップ上に、キャッシュメモリとして
使用される外部一次記憶装置をキャッシュメモリとして
制御すると共に外部二次記憶装置のデータと外部一次記
憶装置のデータとを入れ換える機能を有する外部一次記
憶制御回路と、キャッシュメモリとして使用される外部
一次記憶装置を外部二次記憶装置にマッピングするため
の外部一次記憶装置用レジスタとを備えている。

【００１２】また本発明のキャッシュメモリを有するデ
ータ処理装置は、外部一次記憶装置を直接接続可能なコ
ネクタをマイクロプロセッサが備えている。

【００１３】

【作用】本発明に係るキャッシュメモリを有するデータ
処理装置では、マイクロプロセッサがキャッシュメモリ
として使用される外部一次記憶装置をアクセスする際
に、アクセス対象のデータが外部一次記憶装置に保持さ
れていない場合は、外部一次記憶制御回路が外部一次記
憶装置用レジスタを参照することにより、中央演算処理
装置における計算動作を中断することなしに外部二次記
憶装置のデータと外部一次記憶装置のデータとを入れ換
えることが出来る。

【００１４】また本発明に係るキャッシュメモリを有す
るデータ処理装置では、キャッシュメモリとして使用さ
れる外部一次記憶装置をマイクロプロセッサに直接接続
することが可能になる。

【００１５】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図１は本発明に係るキャッシュメモリを
有するデータ処理装置のシステム構成を示すブロック
図、図２は本発明のキャッシュメモリを有するデータ処
理装置の外観を示す模式図である。

【００１６】図１及び図２において、参照符号１はワン
チップ上に構成されたマイクロプロセッサを示してお
り、このマイクロプロセッサ１が構成されているチップ
10上には中央演算処理装置２及び外部一次記憶制御回路
３が内蔵されている。マイクロプロセッサ１の外部に
は、キャッシュメモリとして使用される外部一次記憶装
置４及び外部二次記憶装置５が接続されている。

【００１７】マイクロプロセッサ１及び外部二次記憶装
置５はそれぞれのチップ10及び50が基板11上に取り付け
られており、両チップ10, 50間は図示されていないプリ
ント配線にて接続されている。また、マイクロプロセッ
サ１が構成されているチップ10にはコネクタ７が設けら
れており、このチップ10のコネクタ７に外部一次記憶装
置４のピンを接続することにより外部一次記憶装置４の
チップ40が直接取り付けられている。

【００１８】ところで、外部一次記憶制御回路３は外部
一次記憶装置４をキャッシュメモリとして使用するため
の制御を司る。この外部一次記憶制御回路３は従来は外
部一次記憶制御回路３はマイクロプロセッサ１が構成さ
れているチップ10外部に接続されていたが、本発明のデ
ータ処理装置ではマイクロプロセッサ１に内蔵されてい
る。また外部一次記憶制御回路３には更に、外部一次記
憶制御回路用レジスタ６が備えられている。

【００１９】次に本発明のキャッシュメモリを有するデ
ータ処理装置の動作について説明する。まず、外部二次
記憶装置５のデータと同一のデータがキャッシュメモリ
として使用される外部一次記憶装置４に保持されている
場合の動作は以下の如くである。

【００２０】この場合、マイクロプロセッサ１は外部二
次記憶装置５をアクセスすることなしにキャッシュメモ
リとして使用される外部一次記憶装置４をアクセスする
のみで外部記憶アクセスを終了する。

【００２１】また、外部二次記憶装置５のデータがキャ
ッシュメモリとして使用される外部一次記憶装置４に保
持されていない場合の動作は以下の如くである。

【００２２】マイクロプロセッサ１が外部一次記憶装置
４をアクセスした際に、外部一次記憶制御回路３はアク
セス対象のデータがキャッシュメモリとして使用される
外部一次記憶装置４には保持されていないことをマイク
ロプロセッサ１に通知する。この場合、外部一次記憶制
御回路３は外部一次記憶装置用レジスタ６を参照してア
クセス対処のデータを外部二次記憶装置５から読み出し
て一次記憶装置４にコピーする。この後、外部一次記憶
制御回路３はマイクロプロセッサ１に対してデータアク
セスを許可する。

【００２３】このようにして外部一次記憶制御回路３か
らデータアクセスの許可が与えられることにより、マイ
クロプロセッサ１はキャッシュメモリとして使用される
外部一次記憶装置４をアクセスすることにより必要なデ
ータをキャッシュメモリとして使用される外部一次記憶
装置４から読み込む。

【００２４】

【発明の効果】以上に詳述したように本発明のキャッシ
ュメモリを有するデータ処理装置によれば、マイクロプ
ロセッサが構成されているチップ上に、中央演算処理装
置と、外部一次記憶制御回路と、この外部一次記憶装置
をキャッシュメモリとして使用するための制御を司る外
部一次記憶装置用レジスタとを内蔵しているので、容易
且つ安価にキャッシュメモリ付きの高速マイクロプロセ
ッサシステムを構成することが可能になり、またマイク
ロプロセッサ内の中央演算処理装置による計算処理を中
断することなしに外部二次記憶装置のデータと外部一次
記憶装置のデータとを入れ換えることが可能になる。

【００２５】また、マイクロプロセッサが構成されてい
うチップに直接外部一次記憶装置を接続することが出来
るため、外部一次記憶装置の端子容量が減少し、低速で
安価なメモリでも高速アクセスが可能になる。

【図面の簡単な説明】

【図１】本発明に係るキャッシュメモリを有するデータ
処理装置のシステム構成を示すブロック図である。

【図２】本発明のキャッシュメモリを有するデータ処理
装置の外観を示す模式図である。

【図３】キャッシュメモリを有するデータ処理装置の従
来のシステム構成を示すブロック図である。

【符号の説明】

１ マイクロプロセッサ ２ 中央演算処理装置 ３ 外部一次記憶制御回路 ４ 外部一次記憶装置 ５ 外部二次記憶装置 ６ 外部一次記憶装置用レジスタ ７ コネクタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 中央演算処理装置と、 前記中央演算処理装置に接続された外部一次記憶装置
   と、 前記中央演算処理装置に接続された外部二次記憶装置
   と、 前記外部一次記憶装置をキャッシュメモリとして制御す
   る外部一次記憶制御回路とを有するデータ処理装置にお
   いて、 前記外部一次記憶制御回路は、 外部一次記憶装置をキャッシュメモリとして外部二次記
   憶装置にマッピングするレジスタと、 前記中央演算処理装置によるアクセス対象のデータが前
   記外部一次記憶装置に保持されていない場合にそのデー
   タを前記レジスタを参照して前記外部二次記憶装置と外
   部一次記憶装置との間で入れ換える手段とを備えると共
   に、 前記中央演算処理装置と同一の半導体チップ上に構成さ
   れていることを特徴とするキャッシュメモリを有するデ
   ータ処理装置。
2. 【請求項２】 マイクロプロセッサは、外部一次記憶装
   置を直接接続可能なコネクタを備えたことを特徴とする
   請求項１に記載のキャッシュメモリを有するデータ処理
   装置。