JPH11126955A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11126955A JPH11126955A JP29118397A JP29118397A JPH11126955A JP H11126955 A JPH11126955 A JP H11126955A JP 29118397 A JP29118397 A JP 29118397A JP 29118397 A JP29118397 A JP 29118397A JP H11126955 A JPH11126955 A JP H11126955A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- area
- processing device
- peripheral circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 使用する部品点数を減少させることが可
能な半導体装置を提供する。 【解決手段】 演算処理機能を備えた演算処理装置、該
演算処理装置の出力端子と接続されているコネクタ、及
び少なくとも記憶機能を備え、前記演算処理装置にて制
御可能な周辺回路を搭載可能なプリント基板3 を有し、
該プリント基板3上のコネクタを搭載可能な領域2 は、
演算処理装置を搭載可能な領域1 の外周において少なく
とも一部が開放されるよう形成されており、該開放され
た部分には周辺回路が搭載可能な周辺回路領域4 の少な
くとも一部が形成されてなることを特徴とする。
能な半導体装置を提供する。 【解決手段】 演算処理機能を備えた演算処理装置、該
演算処理装置の出力端子と接続されているコネクタ、及
び少なくとも記憶機能を備え、前記演算処理装置にて制
御可能な周辺回路を搭載可能なプリント基板3 を有し、
該プリント基板3上のコネクタを搭載可能な領域2 は、
演算処理装置を搭載可能な領域1 の外周において少なく
とも一部が開放されるよう形成されており、該開放され
た部分には周辺回路が搭載可能な周辺回路領域4 の少な
くとも一部が形成されてなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板に関
する。さらに詳しくは、ＩＣ等の周辺回路を搭載可能な
領域を大きくすることが可能な半導体装置に関する。
する。さらに詳しくは、ＩＣ等の周辺回路を搭載可能な
領域を大きくすることが可能な半導体装置に関する。
【０００２】
【従来の技術】ＦＰＧＡ等の演算処理装置を搭載するこ
とができる半導体装置においては、図２に示すように略
正方形の演算処理装置を搭載する領域11の外周を取り囲
むように、演算処理装置を搭載する領域11の外周の各辺
に向かい合う位置にコネクタが取付け可能なように、コ
ネクタ搭載領域12が形成されているプリント基板13を用
いた半導体装置が従来より一般的に使用されている。
とができる半導体装置においては、図２に示すように略
正方形の演算処理装置を搭載する領域11の外周を取り囲
むように、演算処理装置を搭載する領域11の外周の各辺
に向かい合う位置にコネクタが取付け可能なように、コ
ネクタ搭載領域12が形成されているプリント基板13を用
いた半導体装置が従来より一般的に使用されている。
【０００３】そして、前記従来の半導体装置において
は、メモリー機能、Ａ／Ｄ変換機能、Ｄ／Ａ変換機能等
の各種の機能は、夫々メモリー、Ａ／Ｄ変換器、Ｄ／Ａ
変換器等の部品を搭載した基板をプリント基板13の外部
からプリント基板13に電気的に接続し、これらを制御す
る制御回路も別のプリント基板に搭載され、配線を介し
てプリント基板13に接続されている。
は、メモリー機能、Ａ／Ｄ変換機能、Ｄ／Ａ変換機能等
の各種の機能は、夫々メモリー、Ａ／Ｄ変換器、Ｄ／Ａ
変換器等の部品を搭載した基板をプリント基板13の外部
からプリント基板13に電気的に接続し、これらを制御す
る制御回路も別のプリント基板に搭載され、配線を介し
てプリント基板13に接続されている。
【０００４】
【発明が解決しようとする課題】しかし、前記従来の如
く、各種機能を果たすための部品とそれを制御する制御
回路を接続する手段を用いると、ユーザーが所望する機
能を追加する度に別途部品や制御回路を追加しなければ
ならず、部品点数が増加する。更に、部品点数の増加に
伴い、演算処理装置を搭載するプリント基板に外部から
接続される配線が増加するため、ノイズ等が発生し、電
気的特性が悪くなるという問題がある。
く、各種機能を果たすための部品とそれを制御する制御
回路を接続する手段を用いると、ユーザーが所望する機
能を追加する度に別途部品や制御回路を追加しなければ
ならず、部品点数が増加する。更に、部品点数の増加に
伴い、演算処理装置を搭載するプリント基板に外部から
接続される配線が増加するため、ノイズ等が発生し、電
気的特性が悪くなるという問題がある。
【０００５】また、上述のように、演算処理装置を搭載
するプリント基板に対して、メモリー機能を付加する場
合、メモリーの制御回路はある特定のメモリーに対して
対応しているため、複数種類のメモリーを演算処理装置
を搭載するプリント基板に接続する場合には、夫々に対
応する制御回路が必要となり、更に部品点数が増加する
という問題がある。
するプリント基板に対して、メモリー機能を付加する場
合、メモリーの制御回路はある特定のメモリーに対して
対応しているため、複数種類のメモリーを演算処理装置
を搭載するプリント基板に接続する場合には、夫々に対
応する制御回路が必要となり、更に部品点数が増加する
という問題がある。
【０００６】本発明は、以上のような問題点を解決する
ためになされたもので、使用する部品点数を減少させる
ことが可能な半導体装置を提供することを課題とする。
ためになされたもので、使用する部品点数を減少させる
ことが可能な半導体装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
になされた本発明に係る請求項１記載の発明は、演算処
理機能を備えた演算処理装置、該演算処理装置の出力端
子と接続されているコネクタ、及び少なくとも記憶機能
を備え、前記演算処理装置にて制御可能な周辺回路を搭
載可能なプリント基板3 を有し、該プリント基板3 上の
コネクタを搭載可能な領域2 は、演算処理装置を搭載可
能な領域1 の外周において少なくとも一部が開放される
よう形成されており、該開放された部分には周辺回路が
搭載可能な周辺回路領域4 の少なくとも一部が形成され
てなることを特徴としている。このように、演算処理装
置にて周辺回路を制御可能であるため、従来の如く周辺
回路を制御するために別途制御回路を必要とせず、従っ
て部品点数を減少させることができる。
になされた本発明に係る請求項１記載の発明は、演算処
理機能を備えた演算処理装置、該演算処理装置の出力端
子と接続されているコネクタ、及び少なくとも記憶機能
を備え、前記演算処理装置にて制御可能な周辺回路を搭
載可能なプリント基板3 を有し、該プリント基板3 上の
コネクタを搭載可能な領域2 は、演算処理装置を搭載可
能な領域1 の外周において少なくとも一部が開放される
よう形成されており、該開放された部分には周辺回路が
搭載可能な周辺回路領域4 の少なくとも一部が形成され
てなることを特徴としている。このように、演算処理装
置にて周辺回路を制御可能であるため、従来の如く周辺
回路を制御するために別途制御回路を必要とせず、従っ
て部品点数を減少させることができる。
【０００８】また、プリント基板3 上の演算処理装置の
搭載可能な領域1 の外周において、少なくとも一部が開
放されるようにコネクタを搭載可能な領域2 を形成し、
該開放された部分に周辺回路が搭載可能な周辺回路領域
4 の少なくとも一部が形成されているので、同一プリン
ト基板3 上に演算処理装置と周辺回路とを搭載すること
ができる。
搭載可能な領域1 の外周において、少なくとも一部が開
放されるようにコネクタを搭載可能な領域2 を形成し、
該開放された部分に周辺回路が搭載可能な周辺回路領域
4 の少なくとも一部が形成されているので、同一プリン
ト基板3 上に演算処理装置と周辺回路とを搭載すること
ができる。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づいて説明する。図１は本発明のに係るプリ
ント基板の一実施の形態を示す平面図である。図１にお
いて、1 は、例えばＦＰＧＡ等のプログラマブルな演算
処理装置を搭載可能な演算処理装置の搭載可能な領域
（以下、単に演算処理装置搭載領域という）を示し、2
は前記演算処理装置の出力端子と接続されており、演算
処理装置の出力を取り出し可能なコネクタを搭載可能な
領域（以下、単にコネクタ搭載領域という）を示す。こ
こで、コネクタ搭載領域2 は、略正方形に形成されてい
る演算処理装置搭載領域1 の外周に向かい合うように形
成されているが、一辺（図１における下側の辺）はコネ
クタ搭載領域2 が形成されずに開放されている。
て図面に基づいて説明する。図１は本発明のに係るプリ
ント基板の一実施の形態を示す平面図である。図１にお
いて、1 は、例えばＦＰＧＡ等のプログラマブルな演算
処理装置を搭載可能な演算処理装置の搭載可能な領域
（以下、単に演算処理装置搭載領域という）を示し、2
は前記演算処理装置の出力端子と接続されており、演算
処理装置の出力を取り出し可能なコネクタを搭載可能な
領域（以下、単にコネクタ搭載領域という）を示す。こ
こで、コネクタ搭載領域2 は、略正方形に形成されてい
る演算処理装置搭載領域1 の外周に向かい合うように形
成されているが、一辺（図１における下側の辺）はコネ
クタ搭載領域2 が形成されずに開放されている。
【００１０】また、4 は、演算処理装置によって制御可
能な周辺回路を搭載可能な周辺回路領域を示す。周辺回
路領域4 としては、例えばメモリーへの信号を暫定的に
記憶・増長するバッファ用ＩＣを搭載する領域4a、メモ
リーの機能を果たすＳＲＡＭを搭載する領域4b、ＳＩＭ
Ｍを搭載する領域4c、Ｄ／Ａ変換素子を搭載する領域、
Ａ／Ｄ変換素子を搭載する領域等が使用され得る。
能な周辺回路を搭載可能な周辺回路領域を示す。周辺回
路領域4 としては、例えばメモリーへの信号を暫定的に
記憶・増長するバッファ用ＩＣを搭載する領域4a、メモ
リーの機能を果たすＳＲＡＭを搭載する領域4b、ＳＩＭ
Ｍを搭載する領域4c、Ｄ／Ａ変換素子を搭載する領域、
Ａ／Ｄ変換素子を搭載する領域等が使用され得る。
【００１１】そして、上述の演算処理装置搭載領域1 、
コネクタ搭載領域2 、周辺回路領域4 は、共に一枚のプ
リント基板3 上に形成されている。このように、一枚の
プリント基板3 上に演算処理装置と、演算処理装置にて
制御可能な周辺回路を搭載可能であるから、従来の如く
周辺回路を制御するための制御回路を別途必要とせず、
従って部品点数を減少させることができる。
コネクタ搭載領域2 、周辺回路領域4 は、共に一枚のプ
リント基板3 上に形成されている。このように、一枚の
プリント基板3 上に演算処理装置と、演算処理装置にて
制御可能な周辺回路を搭載可能であるから、従来の如く
周辺回路を制御するための制御回路を別途必要とせず、
従って部品点数を減少させることができる。
【００１２】また、演算処理装置搭載領域1 の略正方形
の外周のうち、三辺に向かい合うようにコネクタ搭載領
域2 を形成し、演算処理装置搭載領域1 の一辺にはコネ
クタ搭載領域2 を形成せず開放することにより、演算処
理装置搭載領域1 の外周の開放された部分に周辺回路4
、例えばバッファ用ＩＣを搭載する領域4aを形成する
ことができる。
の外周のうち、三辺に向かい合うようにコネクタ搭載領
域2 を形成し、演算処理装置搭載領域1 の一辺にはコネ
クタ搭載領域2 を形成せず開放することにより、演算処
理装置搭載領域1 の外周の開放された部分に周辺回路4
、例えばバッファ用ＩＣを搭載する領域4aを形成する
ことができる。
【００１３】このように形成されている半導体装置に搭
載する演算処理装置は、周辺回路として搭載され得るも
の、例えば上述のようなＳＲＡＭ、ＳＩＭＭを制御する
ことができるようにプログラムされている。そして、こ
のように一枚のプリント基板上にメモリー機能を果たす
部品を十分に搭載することができるので、メモリーを大
量に必要とする、例えば画像処理等の用途に応用するこ
とが可能である。
載する演算処理装置は、周辺回路として搭載され得るも
の、例えば上述のようなＳＲＡＭ、ＳＩＭＭを制御する
ことができるようにプログラムされている。そして、こ
のように一枚のプリント基板上にメモリー機能を果たす
部品を十分に搭載することができるので、メモリーを大
量に必要とする、例えば画像処理等の用途に応用するこ
とが可能である。
【００１４】従って、演算処理装置においては、演算処
理機能、浮動小数点演算機能、周辺回路の制御機能等を
果たすようプログラムを構成することにより、従来に比
べて極めて容易に、且つ部品点数を少なく半導体装置を
形成することができる。
理機能、浮動小数点演算機能、周辺回路の制御機能等を
果たすようプログラムを構成することにより、従来に比
べて極めて容易に、且つ部品点数を少なく半導体装置を
形成することができる。
【００１５】また、本発明に係る演算処理装置において
は、上述のように演算処理装置内のプログラムを変更す
るだけで、何ら制御回路等の部品を追加することなく異
なる種類のメモリーを制御することが可能である。従っ
て、メモリーの種類の増加に関わらず、メモリーを制御
する制御回路に関する部品数は一定（演算処理装置の
み）である。即ち、従来と比較して、半導体装置を構成
する部品点数を減少することができ、半導体装置内の電
気的特性を良好に保つことができる効果が得られる。
は、上述のように演算処理装置内のプログラムを変更す
るだけで、何ら制御回路等の部品を追加することなく異
なる種類のメモリーを制御することが可能である。従っ
て、メモリーの種類の増加に関わらず、メモリーを制御
する制御回路に関する部品数は一定（演算処理装置の
み）である。即ち、従来と比較して、半導体装置を構成
する部品点数を減少することができ、半導体装置内の電
気的特性を良好に保つことができる効果が得られる。
【００１６】上記実施の形態においては、演算処理装置
搭載領域1 の略正方形の外周のうち、三辺に向かい合う
ように、換言すると演算処理装置搭載領域1 の略正方形
の外周のうち一辺が開放されるようにコネクタ搭載領域
2 を形成したが、演算処理装置の出力端子のうち必要な
ものが取り出せるようにコネクタを配置すれば、コネク
タ搭載領域は演算処理装置搭載領域1 の略正方形の外周
のうち二辺以下に形成されていてもよい。
搭載領域1 の略正方形の外周のうち、三辺に向かい合う
ように、換言すると演算処理装置搭載領域1 の略正方形
の外周のうち一辺が開放されるようにコネクタ搭載領域
2 を形成したが、演算処理装置の出力端子のうち必要な
ものが取り出せるようにコネクタを配置すれば、コネク
タ搭載領域は演算処理装置搭載領域1 の略正方形の外周
のうち二辺以下に形成されていてもよい。
【００１７】
【発明の効果】本発明に係る半導体装置によれば、演算
処理装置にて周辺回路を制御可能であるため、従来の如
く周辺回路を制御するために別途制御回路を必要とせ
ず、従って部品点数を減少させることができる。
処理装置にて周辺回路を制御可能であるため、従来の如
く周辺回路を制御するために別途制御回路を必要とせ
ず、従って部品点数を減少させることができる。
【００１８】また、プリント基板上の演算処理装置の搭
載可能な領域の外周において、少なくとも一部が開放さ
れるようにコネクタを搭載可能な領域を形成し、該開放
された部分に周辺回路が搭載可能な周辺回路領域の少な
くとも一部が形成されているので、同一プリント基板上
に演算処理装置と周辺回路とを搭載することができる。
従って、半導体装置内の電気的特性を良好に保つことが
できる効果が得られる。
載可能な領域の外周において、少なくとも一部が開放さ
れるようにコネクタを搭載可能な領域を形成し、該開放
された部分に周辺回路が搭載可能な周辺回路領域の少な
くとも一部が形成されているので、同一プリント基板上
に演算処理装置と周辺回路とを搭載することができる。
従って、半導体装置内の電気的特性を良好に保つことが
できる効果が得られる。
【図１】本発明に係るプリント基板の一実施の形態を示
す平面図。
す平面図。
【図２】従来のプリント基板の一例を示す平面図。
１ 演算処理装置搭載領域 ２ コネクタ搭載
領域 ３ プリント基板 ４ 周辺回路領域
領域 ３ プリント基板 ４ 周辺回路領域
フロントページの続き (72)発明者 山本 泰平 京都市上京区東堀川通り一条上ル竪富田町 436番地の５ 株式会社写真化学内 (72)発明者 尾形 航 神奈川県横須賀市光風台21−14
Claims (1)
- 【請求項１】 演算処理機能を備えた演算処理装置、該
演算処理装置の出力端子と接続されているコネクタ、及
び少なくとも記憶機能を備え、前記演算処理装置にて制
御可能な周辺回路を搭載可能なプリント基板(3) を有
し、該プリント基板(3) 上のコネクタを搭載可能な領域
(2) は、演算処理装置を搭載可能な領域(1) の外周にお
いて少なくとも一部が開放されるよう形成されており、
該開放された部分には周辺回路が搭載可能な周辺回路領
域(4) の少なくとも一部が形成されてなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29118397A JPH11126955A (ja) | 1997-10-23 | 1997-10-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29118397A JPH11126955A (ja) | 1997-10-23 | 1997-10-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11126955A true JPH11126955A (ja) | 1999-05-11 |
Family
ID=17765542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29118397A Pending JPH11126955A (ja) | 1997-10-23 | 1997-10-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11126955A (ja) |
-
1997
- 1997-10-23 JP JP29118397A patent/JPH11126955A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007184650A (ja) | プログラム可能な電子処理装置用のマウント | |
| JPH11289051A (ja) | プログラマブルコントローラ及び処理装置 | |
| JPH1140913A (ja) | 階層構造を有するプリント基板 | |
| JPH04357514A (ja) | 制御装置 | |
| JP2560618B2 (ja) | Ｉｃパッケージ | |
| JPS6020932Y2 (ja) | 半導体装置 | |
| JP3550860B2 (ja) | 信号処理用ｉｃ回路およびこれを使用した撮像装置 | |
| JP2850790B2 (ja) | 配線筐体を用いた配線システム | |
| JPH1074892A (ja) | 電子部品 | |
| JPS61234415A (ja) | 基板実装形コンピユ−タユニツト | |
| JPH04107618A (ja) | 情報処理装置 | |
| JPH10313091A (ja) | 半導体装置 | |
| JPH09274798A (ja) | 電気的に書き換え可能なｒｏｍの書き込み方法 | |
| JPH0617242U (ja) | Ｉｃのピン切替え回路 | |
| JP2538054Y2 (ja) | カ―ドモジュ―ル | |
| JPS595538A (ja) | 複合スイツチ | |
| JPS62229995A (ja) | 基盤の接続構造 | |
| JP2009170444A (ja) | 半導体集積回路 | |
| JPS6470880A (en) | Digital image processor | |
| JPH0554153A (ja) | 半導体集積回路装置 | |
| JPH11354643A (ja) | プリシリコン評価ツール実装構造 | |
| JPH07226439A (ja) | 半導体集積回路 | |
| JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 | |
| JPH04311004A (ja) | 集合抵抗内蔵パッケージ | |
| JPH08272501A (ja) | メモリーモジュールのターミネーション回路 |