JPH05334448A - ベツィエ曲線生成装置 - Google Patents
ベツィエ曲線生成装置Info
- Publication number
- JPH05334448A JPH05334448A JP4136545A JP13654592A JPH05334448A JP H05334448 A JPH05334448 A JP H05334448A JP 4136545 A JP4136545 A JP 4136545A JP 13654592 A JP13654592 A JP 13654592A JP H05334448 A JPH05334448 A JP H05334448A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- output
- curve
- register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ｍ次元空間におけるｎ次のベツィエ曲線を生
成する場合に、曲線パラメータｐiを生成するために、
除算器を用いず、乗算器を最大ｎ個用い、回路規模を小
さく押さえる。 【構成】 最大値検出・係数演算手段１では、あらかじ
め与えられる制御点Ｃ 0（ｘ，ｙ）２、制御点Ｃ3（ｘ，
ｙ）５の値から、シフト量Ｌ＋１（６）と、係数αｘ
８、係数δy１５を求める。最大値検出・係数演算手段
１から出力されるシフト量Ｌ＋１は、曲線パラメータ生
成回路７に送られ、こゝでシフト量Ｌ＋１とクロック信
号１９を受けて、処理開始信号２０が与えられると、ｔ
／２Ｍｏ１６、…（ｔ／２Ｍｏ）3１８を生成する。曲
線パラメータ生成回路７で生成されたｔ／２Ｍｏ１６、
…（ｔ／２Ｍｏ）3１８は、座標値生成回路２１に送ら
れ、係数演算ブロック１から送られる係数αx８、係数
δy１５との演算を施され、Ｘ座標値出力２２、Ｙ座標
値出力２３が生成される。
成する場合に、曲線パラメータｐiを生成するために、
除算器を用いず、乗算器を最大ｎ個用い、回路規模を小
さく押さえる。 【構成】 最大値検出・係数演算手段１では、あらかじ
め与えられる制御点Ｃ 0（ｘ，ｙ）２、制御点Ｃ3（ｘ，
ｙ）５の値から、シフト量Ｌ＋１（６）と、係数αｘ
８、係数δy１５を求める。最大値検出・係数演算手段
１から出力されるシフト量Ｌ＋１は、曲線パラメータ生
成回路７に送られ、こゝでシフト量Ｌ＋１とクロック信
号１９を受けて、処理開始信号２０が与えられると、ｔ
／２Ｍｏ１６、…（ｔ／２Ｍｏ）3１８を生成する。曲
線パラメータ生成回路７で生成されたｔ／２Ｍｏ１６、
…（ｔ／２Ｍｏ）3１８は、座標値生成回路２１に送ら
れ、係数演算ブロック１から送られる係数αx８、係数
δy１５との演算を施され、Ｘ座標値出力２２、Ｙ座標
値出力２３が生成される。
Description
【０００１】
【産業上の利用分野】本発明は、アウトラインフォント
生成、座標点補間、ＣＧ等に用いられるベツィエ（Ｂｅ
ｚｉｅｒ）曲線生成装置に関する。
生成、座標点補間、ＣＧ等に用いられるベツィエ（Ｂｅ
ｚｉｅｒ）曲線生成装置に関する。
【０００２】
【従来の技術】従来、ソフトウェアを用いてベツィエ曲
線を生成する方法（特開平２−１１６９８１号公報）
や、専用プロセッサを利用してベツィエ曲線を生成する
方法があった。ここでベツィエ曲線生成方法について説
明する。ｍ次元空間におけるｎ次のベツィエ曲線Ｂ（Ｘ
1、・・・、Ｘm）のＸh（ｈ＝１、・・・、ｍ） 座標値
Ｂ Xhは、ｎ＋１個の制御点Ｋ1（Ｘ1、・・・、Ｘm）、
・・・、Ｋn+1（Ｘ1、・・・、Ｘm）を用いて（数１）
で表せる。
線を生成する方法（特開平２−１１６９８１号公報）
や、専用プロセッサを利用してベツィエ曲線を生成する
方法があった。ここでベツィエ曲線生成方法について説
明する。ｍ次元空間におけるｎ次のベツィエ曲線Ｂ（Ｘ
1、・・・、Ｘm）のＸh（ｈ＝１、・・・、ｍ） 座標値
Ｂ Xhは、ｎ＋１個の制御点Ｋ1（Ｘ1、・・・、Ｘm）、
・・・、Ｋn+1（Ｘ1、・・・、Ｘm）を用いて（数１）
で表せる。
【０００３】
【数１】
【０００４】説明のためにｎ＝３の場合を（数２）に示
す。
す。
【０００５】
【数２】
【０００６】（数２）をｐについて降べきの順に並べる
と（数３）となる。
と（数３）となる。
【０００７】
【数３】
【０００８】（数３）において｛｝で括った部分は、制
御点が与えられるとあらかじめ計算しておくことができ
るので、座標点生成時には、ｐ3、ｐ2、ｐに対する乗算
の係数と見なすことができる。つまり、あとはｐ3、
ｐ2、ｐを求めればよい。
御点が与えられるとあらかじめ計算しておくことができ
るので、座標点生成時には、ｐ3、ｐ2、ｐに対する乗算
の係数と見なすことができる。つまり、あとはｐ3、
ｐ2、ｐを求めればよい。
【０００９】従来は、ｐは以下のようにして決定されて
いた。 ｛Ｋ1Xh、Ｋ2Xh、Ｋ3Xh、Ｋ4Xh｝（ｈ＝１、２、３）の
４つの制御点のうちの２つの点のＸh座標成分の差を、
全ての組み合わせについて求め、その差の最大値を求
め、次にそれぞれのＸh座標成分についての最大値を比
較してその最大値Ｍｏを求める。そしてｐを０、１／２
Ｍｏ、２／２Ｍｏ、３／２Ｍｏ、・・・、１まで変化さ
せる。つまり、ｐ3、ｐ2、ｐを算出する場合には、ｔi
＝０、１、・・・、２Ｍｏなるｔiを２Ｍｏで１回除算
した後、ｐ2なら１回、ｐ3なら２回の乗算が必要であっ
た。
いた。 ｛Ｋ1Xh、Ｋ2Xh、Ｋ3Xh、Ｋ4Xh｝（ｈ＝１、２、３）の
４つの制御点のうちの２つの点のＸh座標成分の差を、
全ての組み合わせについて求め、その差の最大値を求
め、次にそれぞれのＸh座標成分についての最大値を比
較してその最大値Ｍｏを求める。そしてｐを０、１／２
Ｍｏ、２／２Ｍｏ、３／２Ｍｏ、・・・、１まで変化さ
せる。つまり、ｐ3、ｐ2、ｐを算出する場合には、ｔi
＝０、１、・・・、２Ｍｏなるｔiを２Ｍｏで１回除算
した後、ｐ2なら１回、ｐ3なら２回の乗算が必要であっ
た。
【００１０】
【発明が解決しようとする課題】しかしながら、ソフト
ウェアでベツィエ曲線を生成する場合には、ループ演算
で処理を施すため、演算時間が長くなりやすいという問
題点や、専用プロセッサによる処理の場合に乗算器・除
算器を多数利用するので、回路規模が大きくなりやすい
と言う問題点があった。
ウェアでベツィエ曲線を生成する場合には、ループ演算
で処理を施すため、演算時間が長くなりやすいという問
題点や、専用プロセッサによる処理の場合に乗算器・除
算器を多数利用するので、回路規模が大きくなりやすい
と言う問題点があった。
【００１１】本発明は上記問題点を除去し、ｍ次元空間
におけるｎ次のベツィエ曲線を生成する場合において、
曲線パラメータｐiを生成するために、除算器を用い
ず、乗算器を最大ｎ個用い、回路規模を小さく押さえた
ベツィエ曲線生成装置を提供することを目的とする。
におけるｎ次のベツィエ曲線を生成する場合において、
曲線パラメータｐiを生成するために、除算器を用い
ず、乗算器を最大ｎ個用い、回路規模を小さく押さえた
ベツィエ曲線生成装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、ｍ次元空間に
おけるｎ次のベツィエ曲線を描画する場合に、曲線パラ
メータｐiの上限値Ｎを求める場合に、各Ｘh（ｈ＝１、
２、・・・、ｍ）座標成分について、あらかじめ与えら
れるｎ＋１個の制御点のうち、２個の制御点の全ての組
み合わせについてその差を求め、比較回路等を用いてそ
れぞれの座標成分の差の最大値Ｍh（ｈ＝１、２、・・
・、ｍ）を求め、次にＭh（ｈ＝１、２、・・・、ｍ）
の内の最大値ＭＡＸを求め、ＭＡＸ≦２L なる自然数Ｌ
を見つけ、Ｎ＝２L+1 とすることで、曲線パラメータｐ
iを求める場合に必要なＮによる除算をシフト動作で実
施する。また、曲線パラメータｐiの分子ｔiを、ｔi＝
ｔi-1＋１のように１ずつ増加させ、ｔiを複数の加算器
とレジスタを用い、乗算器を用いずに生成し、これらｔ
iを用いてベツィエ曲線を構成する点の座標値Ｂ（Ｘ1、
Ｘ2、・・・、Ｘm）をｎ個の乗算器と複数の加算器とレ
ジスタを用いて算出するベツィエ曲線生成装置である。
おけるｎ次のベツィエ曲線を描画する場合に、曲線パラ
メータｐiの上限値Ｎを求める場合に、各Ｘh（ｈ＝１、
２、・・・、ｍ）座標成分について、あらかじめ与えら
れるｎ＋１個の制御点のうち、２個の制御点の全ての組
み合わせについてその差を求め、比較回路等を用いてそ
れぞれの座標成分の差の最大値Ｍh（ｈ＝１、２、・・
・、ｍ）を求め、次にＭh（ｈ＝１、２、・・・、ｍ）
の内の最大値ＭＡＸを求め、ＭＡＸ≦２L なる自然数Ｌ
を見つけ、Ｎ＝２L+1 とすることで、曲線パラメータｐ
iを求める場合に必要なＮによる除算をシフト動作で実
施する。また、曲線パラメータｐiの分子ｔiを、ｔi＝
ｔi-1＋１のように１ずつ増加させ、ｔiを複数の加算器
とレジスタを用い、乗算器を用いずに生成し、これらｔ
iを用いてベツィエ曲線を構成する点の座標値Ｂ（Ｘ1、
Ｘ2、・・・、Ｘm）をｎ個の乗算器と複数の加算器とレ
ジスタを用いて算出するベツィエ曲線生成装置である。
【００１３】
【作用】本発明によれば、前記ＭＡＸを求め、ＭＡＸ≦
２L なる自然数Ｌを見つけ、曲線パラメータｐiの上限
値ＮをＮ＝２L+1 とすることで、曲線パラメータｐiを
求める場合に必要なＮによる除算をシフト動作で実施
し、また曲線パラメータｐiの分子ｔi を、ｔi＝ｔi-1
＋１のように１ずつ増加させ、複数の加算器とレジスタ
を用いてｔij（０≦ｊ≦ｎ）を生成し、乗算器の数を減
らすことにより、回路規模を押さえることが可能とな
る。
２L なる自然数Ｌを見つけ、曲線パラメータｐiの上限
値ＮをＮ＝２L+1 とすることで、曲線パラメータｐiを
求める場合に必要なＮによる除算をシフト動作で実施
し、また曲線パラメータｐiの分子ｔi を、ｔi＝ｔi-1
＋１のように１ずつ増加させ、複数の加算器とレジスタ
を用いてｔij（０≦ｊ≦ｎ）を生成し、乗算器の数を減
らすことにより、回路規模を押さえることが可能とな
る。
【００１４】
【実施例】本発明の実施例の１つである２次元空間にお
ける３次のベツィエ曲線生成装置を図面を用いて詳細に
説明する。図１に３次のベツィエ曲線生成装置の構成図
を示す。最大値検出・係数演算手段１では、あらかじめ
与えられる制御点Ｃ0（ｘ，ｙ）２、制御点Ｃ1（ｘ，
ｙ）３、制御点Ｃ2（ｘ，ｙ）４、制御点Ｃ3（ｘ，ｙ）
５の値から、シフト量Ｌ＋１（６）と、係数αx８、係
数βx９、係数γx１０、係数δx１１、係数αy1１２、
係数βy１３、係数γy１４、係数δy１５を求める。こ
こで、係数αx８、係数βx９、係数γx１０、係数δx１
１は、（数４）で示される値である。また、係数αy1
2、係数βy13、係数γy14、係数δy15は（数５）で示さ
れる値である。なお、最大値検出・係数演算手段１は、
内蔵する必要はなく、ホストコンピュータ等で代用する
こともできる。
ける３次のベツィエ曲線生成装置を図面を用いて詳細に
説明する。図１に３次のベツィエ曲線生成装置の構成図
を示す。最大値検出・係数演算手段１では、あらかじめ
与えられる制御点Ｃ0（ｘ，ｙ）２、制御点Ｃ1（ｘ，
ｙ）３、制御点Ｃ2（ｘ，ｙ）４、制御点Ｃ3（ｘ，ｙ）
５の値から、シフト量Ｌ＋１（６）と、係数αx８、係
数βx９、係数γx１０、係数δx１１、係数αy1１２、
係数βy１３、係数γy１４、係数δy１５を求める。こ
こで、係数αx８、係数βx９、係数γx１０、係数δx１
１は、（数４）で示される値である。また、係数αy1
2、係数βy13、係数γy14、係数δy15は（数５）で示さ
れる値である。なお、最大値検出・係数演算手段１は、
内蔵する必要はなく、ホストコンピュータ等で代用する
こともできる。
【００１５】
【数４】
【００１６】
【数５】
【００１７】最大値検出・係数演算手段１から出力され
るシフト量Ｌ＋１（６）は、曲線パラメータ生成回路７
に送られる。曲線パラメータ生成回路７は図２に示す構
成で、シフト量Ｌ＋１（６）とクロック信号１９を受け
て、処理開始信号２０が与えられると、ｔ／２Ｍｏ１
６、（ｔ／２Ｍｏ）2１７、（ｔ／２Ｍｏ）3１８を生成
する。ここで、図２を用いて曲線パラメータ生成回路７
の詳細を説明する。曲線パラメータ生成回路７はｋブロ
ック２０１、ｋ2ブロック２０２、ｋ3ブロック２０３、
シフター２０４から構成される。ｋブロック２０１は加
算器２０５、セレクタ２０６、レジスタ２０７から構成
される。図３にｋブロック２０１の動作タイミングを示
す。処理開始信号２０が与えられるとクロック信号１９
の立ち上がりでセレクタ２０６の出力信号ｂが０から１
に切り替わり、加算器２０５の出力ｃが１となる。この
出力信号は、次のクロック信号１９の立ち上がりでレジ
スタ２０７に取り込まれる。レジスタ２０７の出力信号
ａは加算器２０５に入力され、セレクタ２０６の出力信
号ｂと加算され、加算器２０５の出力ｃが２となる。同
様の操作を繰り返し、ｋブロック２０１から１、２・・
・Ｍｏが出力される。
るシフト量Ｌ＋１（６）は、曲線パラメータ生成回路７
に送られる。曲線パラメータ生成回路７は図２に示す構
成で、シフト量Ｌ＋１（６）とクロック信号１９を受け
て、処理開始信号２０が与えられると、ｔ／２Ｍｏ１
６、（ｔ／２Ｍｏ）2１７、（ｔ／２Ｍｏ）3１８を生成
する。ここで、図２を用いて曲線パラメータ生成回路７
の詳細を説明する。曲線パラメータ生成回路７はｋブロ
ック２０１、ｋ2ブロック２０２、ｋ3ブロック２０３、
シフター２０４から構成される。ｋブロック２０１は加
算器２０５、セレクタ２０６、レジスタ２０７から構成
される。図３にｋブロック２０１の動作タイミングを示
す。処理開始信号２０が与えられるとクロック信号１９
の立ち上がりでセレクタ２０６の出力信号ｂが０から１
に切り替わり、加算器２０５の出力ｃが１となる。この
出力信号は、次のクロック信号１９の立ち上がりでレジ
スタ２０７に取り込まれる。レジスタ２０７の出力信号
ａは加算器２０５に入力され、セレクタ２０６の出力信
号ｂと加算され、加算器２０５の出力ｃが２となる。同
様の操作を繰り返し、ｋブロック２０１から１、２・・
・Ｍｏが出力される。
【００１８】ｋ2ブロック２０２は加算器２０８、１ビ
ットシフター２０９、セレクタ２１０、２１１、レジス
タ２１２から構成される。図４にｋ2ブロック２０２の
動作タイミングを示す。処理開始信号２０が与えられる
とクロック信号１９の立ち上がりでセレクタ２１１の出
力信号ｆが０から１に切り替わる。前記ｋブロック２０
１からの出力は１ビットシフター２０９に入力され、１
ビット左シフトされて出力される。つまり２倍された信
号ｄが加算器２０８に入力される。処理開始信号２０が
与えられた直後は図３に示したように０であるので、加
算器２０８の出力ｇは１となり、次のクロック信号１９
の立ち上がりでレジスタ２１２に取り込まれる。レジス
タ２１２に取り込まれた信号は、セレクタ２１０を通じ
て加算器２０８に入力される。このとき１ビットシフタ
ー２０９の出力は２となっており、加算器２０８の出力
ｇは１＋２＋１＝４となる。同様の操作を繰り返し、ｋ
2ブロック２０２から１、４・・・Ｍｏ2が出力される。
ットシフター２０９、セレクタ２１０、２１１、レジス
タ２１２から構成される。図４にｋ2ブロック２０２の
動作タイミングを示す。処理開始信号２０が与えられる
とクロック信号１９の立ち上がりでセレクタ２１１の出
力信号ｆが０から１に切り替わる。前記ｋブロック２０
１からの出力は１ビットシフター２０９に入力され、１
ビット左シフトされて出力される。つまり２倍された信
号ｄが加算器２０８に入力される。処理開始信号２０が
与えられた直後は図３に示したように０であるので、加
算器２０８の出力ｇは１となり、次のクロック信号１９
の立ち上がりでレジスタ２１２に取り込まれる。レジス
タ２１２に取り込まれた信号は、セレクタ２１０を通じ
て加算器２０８に入力される。このとき１ビットシフタ
ー２０９の出力は２となっており、加算器２０８の出力
ｇは１＋２＋１＝４となる。同様の操作を繰り返し、ｋ
2ブロック２０２から１、４・・・Ｍｏ2が出力される。
【００１９】ｋ3ブロック２０３は加算器２１３、１ビ
ットシフター２１４、レジスタ２１５、加算器２１６、
１ビットシフター２１７、レジスタ２１８、加算器２１
９、レジスタ２２０、遅延回路２２１、加算器２２２、
セレクタ２２３、レジスタ２２４から構成される。図５
にｋ3ブロック２０３の動作タイミングを示す。ｋブロ
ック２０１の出力信号１は加算器２１３と１ビットシフ
ター２１４に入力される。１ビットシフター２１４で入
力信号は１ビット左シフトされ、加算器２１３に入力さ
れる。つまり、加算器２１３は３倍器として機能する。
同様に加算器２１６はｋ2ブロック２０２の出力１を３
倍とする。これら二つの加算器の出力は、それぞれレジ
スタ２１５、２１８にクロック信号１９の立ち上がりで
取り込まれる。つぎにレジスタ２１５、２１８に取り込
まれた信号は、加算器２１９で加算され、加算器２１９
の出力６は次のクロックの立ち上がりでレジスタ２２０
に取り込まれ、加算器２２２に入力される。
ットシフター２１４、レジスタ２１５、加算器２１６、
１ビットシフター２１７、レジスタ２１８、加算器２１
９、レジスタ２２０、遅延回路２２１、加算器２２２、
セレクタ２２３、レジスタ２２４から構成される。図５
にｋ3ブロック２０３の動作タイミングを示す。ｋブロ
ック２０１の出力信号１は加算器２１３と１ビットシフ
ター２１４に入力される。１ビットシフター２１４で入
力信号は１ビット左シフトされ、加算器２１３に入力さ
れる。つまり、加算器２１３は３倍器として機能する。
同様に加算器２１６はｋ2ブロック２０２の出力１を３
倍とする。これら二つの加算器の出力は、それぞれレジ
スタ２１５、２１８にクロック信号１９の立ち上がりで
取り込まれる。つぎにレジスタ２１５、２１８に取り込
まれた信号は、加算器２１９で加算され、加算器２１９
の出力６は次のクロックの立ち上がりでレジスタ２２０
に取り込まれ、加算器２２２に入力される。
【００２０】処理開始信号２０は遅延回路２２１で２ク
ロックの遅延を受けてセレクタ２２３に入力され、この
信号を受けた次のクロック信号１９の立ち上がりで、セ
レクタ２２３から１が出力され、加算器２２２に入力さ
れる。これにより加算器２２２の出力は１となり、次の
クロック信号１９の立ち上がりでレジスタ２２４に取り
込まれる。取り込まれた信号は加算器２２２に入力さ
れ、レジスタ２２０の出力６と加算される。このとき加
算器２２２の出力は１＋６＋１＝８となる。同様の操作
を繰り返し、ｋ3ブロック２０３から１、８・・・Ｍｏ3
が出力される。
ロックの遅延を受けてセレクタ２２３に入力され、この
信号を受けた次のクロック信号１９の立ち上がりで、セ
レクタ２２３から１が出力され、加算器２２２に入力さ
れる。これにより加算器２２２の出力は１となり、次の
クロック信号１９の立ち上がりでレジスタ２２４に取り
込まれる。取り込まれた信号は加算器２２２に入力さ
れ、レジスタ２２０の出力６と加算される。このとき加
算器２２２の出力は１＋６＋１＝８となる。同様の操作
を繰り返し、ｋ3ブロック２０３から１、８・・・Ｍｏ3
が出力される。
【００２１】各ブロックから出力された信号は、シフタ
ー２０４でシフト量Ｌ＋１（６）に応じてそれぞれ、Ｌ
＋１、（Ｌ＋１）・２、（Ｌ＋１）・３ビット右シフト
される。これにより、各出力信号は２-(L+1)、２
-2(L+1)、２-3(L+1)倍されることになる。
ー２０４でシフト量Ｌ＋１（６）に応じてそれぞれ、Ｌ
＋１、（Ｌ＋１）・２、（Ｌ＋１）・３ビット右シフト
される。これにより、各出力信号は２-(L+1)、２
-2(L+1)、２-3(L+1)倍されることになる。
【００２２】上記のようにして曲線パラメータ生成回路
７で生成されたｔ／２Ｍｏ１６、（ｔ／２Ｍｏ）2１
７、（ｔ／２Ｍｏ）3１８は、図６に示す構成の座標値
生成回路２１に送られ、最大値検出・係数演算ブロック
１から送られる係数αｘ８、係数βｘ９、係数γｘ１
０、係数δｘ１１、係数αｙ１２、係数βｙ１３、係数
γｙ１４、係数δｙ１５との演算を施され、Ｘ座標値出
力２２、Ｙ座標値出力２３として出力される。
７で生成されたｔ／２Ｍｏ１６、（ｔ／２Ｍｏ）2１
７、（ｔ／２Ｍｏ）3１８は、図６に示す構成の座標値
生成回路２１に送られ、最大値検出・係数演算ブロック
１から送られる係数αｘ８、係数βｘ９、係数γｘ１
０、係数δｘ１１、係数αｙ１２、係数βｙ１３、係数
γｙ１４、係数δｙ１５との演算を施され、Ｘ座標値出
力２２、Ｙ座標値出力２３として出力される。
【００２３】図６において、座標値生成回路２１はｘ座
標値を生成するＸ座標値演算ブロック３０１とＹ座標値
を生成するＹ座標値生成ブロック３０２で構成される。
この２つのブロックは、図７に示す構成の回路で、入力
される係数値が異なるだけである。ここで図７を用いて
座標値生成ブロック４０１について説明する。
標値を生成するＸ座標値演算ブロック３０１とＹ座標値
を生成するＹ座標値生成ブロック３０２で構成される。
この２つのブロックは、図７に示す構成の回路で、入力
される係数値が異なるだけである。ここで図７を用いて
座標値生成ブロック４０１について説明する。
【００２４】曲線パラメータ生成回路７で生成されたｔ
／２Ｍｏ１６、（ｔ／２Ｍｏ）2１７、（ｔ／２Ｍｏ）3
１８はそれぞれレジスタ４０２、レジスタ４０３、レジ
スタ４０４にクロック信号１９の立ち上がりで取り込ま
れる。また、最大値検出・係数演算ブロック１から送ら
れるＸ座標値に関する係数値の組、係数αｘ８、係数β
ｘ９、係数γｘ１０、係数δｘ１１あるいは、Ｙ座標値
に関する係数値の組係数αｙ１２、係数βｙ１３、係数
γｙ１４、係数δｙ１５がそれぞれ係数α４０７、係数
β４０６、係数γ４０５、係数δ４１９として入力さ
れ、係数値を保持するレジスタ４１０、４０９、４０
８、４２０に取り込まれる。
／２Ｍｏ１６、（ｔ／２Ｍｏ）2１７、（ｔ／２Ｍｏ）3
１８はそれぞれレジスタ４０２、レジスタ４０３、レジ
スタ４０４にクロック信号１９の立ち上がりで取り込ま
れる。また、最大値検出・係数演算ブロック１から送ら
れるＸ座標値に関する係数値の組、係数αｘ８、係数β
ｘ９、係数γｘ１０、係数δｘ１１あるいは、Ｙ座標値
に関する係数値の組係数αｙ１２、係数βｙ１３、係数
γｙ１４、係数δｙ１５がそれぞれ係数α４０７、係数
β４０６、係数γ４０５、係数δ４１９として入力さ
れ、係数値を保持するレジスタ４１０、４０９、４０
８、４２０に取り込まれる。
【００２５】図８に座標値生成ブロック４０１の動作タ
イミングを示す。レジスタ４０２に取り込まれた信号
は、乗算器４１１においてレジスタ４０８に保持されて
いる係数γ４０５と乗算され、クロック信号１９の立ち
上がりで、レジスタ４１４に取り込まれる。同様にレジ
スタ４０３に取り込まれた信号は、乗算器４１２におい
てレジスタ４０９に保持されている係数β４０６と乗算
され、クロック信号１９の立ち上がりでレジスタ４１５
に取り込まれ、レジスタ４０４に取り込まれた信号は、
乗算器４１３においてレジスタ４１０に保持されている
係数α４０７と乗算され、クロック信号１９の立ち上が
りでレジスタ４１６に取り込まれる。
イミングを示す。レジスタ４０２に取り込まれた信号
は、乗算器４１１においてレジスタ４０８に保持されて
いる係数γ４０５と乗算され、クロック信号１９の立ち
上がりで、レジスタ４１４に取り込まれる。同様にレジ
スタ４０３に取り込まれた信号は、乗算器４１２におい
てレジスタ４０９に保持されている係数β４０６と乗算
され、クロック信号１９の立ち上がりでレジスタ４１５
に取り込まれ、レジスタ４０４に取り込まれた信号は、
乗算器４１３においてレジスタ４１０に保持されている
係数α４０７と乗算され、クロック信号１９の立ち上が
りでレジスタ４１６に取り込まれる。
【００２６】レジスタ４１４に取り込まれた信号とレジ
スタ４１５に取り込まれた信号は、加算器４１７に入力
され、その出力はクロック信号１９の立ち上がりでレジ
スタ４１８に取り込まれる。
スタ４１５に取り込まれた信号は、加算器４１７に入力
され、その出力はクロック信号１９の立ち上がりでレジ
スタ４１８に取り込まれる。
【００２７】レジスタ４１８に取り込まれた信号とレジ
スタ４２０に保持されている係数δ４１９は、加算器４
２１に入力され、その出力はクロック信号１９の立ち上
がりでレジスタ４２２に取り込まれる。レジスタ４２２
に取り込まれた信号とレジスタ４１６に取り込まれた信
号は、加算器４２３に入力され、その演算結果が座標値
出力４０２として出力される。ただし、図８において
（ｔ／２Ｍｏ）3１８が他の２つの信号に対して２クロ
ック遅れているのは、前記曲線パラメータ生成回路７に
おいて２クロックの遅れが発生するためである。
スタ４２０に保持されている係数δ４１９は、加算器４
２１に入力され、その出力はクロック信号１９の立ち上
がりでレジスタ４２２に取り込まれる。レジスタ４２２
に取り込まれた信号とレジスタ４１６に取り込まれた信
号は、加算器４２３に入力され、その演算結果が座標値
出力４０２として出力される。ただし、図８において
（ｔ／２Ｍｏ）3１８が他の２つの信号に対して２クロ
ック遅れているのは、前記曲線パラメータ生成回路７に
おいて２クロックの遅れが発生するためである。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
ｍ次元空間におけるｎ次のベツィエ曲線を描画する場合
に、各Ｘh（ｈ＝１、２、・・・、ｍ）座標成分につい
て、あらかじめ与えられるｎ＋１個の制御点のうち、２
個の制御点の全ての組み合わせについてその差を求め、
比較回路等を用いてそれぞれの座標成分の差の最大値Ｍ
h（ｈ＝１、２、・・・、ｍ）を求め、次にＭh（ｈ＝
１、２、・・・、ｍ）の内の最大値ＭＡＸを求め、ＭＡ
Ｘ≦２L なる自然数Ｌを見つけ、曲線パラメータｐ iの
上限値ＮをＮ＝２L+1とすることで、曲線パラメータｐi
を求める場合に必要なＮによる除算をシフト動作で実施
し、また曲線パラメータｐiの分子ｔiを、ｔ i＝ｔi-1＋
１のように１ずつ増加させ、複数の加算器とレジスタを
用いてｔij（０≦ｊ≦ｎ）を生成し、乗算器の数を減ら
すことにより、回路規模を押さえることが可能となる。
また係数乗算と加算とをパイプライン構成で同時に行な
うので、連続的に出力を得ることができ、プログラム等
による演算の場合よりも高速な処理が可能となる。
ｍ次元空間におけるｎ次のベツィエ曲線を描画する場合
に、各Ｘh（ｈ＝１、２、・・・、ｍ）座標成分につい
て、あらかじめ与えられるｎ＋１個の制御点のうち、２
個の制御点の全ての組み合わせについてその差を求め、
比較回路等を用いてそれぞれの座標成分の差の最大値Ｍ
h（ｈ＝１、２、・・・、ｍ）を求め、次にＭh（ｈ＝
１、２、・・・、ｍ）の内の最大値ＭＡＸを求め、ＭＡ
Ｘ≦２L なる自然数Ｌを見つけ、曲線パラメータｐ iの
上限値ＮをＮ＝２L+1とすることで、曲線パラメータｐi
を求める場合に必要なＮによる除算をシフト動作で実施
し、また曲線パラメータｐiの分子ｔiを、ｔ i＝ｔi-1＋
１のように１ずつ増加させ、複数の加算器とレジスタを
用いてｔij（０≦ｊ≦ｎ）を生成し、乗算器の数を減ら
すことにより、回路規模を押さえることが可能となる。
また係数乗算と加算とをパイプライン構成で同時に行な
うので、連続的に出力を得ることができ、プログラム等
による演算の場合よりも高速な処理が可能となる。
【図面の簡単な説明】
【図１】本発明の３次のベツィエ曲線生成装置の構成図
【図２】図１の曲線パラメータ生成回路の構成図
【図３】本発明のｋブロックの動作図
【図４】本発明のｋ2ブロックの動作図
【図５】本発明のｋ3ブロックの動作図
【図６】図１の座標値生成回路の構成図
【図７】図６の複座標値演算ブロックの構成図
【図８】本発明の座標値演算ブロックの動作図
１ 最大値検出・係数演算手段 ６ シフト量Ｌ＋１ ７ 曲線パラメータ生成回路 １９ クロック信号 ２０ 処理開始信号 ２１ 座標値生成回路 ２０１ ｋブロック ２０２ ｋ2ブロック ２０３ ｋ3ブロック ２０４ シフター ３０１ Ｘ座標値演算ブロック ３０２ Ｙ座標値演算ブロック
Claims (2)
- 【請求項１】ｍ次元空間においてｎ次のベツィエ曲線を
描画する場合に、曲線パラメータｐi =ｔi／Ｎ（１≦ｉ
≦Ｎ＋１）が、ｔ1＝０からｔi＝ｔi-1＋１の様に１ず
つ増加する時に、これらｔiを複数の加算器とレジスタ
を用いて生成し、前記ｐiを用いてベツィエ曲線を構成
する点の座標値Ｂ（Ｘ1、Ｘ2、・・・、Ｘm）をｎ個の
乗算器と複数の加算器とレジスタとを用いて生成するこ
とを特徴とするベツィエ曲線生成装置。 - 【請求項２】請求項１記載のベツィエ曲線生成装置にお
いて、曲線パラメータｐiの上限値Ｎを求める場合に、
各Ｘl（ｌ＝１、２、・・・、ｍ）座標成分について、
あらかじめ与えられるｎ＋１個の制御点のうち、２個の
制御点の全ての組み合わせについてその差を求め、それ
ぞれの座標成分の差の最大値Ｍh（ｈ＝１、２、・・
・、ｍ）を求め、次にＭh（ｈ＝１、２、・・・、ｍ）
の内の最大値ＭＡＸを求め、ＭＡＸ≦２L なる自然数Ｌ
を見つけＮ＝２L+1 とし座標値を生成することを特徴と
する請求項１記載のベツィエ曲線生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136545A JPH05334448A (ja) | 1992-05-28 | 1992-05-28 | ベツィエ曲線生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136545A JPH05334448A (ja) | 1992-05-28 | 1992-05-28 | ベツィエ曲線生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05334448A true JPH05334448A (ja) | 1993-12-17 |
Family
ID=15177713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4136545A Pending JPH05334448A (ja) | 1992-05-28 | 1992-05-28 | ベツィエ曲線生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05334448A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007206944A (ja) * | 2006-02-01 | 2007-08-16 | Sharp Corp | ベジェ曲線生成回路 |
-
1992
- 1992-05-28 JP JP4136545A patent/JPH05334448A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007206944A (ja) * | 2006-02-01 | 2007-08-16 | Sharp Corp | ベジェ曲線生成回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447849B2 (ja) | ||
| US7634524B2 (en) | Arithmetic method and function arithmetic circuit for a fast fourier transform | |
| JPH08329261A (ja) | パラメータ曲線発生器 | |
| JPH0477932B2 (ja) | ||
| US5289399A (en) | Multiplier for processing multi-valued data | |
| US5493522A (en) | Fast arithmetic modulo divider | |
| JPH05334448A (ja) | ベツィエ曲線生成装置 | |
| JPS58129653A (ja) | 乗算方式 | |
| Hertz et al. | A methodology for parabolic synthesis of unary functions for hardware implementation | |
| JP2737933B2 (ja) | 除算装置 | |
| Shawl et al. | Implementation of Area and Power efficient components of a MAC unit for DSP Processors | |
| Goud et al. | Optimized Low-Power FIR Filter Design Using Residue Number System for Energy-Efficient DSP Applications | |
| Zhou et al. | New algorithm and fast VLSI implementation for modular inversion in galois field GF (p) | |
| JPH08202533A (ja) | 除算処理装置 | |
| JPH0535773A (ja) | ベクトル除算方式とその装置 | |
| US20230176819A1 (en) | Pipelined processing of polynomial computation | |
| JPH0371331A (ja) | 乗算器 | |
| Hernandez et al. | A combined VLSI architecture for nonlinear image processing filters | |
| Manikantha et al. | DESIGN OF AREA EFFICIENT WALLACE TREE MULTIPLIER WITH ADVANCED DATA COMPRESSORS | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| JPH02114324A (ja) | 乗算器 | |
| SU1640688A1 (ru) | Генератор случайных чисел | |
| US7390953B2 (en) | Waveform data interpolation device and waveform data interpolation program | |
| SU962926A1 (ru) | Устройство дл логарифмировани | |
| JPH0421026A (ja) | 高桁乗算装置 |