JPH05334506A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH05334506A JPH05334506A JP4164369A JP16436992A JPH05334506A JP H05334506 A JPH05334506 A JP H05334506A JP 4164369 A JP4164369 A JP 4164369A JP 16436992 A JP16436992 A JP 16436992A JP H05334506 A JPH05334506 A JP H05334506A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- memory card
- external main
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 4
- 230000015654 memory Effects 0.000 abstract description 45
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】
【目的】 内蔵した複数の記憶素子でプログラム起動、
データ保存等を行って複数枚のＩＣメモリカードの使い
分けを不要にして、その取扱を容易にする。 【構成】 ＩＣメモリカード１０が装着される外部の本
体システムは、モードコントロール回路１３をコントロ
ールしてアトリビュートメモリ１６をアクセスする。そ
して、データの書き込み、読み出し処理方式及び記憶容
量が相違するメモリ（Ａ）１４、メモリ（Ｂ）１５の種
類や割り付けアドレス等の情報を識別し、上位アプリケ
ーションプログラムによって、データ書き込むメモリ
（Ａ）１４、メモリ（Ｂ）１５の一方を選択してデータ
及びプログラムの実行に必要な領域を制御する。
データ保存等を行って複数枚のＩＣメモリカードの使い
分けを不要にして、その取扱を容易にする。 【構成】 ＩＣメモリカード１０が装着される外部の本
体システムは、モードコントロール回路１３をコントロ
ールしてアトリビュートメモリ１６をアクセスする。そ
して、データの書き込み、読み出し処理方式及び記憶容
量が相違するメモリ（Ａ）１４、メモリ（Ｂ）１５の種
類や割り付けアドレス等の情報を識別し、上位アプリケ
ーションプログラムによって、データ書き込むメモリ
（Ａ）１４、メモリ（Ｂ）１５の一方を選択してデータ
及びプログラムの実行に必要な領域を制御する。
Description
【０００１】
【産業上の利用分野】本発明は個人病歴情報記録システ
ム、購入支払い情報システム等に利用し、情報の書き込
み及び読み出しを行うＩＣメモリカードに関する。
ム、購入支払い情報システム等に利用し、情報の書き込
み及び読み出しを行うＩＣメモリカードに関する。
【０００２】
【従来の技術】従来、この種のＩＣメモリカードは、デ
ータの書き込み、読み出し用としてＲＯＭを実装してい
る。また、データ保持専用としてＳＲＡＭを実装してい
る。このように１枚のＩＣメモリカード内には、記憶容
量が相違する一種類の記憶素子（メモリ）が実装されて
おり使用目的に応じ、すなわち、記憶容量を考慮して複
数枚のＩＣメモリカードを区分けして使用している。
ータの書き込み、読み出し用としてＲＯＭを実装してい
る。また、データ保持専用としてＳＲＡＭを実装してい
る。このように１枚のＩＣメモリカード内には、記憶容
量が相違する一種類の記憶素子（メモリ）が実装されて
おり使用目的に応じ、すなわち、記憶容量を考慮して複
数枚のＩＣメモリカードを区分けして使用している。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
ＩＣメモリカードでは、ＤＲＡＭ、ＳＲＡＭ、また、フ
ラッシュメモリ、ＥＥＰＲＯＭ等中の一種類の記憶素子
のみが実装されている。この場合、アプリケーションプ
ログラムを実行するプログラム起動専用のＲＯＭカード
を用い、さらに、実行データをＲＯＭカードでは保存で
きないため他のデータベース用へのデータ保存専用のＩ
Ｃメモリカードを使用している。このため複数枚のＩＣ
メモリカードの使い分けが必要となり、その取扱と保管
が煩わしいという問題があった。
ＩＣメモリカードでは、ＤＲＡＭ、ＳＲＡＭ、また、フ
ラッシュメモリ、ＥＥＰＲＯＭ等中の一種類の記憶素子
のみが実装されている。この場合、アプリケーションプ
ログラムを実行するプログラム起動専用のＲＯＭカード
を用い、さらに、実行データをＲＯＭカードでは保存で
きないため他のデータベース用へのデータ保存専用のＩ
Ｃメモリカードを使用している。このため複数枚のＩＣ
メモリカードの使い分けが必要となり、その取扱と保管
が煩わしいという問題があった。
【０００４】本発明は、このような従来の技術における
問題を解決するものであり、内蔵した複数の記憶素子で
プログラム起動、データ保存等ができ、複数枚のＩＣメ
モリカードの使い分けを不要にして、その取扱が容易に
なるＩＣメモリカードの提供を目的とする。
問題を解決するものであり、内蔵した複数の記憶素子で
プログラム起動、データ保存等ができ、複数枚のＩＣメ
モリカードの使い分けを不要にして、その取扱が容易に
なるＩＣメモリカードの提供を目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、接続される外部の本体システムの制御によ
りデータの書き込み及び書き込みデータの読み出しを行
うＩＣメモリカードにおいて、情報格納処理方式が相違
する少なくとも複数の記憶素子と、アドレスバスバッフ
ァと、動作状態を制御する動作状態制御手段と、アドレ
スデコード手段と、実装される複数の記憶素子に情報を
保存するアトリビュート記憶手段と、データバスとを有
し、外部の本体システムの制御により、動作状態制御手
段を通じてアトリビュート記憶手段をアクセスして複数
の記憶素子の少なくとも種類及び割り付けアドレス情報
を識別し、外部の本体システムの上位アプリケーション
プログラムによって、複数の記憶素子のいずれか一方を
選択してデータ書き込み及び書き込まれたデータの読み
出しのプログラム実行領域を制御する構成としてある。
に本発明は、接続される外部の本体システムの制御によ
りデータの書き込み及び書き込みデータの読み出しを行
うＩＣメモリカードにおいて、情報格納処理方式が相違
する少なくとも複数の記憶素子と、アドレスバスバッフ
ァと、動作状態を制御する動作状態制御手段と、アドレ
スデコード手段と、実装される複数の記憶素子に情報を
保存するアトリビュート記憶手段と、データバスとを有
し、外部の本体システムの制御により、動作状態制御手
段を通じてアトリビュート記憶手段をアクセスして複数
の記憶素子の少なくとも種類及び割り付けアドレス情報
を識別し、外部の本体システムの上位アプリケーション
プログラムによって、複数の記憶素子のいずれか一方を
選択してデータ書き込み及び書き込まれたデータの読み
出しのプログラム実行領域を制御する構成としてある。
【０００６】
【作用】上記構成からなる本発明のＩＣメモリカード
は、外部の本体システムの制御により、動作状態制御手
段を通じてアトリビュート記憶手段をアクセスして複数
の記憶素子の少なくとも種類及び割り付けアドレス情報
を識別し、外部の本体システムの上位アプリケーション
プログラムによって、複数の記憶素子のいずれか一方を
選択してデータ書き込み及び書き込まれたデータの読み
出しのプログラム実行領域を制御している。
は、外部の本体システムの制御により、動作状態制御手
段を通じてアトリビュート記憶手段をアクセスして複数
の記憶素子の少なくとも種類及び割り付けアドレス情報
を識別し、外部の本体システムの上位アプリケーション
プログラムによって、複数の記憶素子のいずれか一方を
選択してデータ書き込み及び書き込まれたデータの読み
出しのプログラム実行領域を制御している。
【０００７】
【実施例】次に、本発明のＩＣメモリカードの実施例を
図面にもとづいて説明する。図１は実施例の構成を示し
ている。図１において、外部の本体システムに装着され
るＩＣメモリカード１０は、アドレスデコード回路１１
と、アドレスバスバッファ１２と、モードコントロール
回路１３とを有している。さらに、データの書き込み、
読み出しの処理方式及び記憶容量が相違するメモリ
（Ａ）１４とメモリ（Ｂ）１５、アトリビュートメモリ
１６、データバスバッファ１７、ＮＯＲゲート１８を有
している。
図面にもとづいて説明する。図１は実施例の構成を示し
ている。図１において、外部の本体システムに装着され
るＩＣメモリカード１０は、アドレスデコード回路１１
と、アドレスバスバッファ１２と、モードコントロール
回路１３とを有している。さらに、データの書き込み、
読み出しの処理方式及び記憶容量が相違するメモリ
（Ａ）１４とメモリ（Ｂ）１５、アトリビュートメモリ
１６、データバスバッファ１７、ＮＯＲゲート１８を有
している。
【０００８】次に、この実施例の構成の動作について説
明する。この構成のＩＣメモリカード１０が外部の本体
システムに挿入、装着して使用される。この装着をモー
ドコントロール回路１３が認識し、モードコントロール
回路１３の制御によりアドレスバスバッファ１２のゲー
ト（Ｇ）端を動作状態に設定する。
明する。この構成のＩＣメモリカード１０が外部の本体
システムに挿入、装着して使用される。この装着をモー
ドコントロール回路１３が認識し、モードコントロール
回路１３の制御によりアドレスバスバッファ１２のゲー
ト（Ｇ）端を動作状態に設定する。
【０００９】そして、外部の本体システムからの制御で
モードコントロール回路１３がアトリビュートメモリ１
６のアウトプットイネーブル入力（ＯＥ）端と、コント
ロール制御（ＲＥＧ）端を制御してアトリビュートメモ
リ１６をアクセスする。このアクセスでメモリ（Ａ）１
４とメモリ（Ｂ）１５のそれぞれの種類及びアドレスマ
ップ等が外部の本体システムで識別される。この識別に
より外部の本体システムは、ＩＣメモリカード１０内の
メモリ（Ａ）１４、メモリ（Ｂ）１５の動作状態を認識
する。ここではメモリ（Ａ）１４にデータを書き込み、
また、メモリ（Ｂ）１５にプログラムを書き込む制御を
行うものとする。
モードコントロール回路１３がアトリビュートメモリ１
６のアウトプットイネーブル入力（ＯＥ）端と、コント
ロール制御（ＲＥＧ）端を制御してアトリビュートメモ
リ１６をアクセスする。このアクセスでメモリ（Ａ）１
４とメモリ（Ｂ）１５のそれぞれの種類及びアドレスマ
ップ等が外部の本体システムで識別される。この識別に
より外部の本体システムは、ＩＣメモリカード１０内の
メモリ（Ａ）１４、メモリ（Ｂ）１５の動作状態を認識
する。ここではメモリ（Ａ）１４にデータを書き込み、
また、メモリ（Ｂ）１５にプログラムを書き込む制御を
行うものとする。
【００１０】この場合、先ず、メモリ（Ａ）１４にデー
タを書き込むためにモードコントロール回路１３の制御
によってメモリ（Ａ）１４のライト・イネーブル入力端
子（ＷＥ）端及びアドレスデコード回路１１を動作状態
に設定する。この設定によりアドレスデコード回路１１
は、アドレスの選択によってメモリ（Ａ）１４をアクセ
スする状態の場合のみチップ選択（ＣＳ）端を動作状態
に設定する。このときメモリ（Ｂ）１５は非動作状態の
ままである。
タを書き込むためにモードコントロール回路１３の制御
によってメモリ（Ａ）１４のライト・イネーブル入力端
子（ＷＥ）端及びアドレスデコード回路１１を動作状態
に設定する。この設定によりアドレスデコード回路１１
は、アドレスの選択によってメモリ（Ａ）１４をアクセ
スする状態の場合のみチップ選択（ＣＳ）端を動作状態
に設定する。このときメモリ（Ｂ）１５は非動作状態の
ままである。
【００１１】また、メモリ（Ａ）１４のチップ選択（Ｃ
Ｓ）端及びメモリ（Ｂ）１５のチップ選択（ＣＳ）のい
ずれか一方が動作状態となった場合は、データバスは、
ＩＣメモリカード１０に対してゲートを開き、外部の本
体システムからのデータがメモリ（Ａ）１４に書き込ま
れる。
Ｓ）端及びメモリ（Ｂ）１５のチップ選択（ＣＳ）のい
ずれか一方が動作状態となった場合は、データバスは、
ＩＣメモリカード１０に対してゲートを開き、外部の本
体システムからのデータがメモリ（Ａ）１４に書き込ま
れる。
【００１２】また、メモリ（Ｂ）１５にプログラムを書
き込む場合は、メモリ（Ｂ）１５のチップ選択（ＣＳ）
が動作状態となるようにアドレスデコード１１をモード
コントロール回路１３で制御する。この後はメモリ
（Ａ）１４と同一の手順でメモリ（Ｂ）１５にプログラ
ムの書き込み処理が実行される。
き込む場合は、メモリ（Ｂ）１５のチップ選択（ＣＳ）
が動作状態となるようにアドレスデコード１１をモード
コントロール回路１３で制御する。この後はメモリ
（Ａ）１４と同一の手順でメモリ（Ｂ）１５にプログラ
ムの書き込み処理が実行される。
【００１３】また、メモリ（Ａ）１４に書き込まれたデ
ータとメモリ（Ｂ）１５に書き込まれたプログラムを読
み出す場合、モードコントロール回路１３からメモリ
（Ａ）１４と、メモリ（Ｂ）１５のそれぞれのアウトプ
ットイネーブル入力（ＯＥ）端を動作状態に設定して、
データ及びプログラムの読み出し処理を実行する。
ータとメモリ（Ｂ）１５に書き込まれたプログラムを読
み出す場合、モードコントロール回路１３からメモリ
（Ａ）１４と、メモリ（Ｂ）１５のそれぞれのアウトプ
ットイネーブル入力（ＯＥ）端を動作状態に設定して、
データ及びプログラムの読み出し処理を実行する。
【００１４】なお、この実施例では、データの書き込
み、読み出し処理方式及び記憶容量が相違する二つのメ
モリ（Ａ）１４と、メモリ（Ｂ）１５を用いて説明した
が、これに限らず読み出し処理方式及び記憶容量が相違
する三つ以上のメモリを上記同様に実行処理しても同様
の作用効果が得られる。
み、読み出し処理方式及び記憶容量が相違する二つのメ
モリ（Ａ）１４と、メモリ（Ｂ）１５を用いて説明した
が、これに限らず読み出し処理方式及び記憶容量が相違
する三つ以上のメモリを上記同様に実行処理しても同様
の作用効果が得られる。
【００１５】
【発明の効果】以上のように、本発明のＩＣメモリカー
ドは、外部の本体システムの制御により、動作状態制御
手段を通じてアトリビュート記憶手段をアクセスして複
数の記憶素子の少なくとも種類及び割り付けアドレス情
報を識別し、外部の本体システムの上位アプリケーショ
ンプログラムによって、複数の記憶素子のいずれか一方
を選択してデータ書き込み及び書き込まれたデータの読
み出しのプログラム実行領域を制御しているため、内蔵
した複数の記憶素子でプログラム起動、データ保存等が
でき、複数枚のＩＣメモリカードの使い分けを不要にし
て、その取扱が容易になるという効果を有する。
ドは、外部の本体システムの制御により、動作状態制御
手段を通じてアトリビュート記憶手段をアクセスして複
数の記憶素子の少なくとも種類及び割り付けアドレス情
報を識別し、外部の本体システムの上位アプリケーショ
ンプログラムによって、複数の記憶素子のいずれか一方
を選択してデータ書き込み及び書き込まれたデータの読
み出しのプログラム実行領域を制御しているため、内蔵
した複数の記憶素子でプログラム起動、データ保存等が
でき、複数枚のＩＣメモリカードの使い分けを不要にし
て、その取扱が容易になるという効果を有する。
【図１】本発明のＩＣメモリカードの実施例における構
成を示すブロック図である。
成を示すブロック図である。
１０ ＩＣメモリカード １１ アドレスデコード回路 １２ アドレスバスバッファ １３ モードコントロール回路 １４ メモリ（Ａ） １５ メモリ（Ｂ） １６ アトリビュートメモリ １７ データバスバッファ
Claims (1)
- 【請求項１】 接続される外部の本体システムの制御に
よりデータの書き込み及び書き込みデータの読み出しを
行うＩＣメモリカードにおいて、 情報格納処理方式が相違する少なくとも複数の記憶素子
と、アドレスバスバッファと、動作状態を制御する動作
状態制御手段と、アドレスデコード手段と、実装される
上記複数の記憶素子に情報を保存するアトリビュート記
憶手段と、データバスとを有し、 上記外部の本体システムの制御により、上記動作状態制
御手段を通じてアトリビュート記憶手段をアクセスして
上記複数の記憶素子の少なくとも種類及び割り付けアド
レス情報を識別し、上記外部の本体システムの上位アプ
リケーションプログラムによって、複数の記憶素子のい
ずれか一方を選択してデータ書き込み及び書き込まれた
データの読み出しのプログラム実行領域を制御すること
を特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4164369A JPH05334506A (ja) | 1992-05-29 | 1992-05-29 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4164369A JPH05334506A (ja) | 1992-05-29 | 1992-05-29 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05334506A true JPH05334506A (ja) | 1993-12-17 |
Family
ID=15791834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4164369A Pending JPH05334506A (ja) | 1992-05-29 | 1992-05-29 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05334506A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7117328B2 (en) | 2001-05-22 | 2006-10-03 | Hitachi Ulsi Systems Co., Ltd. | Non-volatile data storage system and data storaging method |
-
1992
- 1992-05-29 JP JP4164369A patent/JPH05334506A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7117328B2 (en) | 2001-05-22 | 2006-10-03 | Hitachi Ulsi Systems Co., Ltd. | Non-volatile data storage system and data storaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7057911B2 (en) | Memory structure, a system, and an electronic device, as well as a method in connection with a memory circuit | |
| JPH03240127A (ja) | プログラム制御システム | |
| CN100511085C (zh) | 使用非刷新动态随机存取存储器的计算机装置 | |
| US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
| US7161870B2 (en) | Synchronous flash memory command sequence | |
| US7836263B2 (en) | Nonvolatile memory controlling method and nonvolatile memory controlling apparatus | |
| JPH05334506A (ja) | Ｉｃメモリカード | |
| JPH0855204A (ja) | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 | |
| US7213142B2 (en) | System and method to initialize registers with an EEPROM stored boot sequence | |
| US7395399B2 (en) | Control circuit to enable high data rate access to a DRAM with a plurality of areas | |
| JPS59197946A (ja) | メモリ装置 | |
| JP2598056B2 (ja) | 携帯可能電子装置 | |
| JPS62289999A (ja) | デ−タの書込方法 | |
| JPS6126700B2 (ja) | ||
| JPH06187520A (ja) | Ｉｃメモリカード | |
| JPH01102664A (ja) | 初期プログラムロード方式 | |
| JPH0566992A (ja) | Ｅｅｐｒｏｍのデータアクセス方式 | |
| JPH05217386A (ja) | メモリコントローラ | |
| JPS63271589A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JPS6378288A (ja) | Ｉｃカ−ド | |
| JPS61195438A (ja) | 情報処理装置 | |
| JPH02245996A (ja) | 携帯可能電子装置 | |
| JP2002312307A (ja) | メモリアクセス制御回路 | |
| JPH02259943A (ja) | ワークエリアを用いた演算制御装置 | |
| JPS62226345A (ja) | 入出力メモリアクセス用ｌｓｉ |